KR200312371Y1 - 불휘발성 메모리의 프로그램 프로텍션장치 - Google Patents

불휘발성 메모리의 프로그램 프로텍션장치 Download PDF

Info

Publication number
KR200312371Y1
KR200312371Y1 KR2019980020815U KR19980020815U KR200312371Y1 KR 200312371 Y1 KR200312371 Y1 KR 200312371Y1 KR 2019980020815 U KR2019980020815 U KR 2019980020815U KR 19980020815 U KR19980020815 U KR 19980020815U KR 200312371 Y1 KR200312371 Y1 KR 200312371Y1
Authority
KR
South Korea
Prior art keywords
bit line
data
blank
encryption
signal
Prior art date
Application number
KR2019980020815U
Other languages
English (en)
Other versions
KR20000008939U (ko
Inventor
장영배
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR2019980020815U priority Critical patent/KR200312371Y1/ko
Publication of KR20000008939U publication Critical patent/KR20000008939U/ko
Application granted granted Critical
Publication of KR200312371Y1 publication Critical patent/KR200312371Y1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/22Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/08Address circuits; Decoders; Word-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/24Bit-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)

Abstract

본 고안은 불휘발성 메모리의 프로그램 프로텍션장치에 관한 것으로, 종래에는 엔크립션어레이의 사이즈만큼 반복적인 논리연산이 일어나기 때문에 엔크립션어레이의 사이즈가 큰 영역의 데이터가 언프로그램된 상태에서 엔크립션 어레이의 값이 노출되는 문제점이 있었다. 따라서, 본 고안은 프로그램 데이터를 저장하는 메모리셀부와; 워드라인신호를 입력받아 이를 디코딩하는 워드라인디코더와; 비트라인신호를 입력받아 이를 디코딩하여 그에 따른 비트라인선택신호를 출력하는 비트라인디코더와; 상기 비트라인디코더의 비트라인선택신호를 입력받아 그에 따라 비트라인이 선택되는 비트라인선택부와; 상기 메모리셀부의 선택된 셀의 데이터를 센싱하는 다수의 센스앰프와; 암호코드가 저장되는 엔크립션어레이부와; 상기 메모리셀부의 데이터와 상기 엔크립션어레이부의 데이터를 입력받아 이를 소정 논리연산하여 암호를 처리하는 암호처리부로 구성된 불휘발성 메모리의 프로그램 프로텍션장치에 있어서, 라이트할 데이터의 블랭크 유무를 체크하는 블랭크체크부와; 각 워드라인의 블랭크 여부를 저장하는 블랭크체크셀부와; 상기 블랭크체크부의 결과에 따라 블랭크가 아닐 경우에만 상기 메모리셀부의 프로그램시 동일 어드레스의 워드라인에 연결된 블랭크체크셀을 '0'으로 라이트하고, 메모리셀부의 검증시 상기 블랭크체크셀부의 값을 센싱하여 '1'인경우에 상기 엔크립션어레이의 값이 출력되지 않도록 하는 체크셀센스앰프를 더 포함하여 구성함으로써 엔크립션 어레이 사이즈보다 큰 영역이 코딩되지 않았을 경우 검증시 암호로 사용되는 엔크립션 어레이 데이터가 반복적으로 나타나 암호가 유출되는 것을 방지할 수 있는 효과가 있다.

Description

불휘발성 메모리의 프로그램 프로텍션장치
본 고안은 불휘발성 메모리의 프로그램 프로텍션장치에 관한 것으로, 특히 암호로 사용되는 엔크립션 어레이의 값이 쉽게 노출되지 않도록 한 불휘발성 메모리의 프로그램 프로텍션장치에 관한 것이다.
일반적으로, 프로그램의 프로텍션(Protection)에는 락킹(Locking) 비트를 이용한 방법이 있는데 이 락킹비트의 프로그램 여부에 따라 더 이상의 라이트가 안되게 한다던지 검증시 포트밖으로 나오는 값을 강제로 '1'이나 '0'으로 만들어 내부의 코딩된 값을 외부인이 읽어보지 못하도록 하는 것인데, 이는 프로그램 데이터를 작성한 프로그래머 역시 검증할 수 없는 단점이 있다.
따라서, 암호를 저장해 두고 이 암호를 알고 있는 사람만 내부 코드데이터를 해독할 수 있도록 엔크립션 어레이를 사용하는데, 이를 첨부한 도면을 참조하여 설명한다.
도1은 종래 불휘발성 메모리의 프로그램 프로텍션장치의 구성을 보인 회로도로서, 이에 도시된 바와같이 프로그램 데이터를 저장하는 메모리셀부(10)와; 워드라인신호를 입력받아 이를 디코딩하는 워드라인디코더(11)와; 비트라인신호를 입력받아 이를 디코딩하여 그에 따른 비트라인선택신호를 출력하는 비트라인디코더(13)와; 상기 비트라인디코더(13)의 비트라인선택신호를 입력받아 그에 따라 비트라인이 선택되는 비트라인선택부(14)와; 상기 메모리셀부(10)의 선택된 셀의 데이터를 센싱하는 다수의 센스앰프(SA)와; 암호코드가 저장되는 엔크립션어레이부(12)와; 상기 메모리셀부(10)의 데이터와 상기 엔크립션어레이부(12)의 데이터를 입력받아 이를 소정 논리연산하여 암호를 처리하는 암호처리부(1~N)로 구성된다.
상기 암호처리부(1~N)는 센스앰프(SA)로부터 센싱신호를 입력받아 이를 클럭신호(RD_CK)에 의해 래치하는 래치(L1)와; 상기 센싱신호와 상기 래치(L1)의 래치신호를 입력받아 익스쿨루씨브오아 연산하는 익스쿨루씨브오아게이트(EX1)와; 클럭신호를 인버터(INV1)를 통해 게이트에 입력받아 온오프 제어되어 상기 익스쿨루씨브오아게이트(EX1)의 연산신호를 외부로 출력하는 엔모스트랜지스터(NM1)로 구성되며, 이와같이 구성된 종래 장치의 동작을 설명함에 있어서 일반적인 데이터의 리드 또는 라이트의 동작에 대한 설명은 생략하고 프로그램 데이터를 보호하는 방법에 대한 동작을 설명한다.
먼저, 동작원리는 메모리셀부(10)의 소정셀이 데이터와 엔크립션셀의 데이터를 익스쿨루씨브오아 연산하여 그 연산값이 출력되게 한후 다시 엔크립션셀의 데이터로 익스쿨루씨브오아 연산하면 원래의 메모리셀부(10)의 소정셀의 데이터값이 나오는 익스쿨루씨브오아게이트의 특성을 이용하는 것이다.
보통 구조적인 특성상 한 개의 워드라인에 걸친 모든 셀에 대하여 엔크립션어레이부(12)와 익스쿨루씨브오아 연산하고 나면 그 다음 워드라인으로 넘어가 다시 상기 엔크립션어레이부(12)와 익스쿨루씨브오아 연산을 수행하므로 워드라인디코더(11)의 최하위 어드레스가 토글될 때마다 반복적으로 엔크립션어레이부(12)의 내용이 반영되게 된다.
만약, 엔크립션셀어레이부(12)의 값이 프로그램되지 않는다면 모두 '1'의 값을 갖게 되고 메모리셀부(10)의 소정셀의 데이터와 익스쿨루씨브오아 연산하면 그대로 메모리셀부(10)의 데이터가 출력되게 된다.
상기와 달리, 만약 엔크립션어레이부(12)에 어떤 암호값이 코딩되어 있고 메모리셀부(10)의 셀중에 엔크립션어레이부(12)의 셀 사이즈보다 큰 영역의 데이터가 언프로그램(Unprogram)된 상태(즉, '1'의 값을 가지고 있다면)라면 상기 엔크립션어레이부(12)의 데이터가 모두 출력되어 노출되게 되고 이 값을 이용하여 다른 영역의 메모리셀부(10)의 데이터를 해독할 수 있게 되는 단점이 발생하게 된다.
즉, 상기와 같이 동작하는 종래 장치는 엔크립션어레이의 사이즈만큼 반복적인 논리연산이 일어나기 때문에 엔크립션어레이의 사이즈가 큰 영역의 데이터가 언프로그램된 상태에서 엔크립션 어레이의 값이 노출되는 문제점이 있었다.
따라서, 상기와 같은 문제점을 감안하여 창안한 본 고안은 암호로 사용되는 엔크립션 어레이의 값이 쉽게 노출되지 않도록 한 불휘발성 메모리의 프로그램 프로텍션장치를 제공함에 그 목적이 있다.
도1은 종래 불휘발성 메모리의 프로그램 프로텍션장치의 구성을 보인 회로도.
도2는 본 고안 불휘발성 메모리의 프로그램 프로텍션장치의 구성을 보인 회로도.
*****도면의 주요부분에 대한 부호의 설명*****
10:메모리셀부 11:워드라인디코더
12:엔크립션어레이부 13:비트라인디코더
14:비트라인선택부 100:블랭크검출부
101:블랭크체크셀부 SA:센스앰프
K1~KN:암호처리부 CSA:체크셀센스앰프
상기와 같은 목적을 달성하기 위한 본 고안은 프로그램 데이터를 저장하는 메모리셀부와; 워드라인신호를 입력받아 이를 디코딩하는 워드라인디코더와; 비트라인신호를 입력받아 이를 디코딩하여 그에 따른 비트라인선택신호를 출력하는 비트라인디코더와; 상기 비트라인디코더의 비트라인선택신호를 입력받아 그에 따라 비트라인이 선택되는 비트라인선택부와; 상기 메모리셀부의 선택된 셀의 데이터를 센싱하는 다수의 센스앰프와; 암호코드가 저장되는 엔크립션어레이부와; 상기 메모리셀부의 데이터와 상기 엔크립션어레이부의 데이터를 입력받아 이를 소정 논리연산하여 암호를 처리하여 그에 따른 데이터를 출력하는 다수의 암호처리부로 구성된 불휘발성 메모리의 프로그램 프로텍션장치에 있어서, 라이트할 데이터의 블랭크 유무를 검출하는 블랭크검출부와; 각 워드라인의 블랭크 여부를 저장하는 블랭크체크셀부와; 상기 블랭크검출부의 결과에 따라 블랭크가 아닐 경우에만 상기 메모리셀부의 프로그램시 동일 어드레스의 워드라인에 연결된 블랭크체크셀을 '0'으로 라이트하고, 메모리셀부의 검증시 상기 블랭크체크셀부의 값을 센싱하여 '1'인경우에 상기 엔크립션어레이의 값이 출력되지 않도록 하는 체크셀센스앰프를 더 포함하여 구성함을 특징으로 한다.
이하, 본 고안 불휘발성 메모리의 프로그램 프로텍션장치에 대한 작욤 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.
도2는 본 고안 불휘발성 메모리의 프로그램 프로텍션장치의 실시예에 대한 구성을 보인 회로도로서, 이에 도시한 바와같이 프로그램 데이터를 저장하는 메모리셀부(10)와; 워드라인신호를 입력받아 이를 디코딩하는 워드라인디코더(11)와; 비트라인신호를 입력받아 이를 디코딩하여 그에 따른 비트라인선택신호를 출력하는 비트라인디코더(13)와; 상기 비트라인디코더(13)의 비트라인선택신호를 입력받아 그에 따라 비트라인이 선택되는 비트라인선택부(14)와; 상기 메모리셀부(10)의 선택된 셀의 데이터를 센싱하는 다수의 센스앰프(SA)와; 암호코드가 저장되는 엔크립션어레이부(12)와; 상기 메모리셀부(10)의 데이터와 상기 엔크립션어레이부(12)의 데이터를 입력받아 이를 소정 논리연산하여 암호를 처리하는 다수의 암호처리부(K1~KN)와; 라이트할 데이터의 블랭크(Blank) 유무를 검출하는 블랭크검출부(100)와; 각 워드라인의 블랭크 여부를 저장하는 블랭크체크셀부(101)와; 상기 블랭크검출부(100)의 결과에 따라 블랭크가 아닐 경우에만 상기 메모리셀부(10)의 프로그램시 동일 어드레스의 워드라인에 연결된 블랭크체크셀을 '0'으로 라이트하고, 메모리셀부(10)의 검증시 상기 블랭크체크셀부(101)의 값을 센싱하여 '1'인경우에 상기 엔크립션어레이부(12)의 값이 출력되지 않도록 하는 체크셀센스앰프(CSA)로 구성한다.
상기 블랭크검출부(100)는 라이트할 데이터를 동등하게 분할하여 입력받아 이를 낸드연산하는 제1,제2 낸드게이트(NA1),(NA2)와; 상기 제1,제2 낸드게이트(NA1) ,(NA2)의 출력신호를 입력받아 이를 오아 연산하는 오아게이트(100)로 구성한다.
상기 암호처리부(K1~KN)는 센싱신호를 입력받아 이를 클럭신호(RD_CK)에 의해 래치하는 래치(L10)와; 상기 래치(L10)의 출력신호와 센싱신호를 입력받아 익스쿨루씨브오아 연산하는 익스쿨루씨브오아게이트(EX10)와; 상기 익스쿨루씨브오아게이트(EX10)의 연산신호와 체크셀센스앰프(CSA)의 센싱신호를 입력받아 오아 연산하는 오아게이트(OR10)와; 클럭신호(RD_CK)를 인버터(INV10)를 통해 게이트에 인가받아 온/오프 제어 되어 상기 오아게이트(OR10)의 연산신호를 외부로 출력하는 엔모스트랜지스터(NM10)로 구성하며, 이와같이 구성한 본 고안의 동작을 설명한다.
먼저, 블랭크검출부(100)는 메모리셀부(10)에 라이트할 데이터중 프로그램할 데이터가 없는 상태를 검출하고, 체크셀센스앰프(CSA)는 상기 블랭크검출부(100)의 검출결과에 따라 블랭크가 아닐 경우에만 상기 메모리셀부(10)의 프로그램시 동일 어드레스의 워드라인에 연결된 블랭크체크셀을 '0'으로 라이트하고, 메모리셀부(10)의 검증시 상기 블랭크체크셀부(101)의 값을 센싱하여 '1'인경우에 상기 엔크립션어레이의 값이 출력되지 않도록 한다.
이를 상세히 설명하면, 블랭크체크셀부(101)는 블랭크체크셀을 각 워드라인마다 한 개씩 두어 각 워드라인의 모든 셀들이 프로그램되어질 때 코딩되는 데이터의 값을 체크하여 셀의 프로그램을 나타내는 '0'의 값을 코딩할 경우에만 동일 워드라인상의 체크셀을 '0'으로 라이트하고, 하나의 워드라인에 프로그램된 셀이 전혀 없다면 그 워드라인의 블랭크체크셀은 '1'의 값을 유지하게 된다.
검증시, 메모리셀부(10)의 소정셀을 읽어낼 때 상기 블랭크체크셀부(101)의 체크셀의 값을 읽어내고, 이후 엔크립션어레이부(12)의 셀데이터를 읽어내어 이 값과 미리 래치 해둔 메모리셀부(10)의 셀데이터와 암호처리부(K1~KN)에서 익스쿨루씨브오아 연산이 수행된다.
이때, 상기 암호처리부(K1~KN)의 익스쿨루씨브오아 연산시 상기 블랭크체크셀부(101)의 소정셀의 값이 '0'인 경우에는 상기 암호처리부(K1~KN)의 익스쿨루씨브오아 연산값이 그대로 출력되어 상기 엔크립션셀의 데이터가 노출되지 않는다.
그리고, 상기 암호처리부(K1~KN)의 익스쿨루씨브오아 연산시 상기 블랭크체크셀부(101)의 소정 셀의 값이 '1'인 경우에는 그 블랭크체크셀부(101)의 '1'과 상기 암호처리부(K1~KN)의 익스쿨루씨브오아 연산값을 오아게이트(OR10)에서 오아연산하여 강제로 모두 '1'로 만들어 출력한다.
상기와 같이 하여 검증된 출력데이터로부터 원래의 코딩데이터를 얻을 때에는 최하위 어드레스로부터 엔크립션어레이부(12)의 사이즈 만큼씩을 끊어서 모든 데이터가 모두 '1'일 경우에는 엔크립션어레이부(12) 데이터와 익스쿨루씨브오아 연산하지 않고 모두 '1'로 바꾸어주며, 만일 한 개라도 '0'의 데이터가 있을 경우에는 다시 엔크립션어레이부(12)의 데이터와 익스쿨루씨브오아 연산을 하여 원래의 코딩 데이터를 얻어낸다.
이상에서 상세히 설명한 바와같이 본 고안은 엔크립션 어레이 사이즈보다 큰 영역이 코딩되지 않았을 경우 검증시 암호로 사용되는 엔크립션 어레이 데이터가 반복적으로 나타나 암호가 유출되는 것을 방지할 수 있는 효과가 있다.

Claims (3)

  1. 프로그램 데이터를 저장하는 메모리셀부와; 워드라인신호를 입력받아 이를 디코딩하는 워드라인디코더와; 비트라인신호를 입력받아 이를 디코딩하여 그에 따른 비트라인선택신호를 출력하는 비트라인디코더와; 상기 비트라인디코더의 비트라인선택신호를 입력받아 그에 따라 비트라인이 선택되는 비트라인선택부와; 상기 메모리셀부의 선택된 셀의 데이터를 센싱하는 다수의 센스앰프와; 암호코드가 저장되는 엔크립션어레이부와; 상기 메모리셀부의 데이터와 상기 엔크립션어레이부의 데이터를 입력받아 이를 소정 논리연산하여 암호를 처리하는 다수의 암호처리부로 구성된 불휘발성 메모리의 프로그램 프로텍션장치에 있어서, 라이트할 데이터의 블랭크 유무를 검출하는 블랭크검출부와; 각 워드라인의 블랭크 여부를 저장하는 블랭크체크셀부와; 상기 블랭크검출부의 결과에 따라 블랭크가 아닐 경우에만 상기 메모리셀부의 프로그램시 동일 어드레스의 워드라인에 연결된 블랭크체크셀을 '0'으로 라이트하고, 메모리셀부의 검증시 상기 블랭크체크셀부의 값을 센싱하여 '1'인경우에 상기 엔크립션어레이의 값이 출력되지 않도록 하는 체크셀센스앰프를 더 포함하여 구성함을 특징으로 하는 불휘발성 메모리의 프로그램 프로텍션장치.
  2. 제1 항에 있어서, 암호처리부는 센싱신호를 입력받아 이를 클럭신호에 의해 래치하는 래치와; 상기 래치의 출력신호와 센싱신호를 입력받아 익스쿨루씨브오아 연산하는 익스쿨루씨브오아게이트와; 상기 익스쿨루씨브오아게이트의 연산신호와 체크셀센스앰프의 센싱신호를 입력받아 오아 연산하는 오아게이트와; 클럭신호를 인버터를 통해 게이트에 인가받아 온/오프 제어되어 상기 오아게이트의 연산신호를 외부로 출력하는 엔모스트랜지스터로 구성한 것을 특징으로 하는 불휘발성 메모리의 프로그램 프로텍션장치.
  3. 제1 항에 있어서, 블랭크검출부는 다수의 암호처리부로부터 데이터를 동등하게 분할하여 입력받아 이를 낸드연산하는 다수의 낸드게이트와; 상기 다수의 낸드게이트의 출력신호를 입력받아 이를 오아연산하는 오아게이트로 구성한 것을 특징으로 하는 불휘발성 메모리의 프로그램 프로텍션장치.
KR2019980020815U 1998-10-29 1998-10-29 불휘발성 메모리의 프로그램 프로텍션장치 KR200312371Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980020815U KR200312371Y1 (ko) 1998-10-29 1998-10-29 불휘발성 메모리의 프로그램 프로텍션장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980020815U KR200312371Y1 (ko) 1998-10-29 1998-10-29 불휘발성 메모리의 프로그램 프로텍션장치

Publications (2)

Publication Number Publication Date
KR20000008939U KR20000008939U (ko) 2000-05-25
KR200312371Y1 true KR200312371Y1 (ko) 2003-07-16

Family

ID=49333439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980020815U KR200312371Y1 (ko) 1998-10-29 1998-10-29 불휘발성 메모리의 프로그램 프로텍션장치

Country Status (1)

Country Link
KR (1) KR200312371Y1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001209531A (ja) * 2000-01-25 2001-08-03 Nintendo Co Ltd 半導体記憶装置およびプログラム判別システム
KR100398620B1 (ko) * 2001-06-29 2003-09-19 주식회사 하이닉스반도체 암호화 회로를 포함하는 메모리 장치

Also Published As

Publication number Publication date
KR20000008939U (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
JP3074639B2 (ja) システム動作の妥当性検査の方法および装置
US7178067B2 (en) Secure EEPROM memory comprising an error correction circuit
US20080215955A1 (en) Semiconductor storage device
US7444476B2 (en) System and method for code and data security in a semiconductor device
JP6518798B2 (ja) 安全な集積回路状態を管理する装置およびその方法
US6499092B1 (en) Method and apparatus for performing access censorship in a data processing system
KR20010015192A (ko) 부정 복사를 방지한 비휘발성 반도체 메모리
US11443820B2 (en) Memory device, memory address decoder, system, and related method for memory attack detection
JPH09312099A (ja) 半導体記憶装置及びそのアクセス方法
JP2005056394A (ja) 記憶装置及びメモリカード
KR960004734B1 (ko) 정보 보호방법 및 정보기억미디어
KR200312371Y1 (ko) 불휘발성 메모리의 프로그램 프로텍션장치
US6996006B2 (en) Semiconductor memory preventing unauthorized copying
KR20060067584A (ko) 해킹 방지 기능이 있는 스마트 카드
JP2008541257A (ja) エラー注入によるアタックに対してメモリを保護する装置
US7593258B2 (en) Protection of the flow of a program executed by an integrated circuit or of data contained in this circuit
US5357467A (en) Security circuit for protecting data stored in memory
JP5560463B2 (ja) 半導体装置
CN105512560A (zh) 一种一次性可编程存储器芯片和及其的控制方法
US20090024887A1 (en) Semiconductor storage device, data write method and data read method
JPH03204053A (ja) 読出し専用メモリ
US7159124B2 (en) Non-volatile semiconductor memory that prevents unauthorized reading
US20060076418A1 (en) Electronic memory component or memory module, and method of operating same
JP4202116B2 (ja) メモリ制御回路、メモリ装置およびマイクロコンピュータ
JPH10105469A (ja) 半導体メモリの暗号コードデータ解読防止回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee