KR20030096687A - 반도체 소자의 노광 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 노광 방법에 관한 것으로, 특히 리소그래피(Lithography) 공정에서 사용되는 렌즈(Lens)의 중앙부분만을 통과한 빛으로 구성된 노광 영역을 사용하여 한 개의 칩(Chip)을 분할하여 노광함으로써, 상기 노광 공정 시 수차가 발생하지 않아 패턴(Pattern) 불량의 발생을 방지하고, 렌즈의 크기를 크게 할 수 있어 개구수인 NA(Numerical Aperture)가 커짐에 따라 패턴의 미세화가 가능하여 소자의 집적도를 향상시키는 기술이다.

Description

반도체 소자의 노광 방법{Method for exposing of semiconductor device}

본 발명은 반도체 소자의 노광 방법에 관한 것으로, 특히, 리소그래피(Lithography) 공정에서 사용되는 렌즈(Lens)의 중앙만을 통과한 빛으로 구성된 노광 영역을 사용하여 소자의 집적도를 향상시키는 반도체 소자의 노광 방법에 관한 것이다.

도 1은 일반적인 노광 장치를 나타낸 단면도이다.

도 1을 참조하면, 광을 방사하기 위한 광원(11), 상기 광원(11)에서 방사된 광을 점광원으로 변환하기 위한 광학 인테그레이터(Integrator)(12), 상기 점광원을 결상시키기 위한 컨덴싱 렌즈(Condensing lens)(13), 노광 영역을 조정하기 위한 블라인드(Blind)(14), 여러 가지 회로 패턴이 디자인(Design)된 레티클(reticle)(15), 상기 점광원이 투영되는 투영렌즈(16), 상기의 점광원이 결상되는 투영렌즈(16)의 입사동(17) 및 감광막이 도포되어 있고, 상기의 회로 패턴들이 전사되는 웨이퍼(18)로 구성된다.

여기서, 상기 인테그레이터(12)와 컨덴싱 렌즈(13) 사이에 차광막인 어퍼쳐(Aperture)(도시하지 않음)가 위치한다.

반도체의 집적도가 증가됨에 따라, 패턴 크기가 미세화 되는 추세이다.

[수학식 1]

(R : 해상도, NA(Numerical Aperture) : 개구수, k1 : 공정상수, λ: 파장)

상기 패턴크기는 상술한 도 1의 노광 장치를 사용한 리소그래피 공정에서 해상도와 선형적이며, 상기 패턴크기를 작게 하기 위해 상기 수학식 1과 같이 NA를 크게 하거나 k1 또는 λ를 작게 한다.

I-line(365nm), KrF(248nm), ArF(193nm) 등과 같은 상기 λ를 작게 할 경우 마스크 종류, 감광막 종류 등 모든 재료 및 공정 등도 바꾸어야 하는 문제점이 있었다.

상기 k1을 작게 하기 위해서는 위상반전마스크, 사입사 조명등의 복잡한 기술을 새로이 개발해야 하는 문제점이 있었다.

따라서, 현재 상기 NA를 크게 하여 패턴의 미세화를 진행하고 있었다.

상기 NA를 크게 하기 위해서 리소그래피 공정에서 사용되는 렌즈를 크게 제작해야 한다.

도 2는 종래 기술에 따른 반도체 소자의 노광 방법의 노광 영역을 도시한 평면도이고, 도 3은 종래의 전체 노광 방법으로 칩을 노광하는 형상을 도시한 평면도이다.

도 2를 참조하면, 종래 기술에 따른 반도체 소자의 노광 방법에 있어서, 렌즈(21) 전체를 통과한 빛으로 정사각형의 노광 영역(23)을 갖는다. 이때, 상기 노광 영역(23)을 사용하여 도 3에서와 같이, 한 개의 칩(Chip)(31) 전체를 노광한다.

이때, 상기 렌즈(21)가 커질수록 수차가 커져, 상기 렌즈(21) 전체를 통과한 정사각형의 노광 영역(23)에서 노광 영역의 가운데 부위(25)보다 노광 영역의 모서리 부위(27)의 조명 균일도가 나빠지기 때문에 패턴의 CD(Critical Dmension) 균일도가 저하되어 패턴 불량을 초래하는 문제점이 있었다.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 리소그래피 공정에서 사용되는 렌즈의 중앙만을 통과한 빛으로 노광 영역을 구성함으로써 패턴 불량의 발생을 방지하고, 상기 렌즈의 크기를 크게 하는 반도체 소자의 노광 방법을 제공하는데 그 목적이 있다.

도 1은 일반적인 노광 장치를 도시한 단면도.

도 2는 종래 기술에 따른 반도체 소자의 노광 방법의 노광 영역을 도시한 평면도.

도 3은 종래의 전체 노광 방법으로 칩을 노광하는 형상을 도시한 평면도.

도 4는 본 발명의 실시 예에 따른 반도체 소자의 노광 방법의 노광 영역을 도시한 평면도.

도 5는 본 발명의 분할 노광 방법으로 칩을 노광하는 형상을 도시한 평면도.

< 도면의 주요 부분에 대한 부호의 설명 >

11 : 광원 12 : 광학 인테그레이터

13 : 컨덴싱 렌즈 14 : 블라인드

15 : 레티클 16 : 투영렌즈

17 : 입사동 18 : 웨이퍼

21,41 : 렌즈23,43 : 노광 영역

25 : 노광 영역의 가운데 부위27 : 노광 영역의 모서리 부위

31 : 칩

이상의 목적을 달성하기 위한 본 발명은 블라인드 및 렌즈가 구비된 노광장치를 사용한 반도체 소자의 노광 방법에 있어서,

상기 블라인드를 조절하여 상기 렌즈의 정 중앙으로부터 1×1 ∼ 25×30nm의 중앙부분만 노광 영역으로 사용한 노광 방법으로 칩을 분할하여 노광하는 것을 포함하는 반도체 소자의 노광 방법을 제공하는 것을 특징으로 한다.

본 발명의 원리는 리소그래피 공정에서 사용되는 렌즈의 정 중앙으로부터 1×1 ∼ 25×30nm의 중앙을 통과한 빛은 상기 렌즈의 중앙 이외 부위를 통과한 빛보다 수차가 작기 때문에 렌즈의 중앙만을 통과한 빛으로 노광 영역을 구성함으로써 패턴 불량의 발생을 방지하고, 렌즈의 크기 증가가 가능하기 위한 것이다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

도 4는 본 발명의 실시 예에 따른 반도체 소자의 노광 방법의 노광 영역을 도시한 평면도이고, 도 5는 본 발명의 분할 노광 방법으로 칩을 노광하는 형상을도시한 평면도이다.

도 4를 참조하면, 본 발명의 실시 예에 따른 반도체 소자의 노광 방법에 있어서, 상기 도 1에 도시된 노광 장비의 블라인드(14)를 조절하여 렌즈(41)의 정 중앙으로부터 1×1 ∼ 25×30nm의 중앙만을 통과한 빛으로 정사각형의 노광 영역(43)을 갖는다. 이때, 상기 노광 영역(43)을 사용하여 도 5에서와 같이, 한 개의 칩(31)을 분할하여 노광(A)한다.

여기서, 상기 노광 영역(43)은 상기 렌즈(41)의 중앙만을 통과한 빛으로서 수차가 없어 상기 노광 영역(43)을 사용하여 한 개의 칩을 분할하여 노광할 경우 패턴 불량이 발생하지 않는다.

본 발명의 반도체 소자의 노광 방법은 리소그래피 공정에서 사용되는 렌즈의 정 중앙으로부터 1×1 ∼ 25×30nm의 중앙만을 통과한 빛으로 구성된 노광 영역을 사용하여 한 개의 칩을 분할하여 노광함으로써, 상기 노광 공정 시 수차가 발생하지 않아 패턴 불량의 발생을 방지하고, 렌즈의 크기를 크게 할 수 있어 NA가 커짐에 따라 패턴의 미세화가 가능하여 소자의 집적도를 향상시키는 효과가 있다.

Claims (1)

1. 블라인드 및 렌즈가 구비된 노광장치를 사용한 반도체 소자의 노광 방법에 있어서,

   상기 블라인드를 조절하여 상기 렌즈의 정 중앙으로부터 1×1 ∼ 25×30nm의 중앙부분만 노광 영역으로 사용한 노광 방법으로 칩을 분할하여 노광하는 것을 포함하는 반도체 소자의 노광 방법.