KR20030090954A - 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림정렬 장치 및 방법, 그리고 기록매체 - Google Patents

대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림정렬 장치 및 방법, 그리고 기록매체 Download PDF

Info

Publication number
KR20030090954A
KR20030090954A KR1020020028844A KR20020028844A KR20030090954A KR 20030090954 A KR20030090954 A KR 20030090954A KR 1020020028844 A KR1020020028844 A KR 1020020028844A KR 20020028844 A KR20020028844 A KR 20020028844A KR 20030090954 A KR20030090954 A KR 20030090954A
Authority
KR
South Korea
Prior art keywords
alignment
lanes
data
lane
string
Prior art date
Application number
KR1020020028844A
Other languages
English (en)
Other versions
KR100440585B1 (ko
Inventor
김대업
정해원
강성수
이형호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0028844A priority Critical patent/KR100440585B1/ko
Priority to US10/444,749 priority patent/US7287176B2/en
Publication of KR20030090954A publication Critical patent/KR20030090954A/ko
Application granted granted Critical
Publication of KR100440585B1 publication Critical patent/KR100440585B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • H04J3/0608Detectors therefor, e.g. correlators, state machines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5603Access techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 다중 레인을 채택하는 PCS의 수신부에서 동기화 과정와 수신 과정의 사이에서 다중 레인간의 비틀림을 조절하여, 기존의 8B/10B와 같은 코딩형식에도 적합하면서도 10기가비트이상의 데이터를 다중 레인을 통해 병렬로 전송가능하게 하는 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치 및 방법, 그리고 기록매체에 관한 것으로, 본 발명은 다중레인을 통해 전송된 대용량 데이터의 수신시 레인별로 수신데이타열에서 정렬문자를 인식하여 검출하고, 검출된 각 레인의 정렬문자 수신시점을 비교하여 레인간 비틀림 발생여부를 판단하여, 레인간 비틀림 발생시, 최초 정렬문자 검출시점부터 각 레인별 검출된 정렬문자를 레지스트리의 제1열에 저장하고, 이후 수신되는 데이타열을 그 다음열에 차례로 저장시키고, 마지막 정렬문자검출시점에서, 레인별 레지스트리의 마지막 저장 구간을 설정하고, 레지스트리를 쉬프터로 동작시켜 마지막 저장열로 데이타가 입력되면 최초 저장열인 제1열에 저장된 데이타를 출력시킴으로서, 비틀림이 보상된 데이타열이 출력되도록 한 것이다.

Description

대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치 및 방법, 그리고 기록매체{The method and apparatus of de-skew for the transmission of high speed data among multiple lanes}
본 발명은 10기가비트 광채널(Fiber channel) 및 10기가비트 이더넷(Ethernet)의 물리계층부(Physical layer)에서의 데이타 송수신 기술에 관한 것으로, 보다 구체적으로는 대용량 데이타를 다중 레인으로 분할 전송하는 경우 발생하는 레인간의 비틀림 현상을 보상하여 수 기가급 멀티레인에 대한 병렬처리가 가능하도록 하고 그 결과 10 기가비트 이상의 고속 데이타 전송을 가능하게 하는 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치 및 방법, 그리고 기록매체에 관한 것이다.
주로 LAN(Local Area Network)에 의존하는 통신환경은 최근 급격하게 대역폭(bandwidth) 요구가 증가하면서, 기존에 구축되어 있는 10/100Mbps급이더넷(Ethernet)으로는 한계점이 보이고 있다. 따라서, 요즘 1Gbps급 이더넷의 통신 용량이상의 시스템에 대한 요구가 발생하고 있다.
이러한 요구에 부응하여 10Gbps급 이더넷 규격이 개발되고 있는데, 이런 시스템의 예로서 10GBASE-X 10기가비트 이더넷 시스템의 물리계층(Physical layer)은 PCS(Physical Coding Sublayer), PMA(Physical Media Attachment), 그리고 PMD(Physical Media Dependent) 기능 블록(sublayer)으로 구성된다.
이중에서, PCS 기능부는 8B/10B 4레인(lane)을 병렬로 처리하도록 되어 있다.
그런데, 데이타가 PCS, PMA를 거치고 광 모듈에서 전송 될 때, 상기 4레인은 10Gbps를 갖는 하나의 데이터 채널(channel)이면서도 코딩(coding)작업을 거친 후 서로 독립된 레인으로 전송되는데, 이는 수신측에서 병렬 레인간에 비틀림(skew)을 야기시킨다.
상술한 바와 같이, 디지털 전기 신호 레벨에서 10기가비트 이상의 처리 속도를 갖는 데이터를 전송하기 위하여 대용량의 데이터를 분할 전송할 필요가 있는데, 하나의 대용량 채널을 독립된 문자열로 구성된 4레인에 분할 전송하는 경우, 기존의 기가비트 멀티 채널 기술에 의하면 레인간 비틀림 현상을 해결할 수 없다.
즉, 지금까지는 수 기가급의 통신에 한정되어 있었기 때문에, PCS내에서 바이트(8비트) 단위(코딩후에는 10비트 단위)로 통신하므로 비트 단위의 비틀림 정렬을 PMA(Physical Media Attachment)에서 해결하는 것이 가능하였으나, 10기가비트 이상의 고속 데이터 전송에 있어서 여러 개의 문자열로 분할 전송을 위해서는버스(BUS)내에서나 비트 단위의 스큐(skew) 보상뿐만 아니라 바이트(byte) 또는 문자열(character) 단위의 새로운 정렬 방법이 필요하다. 그러나, 종래에는 8B/10B의 4개의 레인을 정렬시키기 위한 실제적인 정렬 방법을 제시하지 못하였다.
종래의 문제점을 예를 들어 설명하면 다음과 같다.
도 1은 종래의 10GBASE-X PCS 수신 기능 블럭을 나타낸 것으로서, 종래의 10GBASE-X PCS수신 기능부는 동기화과정(SYNCHRONIZE PROCESS)(101)와, 디스큐 과정(DESKEW PROCESS)(102), 수신 과정(RECEIVE PROCESS)(103)으로 구성된다.
상기에서 동기화 과정(101)은 PMA로부터 각 레인의 신호 검출을 나타내는 제어신호와 10비트 병렬 신호를 입력받고, 수신신호에 포함된 8B/10B코드의 콤마(Comma)문자의 검출을 통하여 각 레인의 동기화 상태를 제어신호열(C1)로 출력하고, 도한 수신된 데이터열을 출력한다.
그 다음, 디스큐과정(102)에서는 상기 동기화 과정(101)에서 제어신호열(C1)과 수신데이터열을 입력받아, 수신데이타열에서 정렬 문자가 모든 레인에 동시에 나타나는 지 여부를 인식하여, 수신데이타와 함께 비틀림이 조정되었는 지를 나타내는 제어신호(C2)를 출력한다.
마지막으로, 수신 과정(103)은 상기 디스큐 과정(102)을 통과한 데이터 신호를 8B/10B코드로 디코딩하여 매체 접근 제어부(MAC;Medium Access Control)에 제공한다.
도 2는 상기와 같은 PCS의 수신기능에 있어서, 종래의 디스큐처리를 보이는 상태흐름도로서, 상기 동기화과정(101)에서 리셋(reset)이나 동기화를 제대로 맞추지 못하면(sync_status = 'FAIL'), 초기 상태로서 loss_of_alignment(201)단계로 진입하고, 이 단계(201)에서는 제어신호(enable_deskew)를 '참(TRUE)'으로 출력함으로써, 정렬 작업 시작되도록 한다.
그러나, 기존에는 상기와 같이 제어신호(enable_deskew)가 '참'일 때, 어떻게 비틀림(skew) 정렬작업을 수행할 것인지에 대해 언급되어 있지 않으며, 단지 한 번 비틀림이 정렬되거나 비틀림이 발생하지 않은 문자열이 검출된 경우에, 문자열의 정렬 상태를 감시하여 세 번의 정렬된 문자열 ||A||(||A||는 8B/10B코드 정렬문자 /A/ 4개로 구성된 열)이 검출되는 지를 인지하여 정렬상태를 보고하는 것만이 알려져 있다.
즉, 종래에는 정렬상태를 감시하고 보고하는 기능만이 제시되어 있을 뿐, 비틀림을 보정할 수 없었다.
도 3은 상술한 종래 10GBASE-X PCS 수신 기능부에서 동기화 과정(101)의 출력 타이밍도의 한 예를 보여 준 것으로서, 4 개의 독립된 레인으로 8B/10B 코딩을 거친 신호열들이 전송되는데, 이때, 신호열들이 독립된 광 채널과 전기적 채널을 거치면서, PCS의 송신부에서 정렬을 위해 송신하는 정렬문자(예를 들어, /A/)가 도 3에 도시된 바와 같이, 서로 다른 시간상에서 수신되는 비틀림이 발생되었다.
그러나, 종래에는 앞서 설명한 바와 같이, 이러한 레인간의 비틀림을 해결할 수단이 제안되어 있지 않다.
본 발명은 상술한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 그 목적은 다중 레인을 채택하는 PCS의 수신부에서 동기화 과정와 수신 과정의 사이에서 다중 레인간의 비틀림을 조절하여, 기존의 8B/10B와 같은 코딩형식에도 적합하면서도 10기가비트이상의 데이터를 다중 레인을 통해 병렬로 전송가능하게 하는 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치 및 방법, 그리고 기록매체를 제공하는데 있다.
도 1은 종래 10GBASE-X 10기가비트 이더넷 수신기의 PCS 기능부 구성도이다.
도 2는 종래 10GBASE-X 10기가비트 이더넷 수신기에 있어서 디스큐(deskew)과정의 상태 흐름도이다.
도 3은 종래 수신기의 동기화 과정에서 출력되는 비틀림이 발생된 신호의 타이밍도이다.
도 4는 본 발명에 의해 개선된 PCS 수신 기능부의 구성도이다.
도 5는 본 발명에 의한 레인 정렬 장치(lane alignment operator)의 구성도이다.
도 6은 본 발명에 의한 레인 정렬 장치에서의 신호 타이밍도이다.
도 7은 본 발명에 의한 레인 정렬 장치에 구비된 계수 제어부의 상태 흐름도이다.
도 8은 본 발명에 따른 레인 정렬 장치의 병렬저장장치제어부의 입력 타이밍, 출력 선택 기능부의 출력 타이밍과 입출력 데이터 열의 신호를 보이는 도면이다.
도 9는 본 발명에 의한 개별 레인의 병렬 저장장치 제어부의 상태 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
101 : 동기화부
102, 400 : 디스큐(de-skew)부
103 : 수신부
401 : 레인 정렬부
402 : 감시부
상술한 본 발명의 목적을 달성하기 위한 구성수단으로서, 본 발명에 의한 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치에 있어서,
다중레인으로 수신된 문자열에서 레인별로 정렬문자를 검출하고, 각 레인별정렬문자 수신상태를 나타내는 제어신호를 출력하는 정렬문자열비교부;
상기 정렬문자열비교부의 제어신호를 입력받아, 한 레인에서 최초 정렬문자검출시부터 비틀림정렬설정구간내에 모든 레인에 정렬문자열이 검출되었는지를 알리는 제어신호를 출력하는 계수제어부;
상기 정렬문자열비교부와 계수제어부의 제어신호 및 수신데이타열을 입력받아, 각 레인의 정렬문자열이후 수신되는 데이타를 설정 저장장치에 차례로 저장시키고, 한 구간의 데이타 저장이 완료되면 저장된 데이타를 순서대로 출력시켜 데이타열을 정렬하는 병렬 저장장치 제어부; 및,
상기 병렬 저장장치의 비틀림 정렬이 완료되기 전에는 수신데이타열을 그대로 출력하고 비틀림 정렬 완료후에는 상기 병렬 저장장치제어부로부터 출력되는 정렬된 데이타열을 출력하는 출력선택수단으로 이루어지는 것을 특징으로 한다.
더하여, 상기 정렬문자열비교부는 각 레인의 정렬문자를 인식하여, 레인별로 정렬문자가 수신되었음을 알리는 제1제어신호와, 일부 레인에 정렬문자가 수신되었음을 알리는 제2제어신호와, 모든 레인에서 정렬문자가 동시에 수신되었음을 알리는 제3제어신호와, n(다중레인의 수)번째로 정렬문자가 검출되었음을 알리는 제4제어신호를 출력한다.
또한, 상기 계수제어부는 정렬문자열비교부의 제1제어신호에 최초 하이레벨검출시, 제1설정시간을 카운팅하여 최초 정렬문자 검출시부터 마지막 정렬문자 검출시 또는 제1설정시간 카운팅 완료시까지 하이레벨이 되는 제5제어신호를 출력한다.
그리고, 상기 계수제어부에 설정된 제1설정시간은 다수 레인간에 이루어지는 비틀림의 최대 발생 가능 구간으로, 15비트로 설정한다.
더하여, 상기 병렬 저장장치 제어부는 레인간 비틀림이 발생한 경우, 각 레인별로 정렬문자 검출시, 저장장치의 제1열(R(0))에 정렬문자를 저장하고, 이후 수신되는 데이타를 순서대로 저장시키고, 모든 레인에 정렬문자가 검출되면, 이 시점에서 데이타가 마지막 저장된 저장열을 각 레인의 마지막 저장구간으로 지정하고, 그 다음, FIFO 방식으로 클럭신호에 따라 저장장치의 레지스트값을 쉬프팅하면서 새로운 데이타가 마지막 저장구간으로 입력되면 제1열의 데이타가 출력하여, 각 레인별로 상호 비틀림을 막기 위한 알맞은 지연이 할당되어 비틀림이 보상된 문자열을 출력하는 것을 특징으로 한다.
그리고, 상기 병렬 저장장치 제어부는 상기 정렬된 상태를 유지하다가 비틀림 정렬 요구가 발생할 때, 다시 비틀림 정렬작업을 다시 실행되어, 비틀림 발생시마다 적절한 보정이 이루어지도록 한다.
또한, 본 발명은 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 기능을 구비한 대용량 이더넷 수신시스템에 있어서,
각 레인의 신호 검출을 나타내는 제어신호와 PMA로부터 10비트병렬 신호를 받아 8B/10B코드의 콤마(Comma)문자의 검출을 통하여 각 레인의 동기화 상태를 검출하여 수신된 데이타열과 함께 출력하는 동기화부;
상기 동기화부터 입력된 수신데이타열과 제어신호열을 입력받아 수신된 데이타의 각 레인에 할당된 코드열들의 비틀림을 정렬하는 레인 정렬부와, 상기 레인정렬부로부터 출력된 다중 레인의 수신데이타열의 정렬 문자가 모든 레인에 동시에 나타나는 지를 인식하여 비틀림 여부를 판단하고 이를 수신부에 알리는 감시부로 이루어진 디스큐부; 및
상기 디스큐부를 통과한 데이터 신호를 8B/10B코드 디코딩한 후 매체 접근 제어부로 제공하는 수신부를 포함하는 것을 특징으로 한다.
더하여, 본 발명에 의한 다중레인을 통해 전송된 대용량 데이터의 수신시 레인간 발생되는 비틀림을 정렬하는 방법은 레인별로 수신데이타열에서 정렬문자를 인식하여 검출하는 제1단계; 검출된 각 레인의 정렬문자 수신시점을 비교하여 레인간 비틀림 발생여부를 판단하는 제2단계; 레인간 비틀림 발생시, 최초 정렬문자 검출시점부터 각 레인별 검출된 정렬문자를 레지스트리의 제1열에 저장하고, 이후 수신되는 데이타열을 그 다음열에 차례로 저장하는 제3단계; 마지막 정렬문자검출시점에서, 레인별 레지스트리의 마지막 저장 구간을 설정하고, 정렬완료를 알리는 제4단계; 레지스트리를 쉬프터로 동작시켜 마지막 저장열로 데이타가 입력되면 최초 저장열인 제1열에 저장된 데이타를 출력시키는 제5단계; 및, 데이타 정렬이 완료되기 전에는 수신된 데이타열을 그대로 출력하다가, 정렬완료시 상기 제5단계에서 출력되는 정렬된 데이타열을 출력하는 제6단계로 이루어진다.
또한, 본 발명은 상술한 각 단계를 실행하는 프로그램이 기록된 컴퓨터 판독가능한 기록매체를 포함한다.
이하, 첨부한 도면에 보인 실시예를 참조하여 본 발명의 구성 및 작용에 대하여 상세하게 설명하고자 한다.
도 4는 본 발명에 의해 개선된 PCS 수신 기능부의 구성도로서, 각 레인의 신호 검출을 나타내는 제어신호와 PMA로부터 10비트병렬 신호를 받아 8B/10B코드의 콤마(Comma)문자의 검출을 통하여 각 레인의 동기화 상태를 검출하여 수신된 데이타열과 함께 디스큐 과정(400)으로 제공하는 동기화과정(101)과, 상기 동기화과정(101)으로부터 입력된 수신데이타열과 제어신호열을 입력받아 수신된 데이타의 각 레인에 할당된 코드열들의 비틀림을 정렬하는 레인 정렬부(401)와, 상기 레인정렬부(401)로부터 출력된 다중 레인으로 수신된 데이타열의 정렬 문자가 모든 레인에 동시에 나타나는 지를 인식하여 비틀림 여부를 판단하고 이를 수신과정(103)에 알리는 감시부(402)로 이루어진 디스큐과정(400)과, 상기 디스큐 과정(401)을 통과한 데이터 신호를 8B/10B코드 디코딩한 후 매체 접근 제어부(MAC;Medium Access Control)로 제공하는 수신과정(103)으로 이루어진다.
다음으로, 도 5는 상기 도 4의 디스큐과정(400)에 적용된 레인 정렬부(401)의 세부 구성도로서, 상기 레인 정렬부(401)는 4레인으로 구성된 문자열(501)을 입력받아 특정 정렬문자(504)(8B/10B에서 구동 불균형(Running Disparity)에 의존하는 0011110011_RD+, 1100001100_RD- 두 가지를 사용하며, 이는 설계자에 따라 다른 코드를 가질 수 있다)를 검출하여, 각 레인의 정렬 문자가 수신되는 지를 판단하고, 비틀림상태를 나타내는 제어신호와 데이타열을 출력하는 정렬문자열비교부(502)와, 소정 용량의 레지스트로 구성된 저장장치를 사용하여 상기 정렬문자열비교부(502)의 제어신호에 따라서 수신된 문자열의 비틀림을 정렬하는 병렬 저장장치 제어부(503)와, 상기 정렬문자열비교부(502)의 정렬문자수신상태를 체크하여 최초 정렬문자수신시부터 설정 시간내에 모든 레인의 정렬문자가 수신되었는지를 판단하기 위한 제어신호를 출력하는 계수제어부(509)와, 수신데이타의 레인간 비틀림정렬여부를 체크하여 비틀림정렬시 상기 병렬저장장치제어부(503)의 정렬신호를 수신부(103)로 출력하고, 비트림정렬이 이루어지기 전에는 수신데이타열을 그대로 수신부(103)에 출력하는 출력선택기능부(514)로 이루어진다.
상기에서, 정렬문자열비교부(502)는 수신된 4레인으로 구성된 문자열에서 특정 정렬문자열을 검출하고, 각 레인별 정렬문자열을 비교하여 정렬문자가 수신된 상태를 나타내는 제어신호를 출력한다.
상기 정렬문자열비교부(502)에서 출력되는 제어신호에는 각 레인별로 정렬문자의 수신여부를 알리는 제1제어신호(CSB[3:0])(505)와, 모든 레인이 아닌 일부의 레인에만 정렬문자가 검출됨, 즉 비틀림이 발생했음을 알리는제2제어신호(SCS)(506)와, 4개의 레인에 동시에 정렬문자가 검출됨을 알리는 제3제어신호(ACS)(507)와, 4개의 레인에 있어서 4번째 정렬문자검출시 이를 알리는 제4제어신호(FCS)(508)가 있다.
상기 제2제어신호(506)와 제3제어신호(507)는 서로 배타적이기 때문에 동시에 'high'를 나타낼 수는 없다.
그리고, 상기 정렬문자열비교부(502)에서 출력되는 제4제어신호(508)는 정렬문자가 모든 레인에 동시에 나타나거나 비틀림이 생성되어 서로 다른 시간에 나타나거나에 관계없이, 상기 제1제어신호(505), 즉 CSB[3:0]의 'high'에 의존하고, 논리 기호 AND를 포함하여 레인상의 마지막 4번째 정렬문자가 검출되면 'high'를 출력한다.
이상 설명한 제어신호들은 계수 제어부(509)와 병렬 저장장치 제어부(503)로 외부에서 입력된 클럭에 동기되어서 인가된다.
그리고, 수신된 데이타(IDB1[39:0])(501)는 상기 정렬문자열비교부(502)에 의해 상술한 제어신호와 동기되어서 병렬 저장장치 제어부(503)로 인가 된다.
그 다음, 계수 제어부(509)는 상기 정렬문자열비교부(502)에서 제공된 제1제어신호~제4제어신호(505~508)들을 비교판단하여 비틀림이 발생한 경우, 즉 제2제어신호(406)가 'high'인 경우, 설정된 최대 비틀림 발생 가능 구간(예를 들어, 15비트)동안 지연(delay)를 카운팅하여 비트림 발생가능구간을 알리는 제5제어신호(TCS)(510)를 출력한다.
상기에서, 15비트 지연을 최대 비틀림 정렬구간으로 정한 이유는 PCS의 송신부에서 정렬문자열 ||A||가 발생되는 간격이 16비트 지연에서 32비트 지연사이에 랜덤(random)하게 발생될 수 있으므로, 16비트 미만에서 최대값인 15비트 지연을 정렬할 수 있는 최대 비틀림 지연간격으로 정한다.
그리고, 상기 병렬 저장장치 제어부(503)는 상술한 제어신호들을 이용하여 "40비트 x 16비트"의 레지스트로 구성된 저장장치에 비틀림 문자열이 정렬되도록 저장한다. 상기 저장장치에서, 40비트는 상기 정렬문자열비교부(502)로부터 입력된 수신문자열(IDB1[39:0])(513)을 클럭에 동기화하여 저장시키기 위한 것이고, 나머지 16비트는 처음 발견된 정렬문자열(/A/)를 저장하고 그 다음 15비트 지연된 정렬문자열(/A/)까지 저장하기 위한 것이다.
상기 병렬 저장장치 제어부(503)는 출력선택 기능부(508)로 2개의 출력 문자열과 2개의 제어신호를 출력하는데, 이때의 출력 문자열중 우회(bypass) 출력 문자열인 제1출력문자열(ODB0[39:0])(511)은 상기 입력문자열(IDB1[39:0])(513)이 저장장치를 지나지 않고 바로 출력된 것이며,정렬 출력 문자열인 제2출력문자열(ODB1[39:0])(512)은 저장장치에서 정렬되어 출력되는 문자열이다. 출력선택기능부(508)는 병렬 저장장치 제어부(503)로부터 입력된 제1,2출력문자열(511,512)중 선택된 한 출력문자열을 수신과정(103)으로 출력한다.
즉, 비틀림 정렬이 완료되지 않은 경우, 상기 제1출력문자열(511)을 수신과정(103)으로 출력시키고, 비트림 정렬이 완료된 경우 상기 제2출력문자열(512)을 수신과정(103)으로 출력시킨다.
상기 병렬 저장장치 제어부(503)에서 출력선택기능부(514)로 인가되는 제1,2출력제어신호(en_ODB0와 en_ODB1)는 상술한 제1,2출력문자열(511,512)이 유효한 지를 알려주어, 출력선택 기능부(514)에서 유효한 신호를 선택출력할 수 있도록 하는 제어신호로서, 상호 배타적인 신호이다.
따라서, 출력선택 기능부(514)는 병렬 저장장치 제어부(503)로부터 두 개의 문자열(ODB0, ODB1)과 해당 제어신호들(en_ODB0, en_ODB1)을 받아서 유효한 문자열을 출력한다.
여기서, 상기 병렬 저장장치 제어부(503)의 40비트는 코드 특성과 다중 레인의 수에 따라 설계자가 유연하게 변형하여 적용할 수 있으며, 16비트는 송신기의 특정문자열의 발생 간격에 따라 설계자가 유연하게 확장할 수 있다.
도 6은 상기 도 5의 레인 정렬부사이의 신호선사이의 전체 타이밍 흐름도를 나타낸 것이고, 실선으로 나타난 모든 신호선은 비틀림이 발생된 문자열이 정상적으로 모두 수신된 경우를 나타내고, 이 경우는 출력문자열(ODB[39:0])(515)로 정상적으로 정렬된 신호가 출력된다.
도 6에서, 굵은 점선으로 표시된 신호선(601)은 임의의 레인(여기서는 레인3)에서 정렬문자가 사라져서 계수제어부(509)에서 15비트 지연동안 카운팅(counting)한 후에 정렬문자를 발견하지 못한 경우로써, 다음 정렬을 위하여 다시 초기상태로 진입하여 대기하는 것을 보여 준다. 이 때 최종 출력문자열(515)은 상기 병렬 저장장치 제어부(503)에서 아직 정렬이 이루어지지 않았으므로 제1출력문자열(511)이 계속 출력된다. 그리고, 제2출력문자열(ODB1)(512)에 정렬된 문자열이 완성되면 상기 제2출력문자열(ODB1)(512)이 최종출력문자열(ODB)(515)로서출력된다.
도 7는 본 발명의 일 실시 예에 따른 계수 제어부의 상태 흐름도이다.
상술한 바와 같이, 초기상태에서 제2제어신호(506)에 최초로 'high'로 나타나면 계수가 시작되고 제5제어신호(510)를 'high'로 출력하여 계수 구간을 알린다. 상기 제5제어신호(510)는 'low'가 되는 조건을 만족하기 전에는 'high'를 유지한다.
'low'조건은 모든 레인에서 정렬문자열이 검출되거나, 설정된 지연시간이 모두 경과한 경우로서, 계수 과정 도중에 제4제어신호(508)가 'high'로 입력됨이 감지되면 각 레인에 정렬문자가 한 번씩 검출되어서 4개의 레인 모두에 정렬문자가 검출된 것이므로 상기 제5제어신호(510)는 'low'로 되어 그 다음 검출을 준비한다.
반대로, 처음 제2제어신호(506)에 'high'가 검출되어 계수가 시작하고 난 후에 15비트 지연 구간내에 제4제어신호(508)에 'high'가 검출되지 않는 경우에는 임의의 레인에서 정렬문자코드(/A/)에 전송중 에러가 발생한 것이므로 15번째 지연구간에서 상기 제5제어신호(510)를 'low'로 출력하고, 다시 정렬문자열을 검출할 준비를 한다.
도 8은 본 발명에 의한 병렬 저장장치 제어부(503)의 입력문자열(801)에 따른 저장장치의 구성과 그에 따른 출력 문자열의 타이밍의 실시예를 보인 것이다. 여기서는 10GBASE-X 10기가비트 이더넷에 적용된 예를 보였다.
상기에서, 병렬 저장장치 제어부(503)의 레지스트는 [40(bit) x 16(bit)]로 구성되어지며, 4레인의 각 레인은 10개의 비트열로 구성된 문자열이 저장된다. 여기서, 40비트는 코드 특성과 다중 레인의 수에 따라 설계자가 유연하게 적용할 수 있으며, 16비트는 송신기의 특정문자열의 발생 간격에 따라 설계자가 유연하게 확장할 수 있다.
상기 도 8에 도시된 바와 같이, 입력문자열(801)에서 각 레인의 정렬 문자열(alignment character column) A가 어긋나서 입력되는 경우, 정렬 문자열 비교부(502)와 계수 제어부(509)에서 생성되는 제어신호에 의해, 정렬문자가 검출된 신호열은 첫 번째 저장열인 R(0)의 해당 레인에 정렬문자가 저장된다. 각 레인의 정렬문자가 검출되면 제1제어신호(505) CSB(x)(x는 해당 레인을 나타냄)에 'high'가 걸리고 정렬요구신호(enable_deskew)(515)가 '참(TRUE)'인 경우, 저장블록(802)에 입력되는 순서대로 저장된다. 여기서 R(O)열에는 항상 정렬문자가 위치하고 R(O)가 정렬된 문자열을 출력하는 출구 역할을 한다.
그리고, 모든 레인에 정렬문자가 검출되었음을 알리는 제어신호 FCS가 'HIGH'이면, 이 클럭 시간(805)에서 병렬 저장장치 제어부(503)은 각 레인의 마지막 저장구간을 지정하여 이 레지스터열이 입력 데이터열이 들어오는 입구 저장열이 되고 저장 블록 (806)처럼 나머지 입력데이터가 존재하지 않은 저장구간은 사용하지 않게 된다.
상기 제4제어신호(508)가 'high'가 되는 클럭 시간(805)에서 각 레지스터들을 클럭에 의존하여 쉬프팅하여 저장장치의 출력단에 정렬이 이루어져 도면의 아래에 도시된 바와 같은 출력문자열(804)을 출력하게 된다.
이에 의하여, 각 레인별로 상호 비틀림을 막기 위한 알맞은 지연이 할당되어비틀림이 보상된 출력문자열(804)처럼 출력된다.
이 과정은 비틀림 정렬 요구 신호(enable_deskew)(515)가 다시 '참(TRUE)'으로 될때까지 상기 상태를 유지하며 정해진 지연에 따라 출력이 계속되고, 만약 비틀림 정렬 요구 신호(enable_deskew)(515)가 '참(TURE)'이 되면, 상술한 바와 같은 원리에 의해 다시 비틀림 정렬작업이 다시 시작된다.
도 9는 상기 병렬 저장장치 제어부(503)의 상태 흐름도로서, 상기 병렬 저장장치 제어부(503)은 초기상태에서 제1출력문자열(511)을 통해 수신문자열이 출력되도록 제1출력제어신호(en_ODB0)는 'high'로, 제2출력제어신호(en_ODB1)는 'low'를 출력한다.
그리고, 상기 정렬문자열비교부(502)에서 입력된 제2제어신호(506)가 'high'이고 제1제어신호(505) CSB(x)가 'high'이면, 해당되는 x레인의 저장블록이 저장상태에 진입하면서 각 레인의 저장열 R(n=0)부터 저장되기 시작한다. 여기서, n은 레지스터의 주소에 해당되며 정렬문자는 항상 R(0)열에 위치한다. 그리고, 클럭에 의존하여 입력 문자열은 저장장치의 주소 n을 하나씩 증가하면서 저장된다.
그리고, 정렬문자열비교부(502)에서 입력된 제어신호 FCS(508)가 'high'이면 그 순간이, 레인마다 해당 정렬문자가 검출되어서 모든 레인상에서 정렬문자에 대한 검출이 완료된 것이므로, 병렬 저장장치 제어부(503)의 저장부 R(0)에서 출력이 시작된다. 그리고, 그 순간의 마지막 저장이 이루어진 저장장치 주소 n값이 기억되고 R(n)이 저장장치의 입력이 된다.
이 순간부터 저장장치는 출력 상태로 놓이며 쉬프트 기능을 수행하여 저장열 R(0)에서는 출력이 계속되고, R(n)로는 수신된 문자열이 계속입력되어 시프트 레지스터(shift register)와 같은 기능을 수행한다.
상기 출력 상태는 각 레인의 정렬이 이루어진 상태이다. 출력상태에서는 출력선택기능부(514)로 인가되는 제1출력제어신호(en_ODB0)는 'low'가 되고 제2출력제어신호(en_ODB1)는 'high'가 된다. 따라서, 출력선택기능부(514)는 병렬 저장장치 제어부(503)로부터 출력된 두가지 문자열중 정렬 문자열을 선택 출력한다.
만약, 병렬 저장장치 제어부(503)가 저장상태에 있을 때, 제5제어신호(510)가 'high'에서 'low'로 천이 할 때까지 제5제어신호(407)에 high가 검출되지 않으면, 4 레인중 임의의 레인에서 정렬문자에 에러가 발생한 것이므로 최대 정렬 구간(15비트 지연)에서 정렬을 이룰 수 없게 되고, 제5제어신호(510)의 하강시점(falling edge)에서 병렬 저장장치 제어부(503)는 초기상태로 되돌아가 다시 정렬문자를 검출하기 시작한다.
상기 병렬 저장장치 제어부(503)는 출력 상태일때, 정렬문자열비교부(502)에서 인가되는 제어신호 CSB, SCS, FCS의 상태에 독립적이며 저장장치를 통해 정렬된 문자열을 계속 내보내고 비틀림 정렬 요구 신호(enable_deskew )(515)의 의해서만 초기상태로 이동이 일어난다.
본 발명은 10기가비트 데이터 전송을 위한 수 기가급 멀티레인을 병렬 처리할 수 있도록 PCS 수신단의 레인 정렬부를 구성하여, 한 채널을 다중 레인으로 전송할 수 있도록 하는 효과가 있으며, 그 결과, 10기가비트 파이버 채널과 10기가비트 이더넷뿐만 아니라 향후 개발될 10기가비트 이상의 고속의 채널 전송을 요구하는 시스템의 구현을 가능하게 하는 우수한 효과가 있다.

Claims (10)

  1. 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치에 있어서,
    다중레인으로 수신된 문자열에서 레인별로 정렬문자를 검출하고, 각 레인별정렬문자 수신상태를 나타내는 제어신호를 출력하는 정렬문자열비교부;
    상기 정렬문자열비교부의 제어신호를 입력받아, 한 레인에서 최초 정렬문자검출시부터 비틀림정렬설정구간내에 모든 레인에 정렬문자열이 검출되었는지를 알리는 제어신호를 출력하는 계수제어부;
    상기 정렬문자열비교부와 계수제어부의 제어신호 및 수신데이타열을 입력받아, 각 레인의 정렬문자열이후 수신되는 데이타를 설정 저장장치에 차례로 저장시키고, 한 구간의 데이타 저장이 완료되면 저장된 데이타를 순서대로 출력시켜 데이타열을 정렬하는 병렬 저장장치 제어부; 및,
    상기 병렬 저장장치의 비틀림 정렬이 완료되기 전에는 수신데이타열을 그대로 출력하고 비틀림 정렬 완료후에는 상기 병렬 저장장치제어부로부터 출력되는 정렬된 데이타열을 출력하는 출력선택수단으로 이루어지는 것을 특징으로 하는 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치.
  2. 제 1 항에 있어서, 상기 정렬문자열비교부는 각 레인의 정렬문자를 인식하여,
    레인별로 정렬문자가 수신되었음을 알리는 제1제어신호열과,
    일부 레인에 정렬문자가 수신되었음을 알리는 제2제어신호와,
    모든 레인에서 정렬문자가 동시에 수신되었음을 알리는 제3제어신호와,
    n(다중레인의 수)번째로 정렬문자가 검출되었음을 알리는 제4제어신호를 출력하는 것을 특징으로 하는 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치.
  3. 제 2 항에 있어서, 상기 계수제어부는
    정렬문자열비교부의 제1제어신호에 최초 하이레벨검출시, 제1설정시간을 카운팅하여 최초 정렬문자 검출시부터 마지막 정렬문자 검출시 또는 제1설정시간 카운팅 완료시까지 하이레벨이 되는 제5제어신호를 출력하는 것을 특징으로 하는 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치.
  4. 제 3 항에 있어서, 상기 제1설정시간은 다수 레인간에 이루어지는 비틀림의 최대 발생 가능 구간인 것을 특징으로 하는 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치.
  5. 제 4 항에 있어서, 상기 제1설정시간은 15비트인것을 특징으로 하는 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치.
  6. 제 1 항에 있어서, 상기 병렬 저장장치 제어부는 레인간 비틀림이 발생한 경우,
    각 레인별로 정렬문자 검출시, 저장장치의 제1열(R(0))에 정렬문자를 저장하고, 이후 수신되는 데이타를 순서대로 저장시키고,
    모든 레인에 정렬문자가 검출되면, 이 시점에서 데이타가 마지막 저장된 저장열을 각 레인의 마지막 저장구간으로 지정하고,
    그 다음, FIFO 방식으로 클럭신호에 따라 저장장치의 레지스트값을 쉬프팅하면서 새로운 데이타가 마지막 저장구간으로 입력되면 제1열의 데이타가 출력하여,
    각 레인별로 상호 비틀림을 막기 위한 알맞은 지연이 할당되어 비틀림이 보상된 문자열을 출력하는 것을 특징으로 하는 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치.
  7. 제 6 항에 있어서, 상기 병렬 저장장치 제어부는 상기 정렬된 상태를 유지하다가 비틀림 정렬 요구가 발생할 때, 다시 비틀림 정렬작업을 다시 실행하는 것을 특징으로 하는 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 장치.
  8. 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 기능을 구비한 대용량 이더넷 수신시스템에 있어서,
    각 레인의 신호 검출을 나타내는 제어신호와 PMA로부터 10비트병렬 신호를받아 8B/10B코드의 콤마(Comma)문자의 검출을 통하여 각 레인의 동기화 상태를 검출하여 수신된 데이타열과 함께 출력하는 동기화부;
    상기 동기화부터 입력된 수신데이타열과 제어신호열을 입력받아 수신된 데이타의 각 레인에 할당된 코드열들의 비틀림을 정렬하는 레인 정렬부와, 상기 레인정렬부로부터 출력된 다중 레인의 수신데이타열의 정렬 문자가 모든 레인에 동시에 나타나는 지를 인식하여 비틀림 여부를 판단하고 이를 수신부에 알리는 감시부로 이루어진 디스큐부; 및
    상기 디스큐부를 통과한 데이터 신호를 8B/10B코드 디코딩한 후 매체 접근 제어부로 제공하는 수신부를 포함하는 것을 특징으로 하는 대용량 이더넷 수신시스템.
  9. 다중레인을 통해 전송된 대용량 데이터의 수신시 레인간 발생되는 비틀림을 정렬하는 방법에 있어서,
    레인별로 수신데이타열에서 정렬문자를 인식하여 검출하는 제1단계;
    검출된 각 레인의 정렬문자 수신시점을 비교하여 레인간 비틀림 발생여부를 판단하는 제2단계;
    레인간 비틀림 발생시, 최초 정렬문자 검출시점부터 각 레인별 검출된 정렬문자를 레지스트리의 제1열에 저장하고, 이후 수신되는 데이타열을 그 다음열에 차례로 저장하는 제3단계;
    마지막 정렬문자검출시점에서, 레인별 레지스트리의 마지막 저장 구간을 설정하고, 정렬완료를 알리는 제4단계;
    레지스트리를 쉬프터로 동작시켜 마지막 저장열로 데이타가 입력되면 최초 저장열인 제1열에 저장된 데이타를 출력시키는 제5단계; 및
    데이타 정렬이 완료되기 전에는 수신된 데이타열을 그대로 출력하다가, 정렬완료시 상기 제5단계에서 출력되는 정렬된 데이타열을 출력하는 제6단계로 이루어지는 것을 특징으로 하는 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림 정렬 방법.
  10. 대용량 이더넷 수신시스템에 있어서,
    레인별로 수신데이타열에서 정렬문자를 인식하여 검출하는 제1단계;
    검출된 각 레인의 정렬문자 수신시점을 비교하여 레인간 비틀림 발생여부를 판단하는 제2단계;
    레인간 비틀림 발생시, 최초 정렬문자 검출시점부터 각 레인별 검출된 정렬문자를 레지스트리의 제1열에 저장하고, 이후 수신되는 데이타열을 그 다음열에 차례로 저장하는 제3단계;
    마지막 정렬문자검출시점에서, 레인별 레지스트리의 마지막 저장 구간을 설정하고, 정렬완료를 알리는 제4단계;
    레지스트리를 쉬프터로 동작시켜 마지막 저장열로 데이타가 입력되면 최초 저장열인 제1열에 저장된 데이타를 출력시키는 제5단계; 및
    데이타 정렬이 완료되기 전에는 수신된 데이타열을 그대로 출력하다가, 정렬완료시 상기 제5단계에서 출력되는 정렬된 데이타열을 출력하는 제6단계를 실행시키는 프로그램이 기록된 컴퓨터 판독가능한 기록매체.
KR10-2002-0028844A 2002-05-24 2002-05-24 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림정렬 장치 및 방법, 그리고 기록매체 KR100440585B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0028844A KR100440585B1 (ko) 2002-05-24 2002-05-24 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림정렬 장치 및 방법, 그리고 기록매체
US10/444,749 US7287176B2 (en) 2002-05-24 2003-05-23 Apparatus, method and storage medium for carrying out deskew among multiple lanes for use in division transmission of large-capacity data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0028844A KR100440585B1 (ko) 2002-05-24 2002-05-24 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림정렬 장치 및 방법, 그리고 기록매체

Publications (2)

Publication Number Publication Date
KR20030090954A true KR20030090954A (ko) 2003-12-01
KR100440585B1 KR100440585B1 (ko) 2004-07-19

Family

ID=29546353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0028844A KR100440585B1 (ko) 2002-05-24 2002-05-24 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림정렬 장치 및 방법, 그리고 기록매체

Country Status (2)

Country Link
US (1) US7287176B2 (ko)
KR (1) KR100440585B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7434114B2 (en) 2005-01-10 2008-10-07 Samsung Electronics, Co., Ltd. Method of compensating for a byte skew of PCI express and PCI express physical layer receiver for the same
KR101250538B1 (ko) * 2009-06-26 2013-04-03 한국전자통신연구원 이더넷 장치 및 이더넷 장치의 레인 운용 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7720107B2 (en) * 2003-06-16 2010-05-18 Cisco Technology, Inc. Aligning data in a wide, high-speed, source synchronous parallel link
EP1639592A1 (en) * 2003-06-17 2006-03-29 Koninklijke Philips Electronics N.V. Channel synchronization for two-dimensional optical recording
TWI249681B (en) * 2003-07-02 2006-02-21 Via Tech Inc Circuit and method for aligning data transmitting timing of a plurality of lanes
US20050024926A1 (en) * 2003-07-31 2005-02-03 Mitchell James A. Deskewing data in a buffer
US6999891B2 (en) * 2004-02-27 2006-02-14 Ixia Independent deskew lane
US8244891B2 (en) * 2004-03-08 2012-08-14 Ixia Simulating a large number of users
US7466723B2 (en) * 2004-06-29 2008-12-16 Intel Corporation Various methods and apparatuses for lane to lane deskewing
US7500131B2 (en) * 2004-09-07 2009-03-03 Intel Corporation Training pattern based de-skew mechanism and frame alignment
US20060146967A1 (en) * 2004-12-31 2006-07-06 Adarsh Panikkar Keep-out asynchronous clock alignment scheme
US7230549B1 (en) * 2005-09-09 2007-06-12 Qlogic, Corporation Method and system for synchronizing bit streams for PCI express devices
CA2632031A1 (en) * 2007-09-05 2009-03-05 Faisal Dada Aligning data on parallel transmission lines
US8199782B2 (en) * 2009-02-20 2012-06-12 Altera Canada Co. Method of multiple lane distribution (MLD) deskew
KR101260561B1 (ko) 2010-03-12 2013-05-06 한국전자통신연구원 다중 레인 기반의 고속 이더넷에서 동적 레인 운영 방법 및 그 장치
US8572300B2 (en) * 2011-10-26 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Physical coding sublayer (PCS) architecture for synchronizing data between different reference clocks
CN102708080B (zh) * 2012-04-20 2015-11-18 浪潮(北京)电子信息产业有限公司 一种对齐高速串行通信通道的方法和系统
US8817855B2 (en) 2012-10-04 2014-08-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for aligning and integrating serial data streams
EP3285401B1 (en) * 2016-08-19 2020-01-29 Aselsan Elektronik Sanayi ve Ticaret Anonim Sirketi A system and a method for detecting loss of phase lock
TWI782694B (zh) * 2021-09-06 2022-11-01 智原科技股份有限公司 時序調整電路、時序不對稱消除方法及接收電路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8609499D0 (en) * 1986-04-18 1986-05-21 Gen Electric Co Plc Digital transmission system
US5425020A (en) 1993-11-04 1995-06-13 International Business Machines Corporation Skew measurement for receiving frame-groups
US5461622A (en) * 1994-06-14 1995-10-24 Bell Communications Research, Inc. Method and apparatus for using SONET overheat to align multiple inverse multiplexed data streams
US6167528A (en) 1995-12-21 2000-12-26 Cypress Semiconductor Programmably timed storage element for integrated circuit input/output
US6105144A (en) 1998-03-02 2000-08-15 International Business Machines Corporation System and method for alleviating skew in a bus
US6252904B1 (en) 1998-11-13 2001-06-26 Broadcom Corporation High-speed decoder for a multi-pair gigabit transceiver
KR100336563B1 (ko) 1999-12-22 2002-05-11 박종섭 입력 신호 스큐 보상회로
JP2001236738A (ja) * 2000-02-24 2001-08-31 Yamaha Corp 光ディスクのプリピット同期ビットの誤検出判定方法およびプリピット同期ビット検出の安定・不安定判定方法並びにそれらの回路
US6996738B2 (en) * 2002-04-15 2006-02-07 Broadcom Corporation Robust and scalable de-skew method for data path skew control
US7227875B2 (en) * 2002-05-30 2007-06-05 Intel Corporation Interfacing to a data framer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7434114B2 (en) 2005-01-10 2008-10-07 Samsung Electronics, Co., Ltd. Method of compensating for a byte skew of PCI express and PCI express physical layer receiver for the same
KR101250538B1 (ko) * 2009-06-26 2013-04-03 한국전자통신연구원 이더넷 장치 및 이더넷 장치의 레인 운용 방법

Also Published As

Publication number Publication date
US7287176B2 (en) 2007-10-23
KR100440585B1 (ko) 2004-07-19
US20030219040A1 (en) 2003-11-27

Similar Documents

Publication Publication Date Title
KR100440585B1 (ko) 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림정렬 장치 및 방법, 그리고 기록매체
EP0425851B1 (en) Apparatus for decoding frames from a data link
EP0522764B1 (en) Multiplexing scheme for modem control signals
US6937681B2 (en) Skew correction apparatus
US5887039A (en) Data transmission system using specific pattern for synchronization
KR101470989B1 (ko) 다중 직렬 수신기용 자동 데이터 정렬기를 위한 방법, 장치, 및 시스템
US5651033A (en) Inter-system data communication channel comprised of parallel electrical conductors that simulates the performance of a bit serial optical communications link
US5204859A (en) Method and apparatus for detecting a frame alignment word in a data system
EP2854355B1 (en) Central alignment circuitry for high-speed serial receiver circuits
US20090141844A1 (en) Methods and apparatus for interface buffer management and clock compensation in data transfers
GB2350531A (en) Measuring bit error rate (BER) in multiple data channels and control channel selection
CN110620809B (zh) 用于针对有损协议执行包间间隙修复的系统和方法
US11868288B2 (en) Verification system and verification method for Ethernet interface chip
US4730346A (en) Method and apparatus for extracting a predetermined bit pattern from a serial bit stream
US20030161351A1 (en) Synchronizing and converting the size of data frames
KR20130113276A (ko) Pci 익스프레스 디스큐 장치 및 그 방법
US6505321B1 (en) Fault tolerant parity generation
US7327725B2 (en) Method and apparatus capable of transferring very high data rates across a midplane or backplane
US20030061527A1 (en) Method and apparatus for realigning bits on a parallel bus
US8315348B2 (en) Clock extraction circuit for use in a linearly expandable broadcast router
USRE34241E (en) Method and apparatus for extracting a predetermined pattern from a serial bit stream
SU842791A1 (ru) Устройство дл сравнени чисел
KR20010009939A (ko) 버스 인터페이스 방법
US20020154707A1 (en) System and method for compensating for delay time fluctuations

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee