KR20030090877A - 반도체 소자의 위상 반전 마스크 제조방법 - Google Patents

Abstract

광차단층의 증착 및 식각시 발생되는 파티클로 인한 위상 반전 패턴의 디펙트를 최소화할 수 있는 반도체 소자의 위상 반전 마스크 제조방법을 개시한다. 개시된 본 발명은 먼저, 패턴 영역 및 상기 패턴 영역을 둘러싸는 블라인드 영역이 한정된 석영 기판이 준비된다. 석영 기판의 패턴 영역상에 위상 반전 패턴을 형성하고, 동시에 블라인트 영역상에 위상 반전판을 형성한다. 그러고나서, 상기 위상 반전 패턴이 형성된 석영 기판의 패턴 영역 상에 보호 패턴을 형성한다음, 상기 블라인드 영역의 위상 반전판 및 보호 패턴 상부에 광차단층을 형성한다. 그후, 상기 블라인드 영역의 위상 반전판 상부에만 존재하도록 광차단층을 패터닝하고, 상기 보호 패턴을 제거한다.

Description

반도체 소자의 위상 반전 마스크 제조방법{Method for manufacturing phase shift mask in semiconductor device}

본 발명은 반도체 소자의 위상 반전 마스크 제조방법에 관한 것으로, 보다 구체적으로는 광차단층으로 인한 디펙트를 감소시킬 수 있는 반도체 소자의 위상 반전 마스크 제조방법에 관한 것이다.

일반적으로, 위상 반전 마스크는 포토레지스트막을 선택적으로 노광시키기위한 레티클(reticle)로서, 빛이 차단되는 부분과 빛이 투과되는 부분의 계면 부분에 발생되는 기생 이미지를 차단하여, 광 콘트라스트를 개선시킨다.

이러한 위상 반전 마스크 중에는 미세한 콘택홀 또는 미세한 패턴을 형성하는데 주로 이용된다.

도 1 내지 도 5를 참조하여, 종래의 위상 반전 마스크의 제조방법을 설명한다.

먼저, 도 1에 도시된 바와 같이, 석영 기판(10:Quartz) 상에 약 4 내지 12%의 빛을 투과시키는 위상 반전층(20) 및 광차단층(30)을 순차적으로 형성한다. 이때, 광차단층(30)으로는 예를 들어 크롬(Cr)층이 이용될 수 있다. 광차단층 상부에 패턴 영역(A) 및 블라인드(blind) 영역(B)을 한정하기 위한 제 1 포토레지스트 패턴(40)을 형성한다. 이때, 블라인드 영역(B)은 패턴 영역의 가장자리를 말하며, 이 부분은 원치 않는 노광을 방지하기 위하여 반드시 광차단층으로 피복되어 있어야 한다.

다음, 도 2에 도시된 바와 같이, 제 1 포토레지스트 패턴(40)을 이용하여, 광차단층(30)을 식각한 후, 제 1 포토레지스트 패턴(40)은 공지의 방법으로 제거한다. 이어서, 패터닝된 광차단층(30)을 이용하여 위상 반전층(20)을 식각하여, 위상 반전 패턴(20a)을 형성한다.

도 3을 참조하여, 패턴 영역(A)이 노출되도록 블라인드 영역(B) 상부에 제 2 포토레지스트 패턴(50)을 형성한다.

그후, 도 4에 도시된 바와 같이, 제 2 포토레지스트 패턴(50)에 의하여 노출된 패턴 영역(A)의 광차단층(30)을 제거하여, 위상 반전 패턴(20a)을 노출시킨다.

도 5에서와 같이, 제 2 포토레지스트 패턴(50)을 제거하여, 패턴 영역(A)에는 위상 반전 패턴(20a)만이 존재하고 블라인드 영역(B)에는 광차단층(30) 및 위상반전층(20)이 존재하는 위상 반전 마스크를 완성한다.

그러나, 상기와 같은 위상 반전 마스크 제조방법은 다음과 같은 문제점이 있다.

상기 크롬과 같은 광차단층(30)은 증착시 다량의 핀홀(pin hole)이 발생될 뿐만 아니라, 식각시에도 다량의 파티클들이 발생되는 문제점을 갖는다.

이러한 광차단층(30)이 종래에는 위상 반전층(20)이 형성된 패턴 영역(A)상에서 직접 증착된다음 식각되므로, 증착 및 식각시 발생되는 파티클들이 위상 반전패턴(20a)에 그대로 전달된다. 이에따라, 위상 반전 패턴에 디펙트가 발생되고, 이로 인하여, 노광 공정시 패턴 불량을 야기한다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 패턴 불량을 방지할 수 있는 반도체 소자의 위상 반전 마스크 제조방법을 제공하는 것이다.

또한, 본 발명이 이루고자 하는 다른 기술적 과제는 광차단층의 증착 및 식각시 발생되는 파티클로 인한 위상 반전 패턴의 디펙트를 최소화할 수 있는 반도체 소자의 위상 반전 마스크 제조방법을 제공하는 것이다.

도 1 내지 도 5는 종래의 위상 반전 마스크 제조방법을 설명하기 위한 각 공정별 단면도이다.

도 6 내지 도 11은 본 발명의 위상 반전 마스크 제조방법을 설명하기 위한 각 공정별 단면도이다.

(도면의 주요 부분에 대한 부호의 설명)

100 : 반도체 기판 110a: 위상 반전 패턴

110b: 위상 반전판 110,130,155 : 포토레지스트 패턴

140,145 : 광차단층

본 발명의 목적과 더불어 그의 다른 목적 및 신규한 특징은, 본 명세서의 기재 및 첨부 도면에 의하여 명료해질 것이다.

상기한 본 발명에 따른 반도체 소자의 위상 반전 마스크는 다음과 같은 방법으로 형성한다. 먼저, 패턴 영역 및 상기 패턴 영역을 둘러싸는 블라인드 영역이 한정된 석영 기판이 준비된다. 석영 기판의 패턴 영역상에 위상 반전 패턴을 형성하고, 동시에 블라인트 영역상에 위상 반전판을 형성한다. 그러고나서, 상기 위상 반전 패턴이 형성된 석영 기판의 패턴 영역 상에 보호 패턴을 형성한다음, 상기 블라인드 영역의 위상 반전판 및 보호 패턴 상부에 광차단층을 형성한다. 그후, 상기 블라인드 영역의 위상 반전판 상부에만 존재하도록 광차단층을 패터닝하고, 상기 보호 패턴을 제거한다.

이때, 상기 보호 패턴은 포토레지스트 패턴일 수 있다. 또한, 상기 광차단층은 크롬일 수 있고, 크롬은 예를들어 습식 식각 방식으로 패터닝함이 바람직하다.

(실시예)

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제 3의 층이 개재되어질 수 있다.

도 6 내지 도 11은 본 발명의 일실시예에 따른 반도체 소자의 위상 반전 마스크 제조방법을 설명하기 위한 각 공정별 단면도이다.

먼저, 도 6을 참조하여, 석영 기판(100) 상부에 위상 반전층(110)을 형성한다. 위상 반전층(110)은 예를 들어, MoSi층 또는 MoSiN층이 이용될 수 있고, 본 실시예에서는 8% 빛을 투과시키는 MoSi층이 이용되었다. 위상 반전층(110) 상부에 제 1 포토레지스트 패턴(120)을 형성한다. 제 1 포토레지스트 패턴(120)은 다수의 패턴들이 군집되는 패턴 영역(A)과 패턴 영역(A)을 둘러싸는 블라인드 영역(B)을 한정한다.

도 7에 도시된 바와 같이, 제 1 포토레지스트 패턴(120)의 형태로 위상 반전층(110)을 식각하여, 패턴 영역(A)에는 다수의 위상 반전 패턴(110a)을 형성하고, 블라인드 영역(B)에는 위상 반전판(110b)을 형성한다. 이때, 위상 반전판(110b)은 상기 블라인드 영역(B)상부에 판 형태로 형성되며, 패턴 영역(A)을 둘러싸도록 형성된다. 그후, 제 1 포토레지스트 패턴(120)을 공지의 방식으로 제거한다.

그 다음, 도 8에 도시된 바와 같이, 패턴 영역(A) 상부에 제 2 포토레지스트 패턴(130)을 형성한다. 제 2 포토레지스트 패턴(130)의 형성으로, 블라인드 영역(B)의 위상 반전판(110b)이 노출된다.

도 9에서와 같이, 노출된 위상 반전판(110b) 및 제 2 포토레지스트 패턴(130) 상부에 광차단층(140)을 증착한다. 이때, 위상 반전 패턴(110a)은 제 2포토레지스트 패턴(140)에 의하여 차폐되어 있으므로, 광차단층(140) 형성시 핀홀과 같은 파티클이 위상 반전 패턴(110a)에 전달되지 않는다. 그후, 광차단층(140) 상부에 포토레지스트막(150)을 코팅한다.

도 10에 도시된 바와 같이, 상기 포토레지스트막(150)을 블라인드 영역(B) 상부에 잔류하도록 노광 및 현상하여, 제 3 포토레지스트 패턴(155)을 형성한다. 이에따라, 패턴 영역(A) 상의 광차단층(140)이 노출된다.

그 다음, 제 3 포토레지스트 패턴(155)을 마스크로 하여, 노출된 광차단층(140)을 습식 식각한다. 이때, 광차단층(140) 식각시 파티클이 발생되더라도, 위상 반전 패턴(110a)은 제 2 포토레지스트 패턴(130)에 의하여 덮혀있으므로, 파티클의 영향을 받지 않는다. 그후, 제 3 및 제 2 포토레지스트 패턴(155,130)을 공지의 방식으로 제거한다. 그러면, 블라인드 영역(B) 상부에만 광차단층(140)이 남게되고, 패턴 영역(A)에는 디펙트가 없는 위상 반전 패턴(110a)이 형성된다.

이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 패턴 영역에 위상 반전 패턴을 먼저 형성한다음, 위상 반전 패턴을 포토레지스트 패턴에 의하여 차폐시킨다. 그러고 난후, 블라인드 영역에 선택적으로 광차단층을 형성한다. 이에따라, 광차단층 형성시, 위상 반전 패턴 상부에 직접적으로 형성되지 않으므로, 광차단층 증착 및 식각으로 인한 파티클이 위상 반전 패턴에 영향을 미치지 않는다.

따라서, 위상 반전 마스크의 패턴 불량을 방지할 수 있다.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (4)

1. 패턴 영역 및 상기 패턴 영역을 둘러싸는 블라인드 영역이 한정된 석영 기판을 제공하는 단계;

   상기 석영 기판의 패턴 영역상에 위상 반전 패턴을 형성하고, 동시에 블라인트 영역상에 위상 반전판을 형성하는 단계;

   상기 위상 반전 패턴이 형성된 석영 기판의 패턴 영역 상에 보호 패턴을 형성하는 단계;

   상기 블라인드 영역의 위상 반전판 및 보호 패턴 상부에 광차단층을 형성하는 단계;

   상기 블라인드 영역의 위상 반전판 상부에만 존재하도록 광차단층을 패터닝하는 단계; 및

   상기 보호 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 위상 반전 마스크의 제조방법.
2. 제 1 항에 있어서,

   상기 보호 패턴은 포토레지스트 패턴인 것을 특징으로 하는 반도체 소자의 위상 반전 마스크의 제조방법.
3. 제 1 항에 있어서,

   상기 광차단층은 크롬인 것을 특징으로 하는 반도체 소자의 위상 반전 마스크의 제조방법.
4. 제 3 항에 있어서,

   상기 광차단층은 습식 식각 방식으로 패터닝하는 것을 특징으로 하는 반도체 소자의 위상 반전 마스크의 제조방법.