KR20010056935A - 반도체 소자의 마스크 형성방법 - Google Patents
반도체 소자의 마스크 형성방법 Download PDFInfo
- Publication number
- KR20010056935A KR20010056935A KR1019990058621A KR19990058621A KR20010056935A KR 20010056935 A KR20010056935 A KR 20010056935A KR 1019990058621 A KR1019990058621 A KR 1019990058621A KR 19990058621 A KR19990058621 A KR 19990058621A KR 20010056935 A KR20010056935 A KR 20010056935A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- layer
- mask
- forming
- semiconductor device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
본 발명은 환경 오염의 유발없이, 한번 사용된 마스크를 재활용할 수 있는 반도체 소자의 마스크 형성방법을 제공하는 것이다. 본 발명은, 이미 반도체 소자의 제조 공정에 사용된, 소정 투과율을 갖는 차폐 패턴을 구비한 석영 기판을 준비하는 단계; 상기 석영 기판 상부에 차폐 패턴의 투과율 보다 낮은 투과율을 갖는 차폐막을 증착하는 단계; 상기 차폐막 상부에 레지스트층을 형성하는 단계; 상기 레지스트층의 소정 부분을 노광, 현상하여 레지스트 패턴을 형성하는 단계; 상기 레지스트 패턴을 이용하여, 상기 차폐막 또는 상기 차폐막 및 상기 차폐 패턴을 식각하는 단계; 및 상기 레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 마스크 형성방법에 관한 것으로, 보다 구체적으로는 반도체 공정 중 이미 사용되어 폐기 처분될 마스크를 재활용할 수 있는 반도체 소자의 마스크 형성방법에 관한 것이다.
종래의 반도체 소자의 콘택 형성용 마스크는 크롬 패턴 또는 위상 반전층을 포함하는 하프톤(half tone) 패턴등에 의하여 형성되었다.
그중, 현재 고집적화된 반도체 소자의 제조 공정에 제공되는 하프톤 마스크에 대하여 도 1을 참조하여 설명한다.
도 1을 참조하여, 석영(Qurtz) 기판(10) 상에 위상 반전층, 예를들어 MoSiN층이 증착된다. 위상 반전층은 전자빔 리소그라피 방법에 의하여, 콘택홀 예정 부분이 오픈되도록 패터닝되어, 위상 반전 패턴(11)이 형성된다. 이때, 위상 반전 패턴(11) 사이의 공간은 콘택홀(H) 또는 패턴간의 간격 부분이고, 이부분에서는 광이 100% 투과된다. 한편, 위상 반전 패턴(11)이 있는 부분은 공지된 바와 같이, 약 6 내지 8%의 광이 투과된다.
그러나, 종래의 콘택 마스크 또는 패턴을 형성하기 위한 마스크는 하나의 공정을 위하여 크롬층 또는 위상 반전층의 위치 및 사이즈가 결정되었기 때문에, 수많은 반도체 공정중 단 한번의 공정에만 적용된후, 폐기 처분되고 있다.
이와같이, 종래 마스크들은 한번의 공정에만 사용된후 폐기처분되고, 새로운 공정에는 다시 새로운 콘택 마스크 또는 패턴을 형성하기 위한 마스크가 제공되어야 하므로, 제조 비용이 상승하게 된다.
또한, 이미 사용된 마스크를 재활용하기 위하여, 석영 기판상부에 형성된 크롬층 및 위상 반전층을 황산 용액으로 제거하는 방법이 제안되었다.
하지만, 위상 반전 패턴 또는 크롬 패턴을 제거하기 위하여는 황산과 같이 유해한 물질이 대량 투입되어야 하므로, 환경 오염을 유발시킨다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출된 것으로, 환경 오염의 유발없이, 한번 사용된 마스크를 재활용할 수 있는 반도체 소자의 마스크 형성방법을 제공하는 것이다.
도 1은 종래의 반도체 소자의 콘택 형성용 마스크를 나타낸 단면도.
도 2a 내지 도 2d는 본 발명에 따른 폐기처분될 마스크를 재활용하기 위한 반도체 소자의 마스크 형성방법을 설명하기 위한 단면도.
(도면의 주요 부분에 대한 부호의 설명)
20 - 석영 기판 21 - 위상 반전 패턴
22 - 크롬층 23 - 전자빔 레지스트층
상기한 본 발명의 목적을 달성하기 위한 본 발명은, 이미 반도체 소자의 제조 공정에 사용된, 소정 투과율을 갖는 차폐 패턴을 구비한 석영 기판을 준비하는 단계; 상기 석영 기판 상부에 차폐 패턴의 투과율 보다 낮은 투과율을 갖는 차폐막을 증착하는 단계; 상기 차폐막 상부에 레지스트층을 형성하는 단계; 상기 레지스트층의 소정 부분을 노광, 현상하여 레지스트 패턴을 형성하는 단계; 상기 레지스트 패턴을 이용하여, 상기 차폐막 또는 상기 차폐막 및 상기 차폐 패턴을 식각하는 단계; 및 상기 레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 차폐 패턴은 6 내지 10% 정도의 투과율을 갖는 위상 반전층, 예를들어, MoSiON 또는 MoSiN 막이 이용될 수 있다.
또한, 차폐막은 0 내지 5% 정도의 투과율을 갖는 물질, 예를들어, 크롬층이 이용될 수 있다.
아울러, 상기 레지스트 막을 노광시키는 단계에서, 상기 노광되는 부분은 상기 차폐 패턴 사이의 간격보다 큰 것을 특징으로 한다.
또한, 차폐막을 형성하기 전에, 석영 기판 표면을 세정하는 단계를 더 포함하며, 상기 세정은 H2O로 희석된 H2O2와 NH4OH 및 H2SO4로 구성되는 세정액이 이용된다.
그리고, 상기 차폐막은 500 내지 2000Å 두께로 형성됨이 바람직하다.
본 발명에 의하면, 이미 사용된 위상 반전 마스크 상부에 크롬층을 증착하고, 다시 패터닝하여, 새로운 공정에 적용한다. 이에따라, 하나의 마스크를 가지고, 반도체 소자의 여러 제조 단계에 제조할 수 있으므로, 새로운 마스크를 형성하는데 드는 비용을 줄일 수 있다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다.
첨부한 도면 도 2a 내지 도 2d는 본 발명에 따른 폐기처분될 마스크를 재활용하기 위한 반도체 소자의 마스크 형성방법을 설명하기 위한 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 석영 기판(20) 상부에 위상 반전 패턴(21)이 형성된 마스크(200)이 준비된다. 이때, 위상 반전 패턴(21)으로는 6 내지 10% 정도의 투과율을 갖는 위상 반전층이 이용되고, 이러한 위상 반전층으로는 MoSiON 또는 MoSiN 등이 있다.
이 마스크(200)는 H2O로 희석된 H2O2와 NH4OH 및 H2SO4로 구성되는 세정액으로 표면 세정된다. 그후, 마스크(200) 상부 즉, 위상 반전 패턴(21)이 형성된 석영 기판(20) 상부에 스퍼터링 방식에 의하여 500 내지 2000Å 두께로 크롬층(22)을 형성한다. 이때, 크롬층(22) 대신 G 라인, I 라인 및 KrF 의 노광 장비를 사용하였을때, 0 내지 5% 정도의 투과율을 갖는 물질이면 모두 사용될 수 있다.
그 다음, 도 2b에 도시된 바와 같이, 크롬층(22) 상부에 전자빔레지스트층(23)을 약 2000 내지 10000Å 정도로 도포한다. 그리고나서, 전자빔 레지스트층(23)의 소정 부분을 선택적으로 노광시킨다. 여기서, 미설명 도면 부호 23a는 전자빔에 의하여 노광된 부분이고, 23b는 노광되지 않은 부분이다. 이때, 노광되는 부분은 종래의 콘택홀 면적보다는 큰사이즈가 되도록 함이 바람직하다.
다음, 노광된 레지스트층(23a)을 공지의 현상 방법으로 제거하여, 레지스트 패턴(도시되지 않음)을 형성한다. 그후, 레지스트 패턴을 이용하여, 노출된 크롬층(22)을 Cr7S 희석액 또는 소정의 가스로 식각하여, 도 2c와 같이, 종래와 다른 개구 형태를 갖는 마스크를 형성한다. 이와같이 형성된 마스크는 종래의 개구 부분 보다 더 넓은 영역의 개구부를 갖으므로, 콘택홀 보다는 큰 사이즈인 웰(well), 패드(pad) 또는 얼라인 먼트 키등을 형성하는 마스크로 이용할 수 있다. 그후, 레지스트 패턴을 제거한다.
또한, 크롬층(22) 식각시, 도 2d에 도시된 바와 같이, 크롬층(22) 하부에 있는 위상 반전 패턴(21)을 동시에 제거하여도, 동일한 효과를 거둘 수 있다.
아울러, 본 발명은 하프톤 위상반전마스크 이외에도, 크롬 에지 강조형 마스크, 즉, 크롬 패턴 양측 기판 부분을 일부 식각하여, 위상을 바꾸는 마스크에도 동일하게 적용할 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 이미 사용된 위상 반전 마스크 상부에 크롬층을 증착하고, 다시 패터닝하여, 새로운 공정에 적용한다.이에따라, 하나의 마스크를 가지고, 반도체 소자의 여러 제조 단계에 제조할 수 있으므로, 새로운 마스크를 형성하는데 드는 비용을 줄일 수 있다.
기타, 본 발명은 그 요지를 벗어나지 않는 범위에서 용이하게 실시할 수 있다.
Claims (9)
- 이미 반도체 소자의 제조 공정에 사용된, 소정 투과율을 갖는 차폐 패턴을 구비한 석영 기판을 준비하는 단계;상기 석영 기판 상부에 차폐 패턴의 투과율 보다 낮은 투과율을 갖는 차폐막을 증착하는 단계;상기 차폐막 상부에 레지스트층을 형성하는 단계;상기 레지스트층의 소정 부분을 노광, 현상하여 레지스트 패턴을 형성하는 단계;상기 레지스트 패턴을 이용하여, 상기 차폐막 또는 상기 차폐막 및 상기 차폐 패턴을 식각하는 단계; 및상기 레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 마스크 형성방법.
- 제 1 항에 있어서, 상기 차폐 패턴은 6 내지 10% 정도의 투과율을 갖는 위상 반전층인 것을 특징으로 하는 반도체 소자의 마스크 형성방법.
- 제 2 항에 있어서, 상기 차폐 패턴은 MoSiON 또는 MoSiN 막인 것을 특징으로 하는 반도체 소자의 마스크 형성방법.
- 제 2 항에 있어서, 상기 차폐막은 0 내지 5% 정도의 투과율을 갖는 물질인 것을 특징으로 하는 반도체 소자의 마스크 형성방법.
- 제 4 항에 있어서, 상기 차폐막은 크롬층인 것을 특징으로 하는 반도체 소자의 마스크 형성방법.
- 제 1 항에 있어서, 상기 레지스트 막을 노광시키는 단계에서, 상기 노광되는 부분은 상기 차폐 패턴 사이의 간격보다 큰 것을 특징으로 하는 반도체 소자의 마스크 형성방법.
- 제 1 항에 있어서, 상기 차폐막을 형성하기 전에, 석영 기판 표면을 세정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 마스크 형성방법.
- 제 7 항에 있어서, 상기 세정하는 단계는, H2O로 희석된 H2O2와 NH4OH 및 H2SO4로 구성되는 세정액으로 처리되는 것을 특징으로 하는 반도체 소자의 마스크 형성방법.
- 제 1 항, 제 4 항 및 제 5 항중 선택되는 한 항에 있어서, 상기 차폐막은 500 내지 2000Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 마스크 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990058621A KR100356794B1 (ko) | 1999-12-17 | 1999-12-17 | 반도체 소자의 마스크 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990058621A KR100356794B1 (ko) | 1999-12-17 | 1999-12-17 | 반도체 소자의 마스크 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010056935A true KR20010056935A (ko) | 2001-07-04 |
KR100356794B1 KR100356794B1 (ko) | 2002-10-19 |
Family
ID=19626621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990058621A KR100356794B1 (ko) | 1999-12-17 | 1999-12-17 | 반도체 소자의 마스크 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100356794B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030090877A (ko) * | 2002-05-22 | 2003-12-01 | 삼성전자주식회사 | 반도체 소자의 위상 반전 마스크 제조방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5919322A (ja) * | 1982-07-23 | 1984-01-31 | Sanyo Electric Co Ltd | クロムマスクの修正方法 |
US5443931A (en) * | 1992-03-31 | 1995-08-22 | Matsushita Electronics Corporation | Photo mask and repair method of the same |
JPH0683033A (ja) * | 1992-08-31 | 1994-03-25 | Mitsubishi Electric Corp | 位相シフトマスク及びその製造方法 |
JP3064769B2 (ja) * | 1992-11-21 | 2000-07-12 | アルバック成膜株式会社 | 位相シフトマスクおよびその製造方法ならびにその位相シフトマスクを用いた露光方法 |
KR100230376B1 (ko) * | 1996-10-16 | 1999-11-15 | 윤종용 | 위상 시프트 마스크 및 그 제조방법 |
KR19990012266A (ko) * | 1997-07-28 | 1999-02-25 | 윤종용 | 포토 마스크의 리페어 방법 |
JPH11327121A (ja) * | 1998-05-20 | 1999-11-26 | Toppan Printing Co Ltd | ハーフトーン型位相シフトマスクの製造方法およびハーフトーン型位相シフトマスクのブランク |
-
1999
- 1999-12-17 KR KR1019990058621A patent/KR100356794B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030090877A (ko) * | 2002-05-22 | 2003-12-01 | 삼성전자주식회사 | 반도체 소자의 위상 반전 마스크 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100356794B1 (ko) | 2002-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070190434A1 (en) | Pattern forming method and phase shift mask manufacturing method | |
JP3209257B2 (ja) | 位相シフトマスク及びその製造方法 | |
KR0128827B1 (ko) | 위상반전마스크 제조방법 | |
KR100809331B1 (ko) | 마스크 및 그 제조 방법 | |
KR100555447B1 (ko) | 하프톤 위상반전 마스크 및 그 제조방법 | |
US6440613B1 (en) | Method of fabricating attenuated phase shift mask | |
KR100356794B1 (ko) | 반도체 소자의 마스크 형성방법 | |
JP2003075983A (ja) | 文字記号部を有する基板とその文字記号部の加工方法 | |
US6830853B1 (en) | Chrome mask dry etching process to reduce loading effect and defects | |
KR950007477B1 (ko) | 위상반전 마스크 및 그의 제조방법 | |
JP3166812B2 (ja) | ハーフトーン型位相シフトマスク | |
US6296987B1 (en) | Method for forming different patterns using one mask | |
US6306549B1 (en) | Method for manufacturing EAPSM-type masks used to produce integrated circuits | |
US6379849B1 (en) | Method for forming binary intensity masks | |
KR970006722B1 (ko) | 위상반전마스크 및 그 제조방법 | |
JPH08101493A (ja) | ハーフトーン型位相シフトマスク用ブランク及びハーフトーン型位相シフトマスクの製造方法 | |
KR100244301B1 (ko) | 하프톤 위상 반전 마스크 제조방법 | |
KR100811252B1 (ko) | 복합 위상반전 마스크 제작방법 | |
KR100588910B1 (ko) | 반도체 소자의 하프톤 위상반전 마스크 제작 방법 | |
JP2002365782A (ja) | 位相シフトマスクの製造方法 | |
KR100861359B1 (ko) | 위상반전마스크의 불투명 결함 제거 방법 | |
KR0183754B1 (ko) | 위상반전 마스크의 제조방법 | |
JP2001356468A (ja) | マスク及びマスクを用いたパターン形成方法 | |
KR100277896B1 (ko) | 반도체소자의 마스크 제작방법 | |
KR100524630B1 (ko) | 선택적 감쇄형 위상반전 마스크 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |