KR20030090825A - 박막 다이오드 및 그 제조 방법 - Google Patents

박막 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR20030090825A
KR20030090825A KR1020020028411A KR20020028411A KR20030090825A KR 20030090825 A KR20030090825 A KR 20030090825A KR 1020020028411 A KR1020020028411 A KR 1020020028411A KR 20020028411 A KR20020028411 A KR 20020028411A KR 20030090825 A KR20030090825 A KR 20030090825A
Authority
KR
South Korea
Prior art keywords
mask
lower electrode
thin film
insulating film
manufacturing
Prior art date
Application number
KR1020020028411A
Other languages
English (en)
Other versions
KR100481613B1 (ko
Inventor
홍성제
이찬재
한정인
김원근
문대규
곽민기
박성규
김영훈
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR10-2002-0028411A priority Critical patent/KR100481613B1/ko
Publication of KR20030090825A publication Critical patent/KR20030090825A/ko
Application granted granted Critical
Publication of KR100481613B1 publication Critical patent/KR100481613B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 연성 고분자 기판에 적용 가능한 박막 다이오드 및 그 제조 방법에 관한 것이다.
이를 위하여 본 발명의 실시예는, 기판 위에 연성 재질의 하부 전극이 형성되고, 상기 기판과 하부 전극의 상부에 유기물질의 절연막이 도포되는 단계, 하부 전극과 대응되는 위치의 절연막의 상부 마스크가 도포되는 단계, 건식 식각을 이용하여 절연막을 패터닝(patterning)하는 단계, 하부전극의 일부 영역에 상부 전극이 형성되는 단계를 포함한다.
따라서, 본 발명은 하부 전극과 상부 전극 사이에 절연막과 마스크를 형성한 박막 다이오드 구조로 인해 연성 고분자 기판에 적용 가능하고, 또한 하부 전극을 연성 재질로 형성하고 절연막을 유기 물질로 형성함으로써 연성 고분자 기판에 적용시 기판의 변형이나 전극의 균열이 방지될 수 있어 소자의 안정성 및 신뢰성이 향상될 수 있는 효과를 제공하여 준다.

Description

박막 다이오드 및 그 제조 방법{Thin Film Diode and its method for manufacturing}
본 발명은 박막 다이오드 및 그 제조 방법에 관한 것으로, 보다 상세하게는연성 고분자 기판에 적용 가능한 박막 다이오드 및 그 제조 방법에 관한 것이다.
IMT-2000(International Mobile Telecommunications-2000) 서비스는 모든 이동 및 정지 가입자에게 2Mbps 급의 음성, 데이터, 화상을 포함하는 멀티미디어 서비스를 제공하는 것을 목표로 세계 각국에서 표준화 및 개발이 진행되고 있다.
이러한 IMT-2000은 동영상 서비스를 포함하여 이동 통신 사용자들에게 고품위의 서비스를 제공할 것으로 기대된다. 특히, 동영상 서비스를 제공하기 위해 필요한 여러 가지 기능 중에 고품질의 표시장치(display)는 상당히 중요한 부분을 차지하고 있다.
따라서, IMT-2000과 같이 새로운 이동 통신 환경에 사용되는 이동 통신 기기의 표시장치는 고품위의 서비스에 부합하기 위해 고속 응답, 저 소비전력, 풀-컬러(Full-color) 등의 고품질 기능이 요구된다.
또한, 이동 통신 기기는 사용자들이 휴대하기 편리하도록 경량화가 요구되고 있는데, 이러한 경량화 추세에 맞추어 LCD 유기 전자발광(Electro-luminescence, EL)과 같은 표시 소자의 기판은 유리에서 연성 플라스틱 재질로 대체되고 있다.
따라서, 이동 통신기기에 사용되는 소자들도 이러한 연성 플라스틱 재질의 기판 위에서 안정된 성능을 발휘할 수 있도록 요구되고 있다.
위에서, 이동 통신기기에 사용되는 소자들 중에서 능동 구동 스위칭 소자는 동영상 구현을 위해 필수적인 요소로서, 소비전력을 낮추기 위해 박막 트랜지스터(Thin Film Transistor, TFT) 소자 대신 박막 다이오드(Thin Film Diode, TFD) 소자가 각광을 받고 있다.
TFD 소자는 TFT 소자에 비해 낮은 제작 단가, 약 1/7 정도의 낮은 소비 전력 등의 많은 장점을 갖고 있다. 따라서, 이러한 TFD 소자를 연성 플라스틱 재질을 갖는 표시 소자의 기판 위에 제작하려는 연구가 활발히 진행되고 있고, 연성 플라스틱 기판 위에서 TFD 소자가 우수한 I-V 특성을 잘 유지할 수 있도록 안정성이 요구된다.
도 1은 박막 다이오드(TFD) 소자의 구조를 도시한 것으로서, (a)는 TFD 소자의 평면도이고, (b)는 (a)에서 A-A선 단면도이다.
도 1에 나타나 있듯이, TFD 소자는 기판(1) 위에 하부전극(2)과 상부 전극(23)이 설치되고, 하부전극(2)과 상부전극(3) 사이에는 절연막(4)이 설치되며, 투명도전송 소재인 ITO(Indium Tin oxide)(5) 필름이 기판(1)과 상부전극(3)에 걸쳐 도포되어 있다.
이러한 하부전극(2), 상부전극(3), 및 절연막(4)은 표시 소자의 성능과 인가 전력을 결정하는 중요한 요인들이다.
이때, 기판(1)은 연성 고분자 기판으로 폴리카보네이트(Polycarbonate) 재질이 주로 사용되며, 하부전극(2)은 매우 단단한 탄탈룸(Ta) 재질을 사용하고, 상부전극(3)은 크롬(Cr) 또는 티탄(Ti) 재질, 절연막(4)은 Ta2O3재질로 형성된다. 여기서, 절연막(4)은 품질이 우수한 양극산화, 스퍼터링과 같은 방법을 이용하여 제작된다.
도 2는 박막 다이오드(TFD)를 연성 고분자 기판에 적용한 상태를 도시한 것으로서, (a)는 연성 고분자 기판이 변형된 상태, (b)는 하부전극이 균열된 상태를 각각 나타낸다.
도 2에 도시된 바와 같이, 위와 같은 3층 구조, 특히 하부전극(2)이 탄탈룸, 절연막(4)이 산화막인 단단한 재질은 연성 고분자 기판에 적용할 수 없다.
이러한 3층 구조로 된 TFD의 기판이 연성 고분자 기판인 경우에, 도 2의 (a) 및 (b)에 나타나 있듯이 기판의 변형, 하부전극의 균열과 같은 변화가 발생함을 알 수 있다.
이와 같은 기판의 변형이나 전극의 균열은 아래 표 1에 나타난 것처럼 물성 특성 차이에 기인한 것이다.
하부전극(Ta) 고분자기판(Polycarbonate)
열팽창 계수(ppm/℃) 6.5 37~43
탄성계수(Gpa) 140 5.3
이렇게, 하부전극, 절연막, 상부전극의 3층 구조를 갖는 TFD는 연성 고분자 기판에 적용할 수 없고, 특히 하부전극이 탄탈룸 재질로 형성되고, 절연막이 단단한 산화막 재질로 형성된 경우에는 기판의 변형이나 전극의 균열이 발생하는 문제점이 있다.
따라서, 도 1에서 상술한 구조를 갖는 TFD는 소자의 안정성을 보장하기 어렵다는 문제점이 있다.
본 발명은 위의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 하부전극과 상부 전극 사이에 절연막이 형성되는 3층 구조의 박막 다이오드의 구조를 연성 고분자 기판에 적용할 수 있는 구조로 변경하고, 게다가 전극이나 절연막의 재질을 기존과 달리하여 기판의 변형이나 전극의 균열을 방지할 수 있는 전극 위한 박막 다이오드 및 그 제조 방법을 제공하는 것이다.
도 1은 박막 다이오드(TFD) 소자의 구조를 도시한 것으로서, (a)는 TFD 소자의 평면도이고, (b)는 (a)에서 A-A선 단면도이다.
도 2는 박막 다이오드(TFD)를 연성 고분자 기판에 적용한 상태를 도시한 것으로서, (a)는 연성 고분자 기판이 변형된 상태, (b)는 하부전극이 균열된 상태를 각각 나타낸다.
도 3은 본 발명에 따른 제1 실시예의 박막 다이오드의 구조를 도시한 것이다.
도 4는 본 발명에 따른 제1 실시예의 박막 다이오드의 제조 방법이 도시된 순서도이다.
도 5는 본 발명에 따른 제2 실시예의 박막 다이오드의 구조를 도시한 것이다.
상기한 바와 같은 목적을 실현하기 위한 본 발명에 따른 박막 다이오드의 제조 방법의 제1 특징은, a) 기판 위에 연성 재질의 하부 전극이 형성되고, 상기 기판과 하부 전극의 상부에 유기물질의 절연막이 도포되는 단계; b) a) 단계가 완료되면, 상기 하부 전극과 대응되는 위치의 절연막의 상부 마스크가 도포되는 단계; c) 상기 b) 단계를 통해 마스크가 도포되면, 건식 식각을 이용하여 절연막을 패터닝(patterning)하는 단계; 및 d) 상기 c) 단계를 통해 절연막 패터닝이 완료되면, 상기 하부 전극의 일부 영역에 상부 전극이 형성되는 단계를 포함한다.
상기 b) 단계에서 도포되는 마스크는 알루미늄(Al), Au, Si3N4또는 SiO2와 같은 물질을 사용한다.
본 발명에 따른 박막 다이오드의 제조 방법의 제2 특징은, a) 기판 위에 연성 재질의 하부 전극이 형성되고, 상기 하부 전극의 상부에 제1 마스크를 도포한 후, 상기 제1 마스크와 기판의 상부에 유기물질의 절연막을 도포하는 단계; b) 상기 a) 단계가 완료되면, 상기 절연막의 상부에 제1 마스크와 동일한 두께로 제1 마스크와 대응되는 위치에 제2 마스크를 도포하는 단계; c) 상기 c) 단계에서 제2 마스크가 도포되면 건식 식각을 이용하여 절연막을 패터닝(patterning)하는 단계; 및 d) 상기 c) 단계를 통해 절연막 패터닝이 완료되면, 상기 하부 전극의 일부 영역에 상부 전극이 형성되는 단계를 포함한다.
상기 제1 마스크 및 제2 마스크는 알루미늄(Al) 또는 금(Au) 재질로 형성된다.
상기 a) 단계 및 d) 단계에서 형성되는 하부 전극과 상부 전극은, 알루미늄(Al), 은(Ag), 니켈(Ni), 구리(Cu), 투명도전성 소재와 같은 연성 재질을 사용한다.
상기 a) 단계 및 d) 단계에서 하부 전극과 상부 전극을 형성하는 단계는, 건식 박막 증착 및 뒤이은 사진 식각 공정으로 형성된다.
상기 a) 단계 및 d) 단계에서 하부 전극과 상부 전극을 형성하는 단계는, 사진 식각 공정으로 형성된다.
상기 a) 단계 및 d) 단계에서 하부 전극과 상부 전극을 형성하는 단계에서 사진 식각 공정만을 이용할 경우에 나노 금속입자와 감광제를 혼합하여 사용한다.
상기 a) 단계에서 형성되는 절연막은 PVP(PolyVinylphenole), PVP 도핑(doped)된 폴리마이드(polymide), PMMA(Polymethylmethacrylate)와 같은 유기물질을 사용한다.
상기 c) 단계에서 상기 절연막의 패터닝시 건식 식각은 반응성 이온 식각을 사용한다. 상기 a) 단계에서 상기 절연막을 도포하는 방법은 스핀 코팅(spin coating), 스크린 프린팅(screen printing), 잉크젯(ink jet) 분사 방법을 이용한다.
본 발명에 따른 박막 다이오드의 제1 특징은, 기판 위에 일정한 두께로 형성되는 하부 전극; 상기 하부 전극의 상부면을 따라 유기물질로 형성되는 절연막; 상기 절연막의 상부면을 따라 상기 절연막의 패터닝(patterning)을 위해 도포되는 마스크; 상기 마스크의 상부에 기판의 상부면 일부와 상기 하부 전극, 절연막, 및 마스크를 감싸도록 형성되는 상부 전극을 포함한다.
상기 마스크는 알루미늄(Al), Au, Si3N4또는 SiO2를 사용한다.
본 발명에 따른 박막 다이오드의 제2 특징은, 기판 위에 일정한 두께로 형성되는 하부 전극; 상기 하부전극의 상부면을 따라 형성되는 제1 마스크; 상기 제1 마스크의 상부면을 따라 유기물질로 형성되는 절연막; 상기 절연막 상부면을 따라 상기 절연막의 패터닝(patterning)을 위해 상기 제1 마스크와 동일한 두께로 도포되는 제2 마스크; 상기 제2 마스크의 상부에 기판의 상부면 일부와 상기 하부 전극, 제1 마스크, 절연막, 및 제2 마스크를 감싸도록 형성되는 상부 전극을 포함한다.
상기 제1 마스크 및 제2 마스크는 알루미늄, 또는 Au을 사용한다.
상기한 제1 및 제2 특징에서, 상기 하부 전극 및 상부 전극의 재질은, 알루미늄(Al), 은(Ag), 니켈(Ni), 구리(Cu), ITO와 같은 연성 재질을 사용한다.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예를 상세히 설명하면다음과 같다.
도 3은 본 발명에 따른 제1 실시예의 박막 다이오드의 구조를 도시한 것이다.
도 3에 도시된 바와 같이, 제1 실시예의 박막 다이오드는 기판(10) 위에 일정한 두께로 형성되는 하부 전극(21), 하부 전극(21) 위에 유기물질로 형성되는 절연막(25), 절연막(25)의 상부면을 따라 절연막의 패터닝(patterning)시 건식 식각을 위해 도포되는 마스크(30), 하부 전극(21)의 일부 영역에 형성되는 상부 전극(23)을 포함한다.
또한, 하부 전극(21)과 상부 전극(23)은 연성 재질의 알루미늄(Al), 은(Ag), 니켈(Ni), 구리(Cu), ITO 등을 사용한다. 특히, 상부 전극(23)은 투명전도성 소재인 ITO 재질로 형성되어 있어 도 1에서 언급한 바와 같이 상부 전극과 ITO를 별도로 제작해야 하는 공정을 단축시키고 있다.
절연막(25)은 PVP(PolyVinylphenole), PVP 도핑(doped)된 폴리마이드(polymide), PMMA(Polymethylmethacrylate)와 같은 유기물질로 형성된다. 한편, 마스크(30)는 Al, Au, Si3N4또는 SiO2와 같은 물질로 형성된다.
이와 같이 구성되는 박막 다이오드를 첨부된 도면을 참조하여 그 제조 방법을 살펴보면 다음과 같다.
도 4는 본 발명에 따른 제1 실시예의 박막 다이오드의 제조 방법이 도시된 순서도이다.
도 4에 나타나 있듯이, 기판(10) 위에 일정한 두께로 연성 재질의 하부 전극(21)을 형성한다.(a) 그리고, 기판(10)과 하부 전극(21) 위에 유기물질의 절연막(25)을 도포한다.(b)
이때, 절연막(25)은 스핀 코팅(spin coating), 스크린 프린팅(screen printing), 또는 잉크젯 분사 방법 등을 이용하여 도포한다.
그리고, 도 4의 (b)에서 절연막(25)이 도포되면, 건식 식각용 마스크(30)가 하부 전극(21)과 대응되는 위치에 절연막(25)의 상부에 도포된다.(도 4의 (c)) 절연막(25)은 반응성 이온 식각과 같은 건식 식각을 사용하여 패터닝 된다.(도 4의 (d))
마지막으로, 절연막(25)의 패터닝이 완료되면, 도 4의 (e)에 도시된 바와 같이 상부 전극(23)이 하부 전극(21)의 일부 영역에 형성된다.
이때, 하부 전극(21)과 상부 전극(23)은 스퍼터링(sputtering)이나 증발 건식(evaporation) 등의 건식 박막 증착 및 뒤이은 사진 식각 공정으로 형성하기도 하고, 사진 식각 공정만으로 형성되기도 한다.
하부 전극(21)과 상부 전극(23)이 사진 식각 공정만으로 형성될 경우에는 나노 금속 입자를 감광제와 혼합하여 사용한다.
도 5는 본 발명에 따른 제2 실시예의 박막 다이오드의 구조를 도시한 것이다.
도 5에 도시된 바와 같이, 제2 실시예의 박막 다이오드는 위에서 상술한 제1 실시예의 박막 다이오드와 달리 제1 마스크(31)와 제2 마스크(32)는 Al 또는 Au를사용할 경우에 절연막(25)의 상하부에 제1 마스크(31)와 제2 마스크(32)가 형성되어 있다.
즉, 제1 마스크(31)가 하부 전극(21) 위에 도포되어 있고, 제1 마스크(31)의 상부에 유기 물질의 절연막(25)과 제2 마스크(32)가 순차적으로 형성되어 있다. 이때, 제1 마스크(31)와 제2 마스크(32)는 동일 물질로서 동일한 두께로 형성된다.
이렇게, 전극과 유기물질의 절연막 사이에 동일한 금속물질의 제1 및 제2 마스크가 형성되면 소자의 I-V 특성 곡선은 대칭성이 향상될 수 있다.
어느 한 실시예에서 언급한 내용 중 다른 실시예에도 적용할 수 있는 내용은 다른 실시예에서 특별히 언급하지 않아도 이를 적용할 수 있는 것은 당업자에게 자명하다.
상기 도면과 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 의한 박막 다이오드 및 그 제조 방법은 하부 전극과 상부 전극 사이에 절연막과 마스크를 형성한 박막 다이오드 구조로 인해 연성 고분자 기판에 적용 가능한 효과가 있다.
또한, 본 발명에 의한 박막 다이오드 및 그 제조 방법은 하부 전극을 연성 재질로 형성하고 절연막을 유기 물질로 형성함으로써 연성 고분자 기판에 적용시 기판의 변형이나 전극의 균열이 방지될 수 있어 소자의 안정성 및 신뢰성이 향상될 수 있는 효과가 있다.
게다가, 본 발명에 의한 박막 다이오드 및 그 제조 방법은 상부 전극을 투명전도막 또는 투명전도성 소재(ITO)로 형성함으로써 상부 전극과 ITO 필름을 별도로 제조해야하는 공정 단계가 축소되어 제작 단가가 절감되고 생산성이 향상될 수 있는 효과가 있다.

Claims (16)

  1. a) 기판 위에 연성 재질의 하부 전극이 형성되고, 상기 기판과 하부 전극의 상부에 유기물질의 절연막이 도포되는 단계;
    b) a) 단계가 완료되면, 상기 하부 전극과 대응되는 위치의 절연막의 상부 마스크가 도포되는 단계;
    c) 상기 b) 단계를 통해 마스크가 도포되면, 건식 식각을 이용하여 절연막을 패터닝(patterning)하는 단계; 및
    d) 상기 c) 단계를 통해 절연막 패터닝이 완료되면, 상기 하부 전극의 일부 영역에 상부 전극이 형성되는 단계
    를 포함하는 박막 다이오드의 제조 방법.
  2. 제 1 항에 있어서,
    상기 b) 단계에서 도포되는 마스크는 알루미늄(Al), Au, Si3N4또는 SiO2와 같은 물질을 사용하는 박막 다이오드의 제조 방법.
  3. a) 기판 위에 연성 재질의 하부 전극이 형성되고, 상기 하부 전극의 상부에 제1 마스크를 도포한 후, 상기 제1 마스크와 기판의 상부에 유기물질의 절연막을 도포하는 단계;
    b) 상기 a) 단계가 완료되면, 상기 절연막의 상부에 제1 마스크와 동일한 두께로 제1 마스크와 대응되는 위치에 제2 마스크를 도포하는 단계;
    c) 상기 c) 단계에서 제2 마스크가 도포되면 건식 식각을 이용하여 절연막을 패터닝(patterning)하는 단계; 및
    d) 상기 c) 단계를 통해 절연막 패터닝이 완료되면, 상기 하부 전극의 일부 영역에 상부 전극이 형성되는 단계
    를 포함하는 박막 다이오드의 제조 방법.
  4. 제 3 항에 있어서,
    상기 제1 마스크 및 제2 마스크는 알루미늄(Al) 또는 금(Au) 재질로 형성되는 박막 다이오드의 제조 방법.
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 a) 단계 및 d) 단계에서 형성되는 하부 전극과 상부 전극은,
    알루미늄(Al), 은(Ag), 니켈(Ni), 구리(Cu), 투명전도막 또는 투명도전성 소재와 같은 연성 재질을 사용하는 박막 다이오드의 제조 방법.
  6. 제 1 항 또는 제 3 항에 있어서,
    상기 a) 단계 및 d) 단계에서 하부 전극과 상부 전극을 형성하는 단계는, 건식 박막 증착 및 뒤이은 사진 식각 공정으로 형성되는 박막 다이오드의 제조방법.
  7. 제 1 항 또는 제 3 항에 있어서,
    상기 a) 단계 및 d) 단계에서 하부 전극과 상부 전극을 형성하는 단계는, 사진 식각 공정으로 형성되는 박막 다이오드의 제조방법.
  8. 제 1 항 또는 제 3 항에 있어서,
    상기 a) 단계 및 d) 단계에서 하부 전극과 상부 전극을 형성하는 단계에서 사진 식각 공정만을 이용할 경우에 나노 금속입자와 감광제를 혼합하여 사용하는 박막 다이오드의 제조방법.
  9. 제 1 항 또는 제 3 항에 있어서,
    상기 a) 단계에서 형성되는 절연막은 PVP(PolyVinylphenole), PVP 도핑(doped)된 폴리마이드(polymide), PMMA(Polymethylmethacrylate)와 같은 유기물질을 사용하는 박막 다이오드의 제조방법.
  10. 제 1 항 또는 제 3 항에 있어서,
    상기 c) 단계에서 상기 절연막의 패터닝시 건식 식각은 반응성 이온 식각을 사용하는 박막 다이오드의 제조 방법.
  11. 제 1 항 또는 제 3 항에 있어서,
    상기 a) 단계에서 상기 절연막을 도포하는 방법은 스핀 코팅(spin coating), 스크린 프린팅(screen printing), 잉크젯(ink jet) 분사 방법을 이용하는 박막 다이오드의 제조 방법.
  12. 기판 위에 일정한 두께로 형성되는 하부 전극;
    상기 하부 전극의 상부면을 따라 유기물질로 형성되는 절연막;
    상기 절연막의 상부면을 따라 상기 절연막의 패터닝(patterning)을 위해 도포되는 마스크;
    상기 마스크의 상부에 기판의 상부면 일부와 상기 하부 전극, 절연막, 및 마스크를 감싸도록 형성되는 상부 전극
    을 포함하는 박막 다이오드.
  13. 제 12 항에 있어서,
    상기 마스크는 알루미늄(Al), Au, Si3N4또는 SiO2를 사용하는 박막 다이오드.
  14. 기판 위에 일정한 두께로 형성되는 하부 전극;
    상기 하부전극의 상부면을 따라 형성되는 제1 마스크;
    상기 제1 마스크의 상부면을 따라 유기물질로 형성되는 절연막;
    상기 절연막 상부면을 따라 상기 절연막의 패터닝(patterning)을 위해 상기 제1 마스크와 동일한 두께로 도포되는 제2 마스크;
    상기 제2 마스크의 상부에 기판의 상부면 일부와 상기 하부 전극, 제1 마스크, 절연막, 및 제2 마스크를 감싸도록 형성되는 상부 전극
    을 포함하는 박막 다이오드.
  15. 제 14 항에 있어서,
    상기 제1 마스크 및 제2 마스크는 알루미늄, 또는 Au을 사용하는 박막 다이오드.
  16. 제 13 항 또는 제 15 항에 있어서,
    상기 하부 전극 및 상부 전극의 재질은,
    알루미늄(Al), 은(Ag), 니켈(Ni), 구리(Cu), 투명전도막 또는 투명도전송 소재와 같은 연성 재질을 사용하는 박막 다이오드.
KR10-2002-0028411A 2002-05-22 2002-05-22 박막 다이오드 및 그 제조 방법 KR100481613B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0028411A KR100481613B1 (ko) 2002-05-22 2002-05-22 박막 다이오드 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0028411A KR100481613B1 (ko) 2002-05-22 2002-05-22 박막 다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20030090825A true KR20030090825A (ko) 2003-12-01
KR100481613B1 KR100481613B1 (ko) 2005-04-11

Family

ID=32383954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0028411A KR100481613B1 (ko) 2002-05-22 2002-05-22 박막 다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100481613B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286771B1 (ko) * 2011-08-22 2013-07-16 고려대학교 산학협력단 유기 발광 소자 및 그 제조 방법
KR20190024296A (ko) 2017-08-31 2019-03-08 단국대학교 산학협력단 여섯 키를 이용한 알파벳 및 한글 매핑 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774373A (ja) * 1994-03-10 1995-03-17 Citizen Watch Co Ltd 薄膜ダイオードおよびその製造方法
JP2706044B2 (ja) * 1994-03-10 1998-01-28 シチズン時計株式会社 半導体装置
JPH0774372A (ja) * 1994-03-10 1995-03-17 Citizen Watch Co Ltd 薄膜ダイオードおよびその製造方法
JP4187819B2 (ja) * 1997-03-14 2008-11-26 シャープ株式会社 薄膜装置の製造方法
JP3850539B2 (ja) * 1998-01-26 2006-11-29 株式会社リコー 薄膜ダイオード

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286771B1 (ko) * 2011-08-22 2013-07-16 고려대학교 산학협력단 유기 발광 소자 및 그 제조 방법
KR20190024296A (ko) 2017-08-31 2019-03-08 단국대학교 산학협력단 여섯 키를 이용한 알파벳 및 한글 매핑 방법

Also Published As

Publication number Publication date
KR100481613B1 (ko) 2005-04-11

Similar Documents

Publication Publication Date Title
US7781766B2 (en) Array substrate
US7851787B2 (en) Organic thin film transistor with tunneling barrier layer and method of manufacturing the same
US7336324B2 (en) Array substrate for liquid crystal display device and fabricating method thereof
KR101747391B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
CN110462830B (zh) 显示基板及其制备方法、显示面板和显示装置
US9646997B2 (en) Array substrate, method for manufacturing the same and display device
KR20060124940A (ko) 가요성 표시 장치의 제조 방법
CN103258743A (zh) 薄膜晶体管、薄膜晶体管阵列基板及其制造方法
KR20040007999A (ko) 반사투과형 액정표시장치 및 그의 제조방법
US7790532B2 (en) Method of manufacturing thin film transistor substrate
US11751421B2 (en) OLED display substrate and method for preparing the same, and display device
US20070031642A1 (en) Adhesive tape for a flexible display device and method of manufacturing a flexible display device using the same
US20060283833A1 (en) Wiring for display device and thin film transistor array panel with the same, and manufacturing method thereof
KR101427707B1 (ko) 유기 박막 트랜지스터 기판 및 그의 제조 방법
US7903184B2 (en) Liquid crystal display device and method for making the same
KR20110056962A (ko) 박막 트랜지스터 기판의 제조방법
KR100481613B1 (ko) 박막 다이오드 및 그 제조 방법
JP5445207B2 (ja) 薄膜トランジスタ及びその製造方法
US7713797B2 (en) Pixel structure and manufacturing method thereof
US6714267B2 (en) Liquid crystal display device and fabricating method thereof
KR20080105762A (ko) 표시 장치용 유기 박막 트랜지스터 기판 및 이의 제조 방법
US7656479B2 (en) Pixel structure and manufacturing method thereof
KR100526836B1 (ko) 연성 고분자 기반 기판 위에 형성된 박막 다이오드 소자및 그의 제조 방법
US20070279544A1 (en) Wiring for display device and thin film transistor array panel including the same and method for manufacturing thereof
KR20110058519A (ko) 박막 트랜지스터 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee