KR20030089636A - 디지털/아날로그 컨버터, 디스플레이 드라이버 및디스플레이 - Google Patents

디지털/아날로그 컨버터, 디스플레이 드라이버 및디스플레이 Download PDF

Info

Publication number
KR20030089636A
KR20030089636A KR10-2003-0031231A KR20030031231A KR20030089636A KR 20030089636 A KR20030089636 A KR 20030089636A KR 20030031231 A KR20030031231 A KR 20030031231A KR 20030089636 A KR20030089636 A KR 20030089636A
Authority
KR
South Korea
Prior art keywords
digital
bit
capacitor
integer
converter
Prior art date
Application number
KR10-2003-0031231A
Other languages
English (en)
Other versions
KR100717658B1 (ko
Inventor
해리 가쓰 윌튼
마이크 제임스 브라운로우
그래햄 앤드류 캐린스
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030089636A publication Critical patent/KR20030089636A/ko
Application granted granted Critical
Publication of KR100717658B1 publication Critical patent/KR100717658B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/664—Non-linear conversion not otherwise provided for in subgroups of H03M1/66
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

스위칭 캐패시터 디지털/아날로그 컨버터는 비선형 변환을 실행하기 위해 제공된다. 입력으로서 변환을 위한 n 비트 디지털 워드를 수신한다. 입력 워드의 각 비트는 상위와 하위 기준 전압 사이의 n개의 캐패시터의 플레이트를 스위칭하는 전자적 스위치를 제어한다. 캐패시터는 C0,...,Cn-1값을 갖고, -1보다 크고 (n-1)보다 작은 각 정수 x에 대해 Cx<Cx+1이고, -1보다 크고 (n-1)보다 작은 적어도 하나의 정수 y에 대해 Cy+1은 2·Cy와는 다르다. 캐패시터의 나머지 하나의 전극은 함께 컨버터의 출력에 접속되어 있다.

Description

디지털/아날로그 컨버터, 디스플레이 드라이버 및 디스플레이{DIGITAL/ANALOG CONVERTER, DISPLAY DRIVER AND DISPLAY}
본 발명은 스위칭 캐패시터 디지털/아날로그 컨버터, 컨버터 등을 포함하는 디스플레이 드라이버 및 드라이버 등을 포함하는 디스플레이에 관한 것이다. 그러한 컨버터는 예를들어, 액정 디스플레이에서 감마 보정을 제공하는데 사용될 수 있다.
도 1은 공지된 타입의 액티브 매트릭스형 액정 디스플레이(LCD)(1)의 일반적인 예를 도시하고 있다. 이 디스플레이(1)는 로우와 칼럼으로 배열된 화소(픽셀)로 이루어지는 액티브 매트릭스를 포함한다. 디스플레이(1)는 리본 케이블 등과 같은 커넥션(23)을 통해 디스플레이에 화상 데이터를 제공하기 위해, 퍼서널 컴퓨터 그래픽 카드 등과 같은 "호스트"(3)에 접속되어 있다. 디스플레이(1)는 n 비트 디지털 워드 G(0:n-1)를 수신하고, 이를 대응하는 아날로그 전압으로 변환하는 디지털/아날로그 컨버터(DAC)(5)를 포함한다. 전압은 타이밍 & 로직 회로(21)에 의해 제어되는 컬럼 제어기(9)에 의해 칼럼 전극(7)에 인가된다.
또한, 타이밍 & 로직 회로(21)는 로우 선택 신호를 디스플레이(1)의 15 등의 로우 전극에 교대로 공급하는 로우 제어기(11)를 제어한다. 매트릭스를 이루는 픽셀의 하나의 예가 도 1에 상세히 도시되어 있고, 로우 전극(15)에 접속된 게이트와 칼럼 전극(7)에 접속된 소스를 갖는 박막 트랜지스터(TFT)(13)를 포함한다. 트랜지스터(13)의 드레인은 전기적으로 캐패시터와 같이 간주되는 것으로 도시되어 있는 액정 픽셀(17)과 선택적 부가 저장 캐패시터(19)에 접속되어 있다.
잘 알려진 바와같이, 액정 픽셀은 전압 크기를 구동하는데 있어서 선형적으로 응답하지 않는다. 예를들어, 도 2는 액정 픽셀의 휘도와 그 픽셀에 인가되는 전압과의 관계의 일반적인 예를 도시한다. 디지털/아날로그 컨버터는 입력 디지털 워드를 일정 간격을 갖는 복수의 전압중의 적절한 하나로 변환하고, 도 2에서는 3 비트 워드에 해당하는 V0, ..., V7 등의 8개의 전압이 그에 대응하는 휘도 T0,..., T7과 함께 도시되어 있다. 일정 간격의 인가 전압에 대한 응답은 매우 비선형적이다. 예를들어, 인가 전압이 V0에서 V1까지 변화하는 경우의 T0에서 T1까지의 휘도 변화는, 인가 전압이 V2에서 V3까지 변화하는 경우의 T2에서 T3까지의 휘도 변화보다 훨씬 적다. 액정 픽셀의 비선형 응답을 고려하기 위해, 인가 전압에서의 동일한 변화가 휘도에서의 동일한 변화를 생성하도록 하기 위해 화상 데이터는 "감마 보정"으로 알려진 보정 타입이 실행되어야 한다.
US6154121에는 액정 디스플레이에 대한 감마 보정을 제공하는 디지털/아날로그 컨버터가 개시되어 있다. 이 기술은 복수의 비균일 간격의 기준 전압으로부터컨버터에 인가되는 기준 전압을 선택하는 수단과 함께 선형 전달 특성을 갖는 표준 타입의 컨버터에 기초한다. 이 기술은 비선형 휘도/인가 전압 특성을 비균일 간격의 기준 전압 사이에서의 복수의 서브-섹션으로 분할하는 것에 기초하고, 일정 간격의 입력에 대해 보다 더 일정한 간격의 휘도 레벨을 얻기 위하여 복수의 라인 세그먼트를 갖는 곡선으로 효과적으로 근사시킨다. 그러나, 이 기술은 비균일 간격의 기준 전압의 발생이 요구된다. 또한, 컨버터가 디스플레이 기판 상에 바로 형성 또는 장착되어 있지 않으면, 아날로그 전압을 반송하는 외부 배선이 컨버터와 디스플레이 사이에 제공되어야만 한다.
US5764216에는 디지털 메모리를 사용하여 디지털 도메인에서 감마 보정을 제공하는 기술이 개시되어 있다. 특정 그레이 레벨을 요구하는 디지털 워드가 공급되는 경우, 이 디지털 워드는 대응하는 아날로그 전압으로 변환됨과 함께 하나 이상의 보정 비트를 공급하는 메모리에 질문하는데 사용된다. 보정 비트는 선형 컨버터에 의해 공급되는 아날로그 전압에 대한 보정값을 연산하는데 사용된다. 메모리는 각 메모리 어드레스에서 보정 비트의 수와 가능한 그레이 레벨의 수를 곱한 양을 유지할 수 있는 충분한 용량을 가져야만 한다. 또한, n+m 비트가 2n개의 서로 다른 그레이 레벨을 얻기 위해 요구되는 변환 동안, 부가적인 디지털 신호를 처리하는 것이 필요하며, 여기서 m은 메모리에 의해 공급되는 비트의 갯수이다.
US5796384에는 디지털/아날로그 컨버터 및 메모리의 조합이 개시되어 있다. 이 발명에서는 감마 보정에 대해 언급하지만 이런 보정이 어떻게 실행되는지에 대해서는 개시되어 있지 않다.
US5889486에는 2진 가중치 스위칭 캐패시터 디지털/아날로그 컨버터의 일예가 개시되어 있다. 이 타입의 컨버터는 2:1 비율의 값을 갖는 한 세트의 캐패시터에 기초하고, 아날로그 출력 전압이 컨버터에 공급된 디지털 입력에 대하여 선형 함수 관계에 있는 선형 전달 특성을 갖는다.
본 발명의 제1 양태에 따르면, n 비트 디지털 워드에 대한 입력(n은 2보다 큰 정수)과, C0,...,Cn-1값을 갖는 n개의 캐패시터 - -1보다 크고 (n-1)보다 작은 각 정수 x에 대해 Cx<Cx+1이고, -1보다 크고 (n-1)보다 작은 적어도 하나의 정수 y에 대해 Cy+1은 2·Cy와 다름 -를 포함하고, 상기 캐패시터는 함께 접속된 제1 전극을 갖고, 각각의 상기 캐패시터는 상기 n 비트 워드의 각 비트의 값에 따라, 제1 및 제2 기준 전압의 어느 하나에 접속될 수 있는 제2 전극을 갖는 것을 특징으로 하는 스위칭 캐패시터 디지털/아날로그 컨버터를 제공한다.
-1보다 크고 (n-1)보다 작은 적어도 하나의 정수 p와 -1보다 크고 (n-1)보다 작은 p와는 다른 적어도 하나의 정수 q에 대해, Cp+1/Cp는 Cq+1/Cq과는 다를 수 있다.
컨버터는 n 개의 캐패시터의 제1 전극들에 접속된 제1 전극과 제1 기준 전압을 수신하는 제2 전극을 갖는 종단 캐패시터를 갖는다. 또는, 컨버터는 기생 정전 용량으로 구성된 종단 캐패시터를 포함할 수 있다.
컨버터는 모든 캐패시터를 선택적으로 방전하는 수단을 포함할 수 있다.
-1보다 크고 n보다 작은 각각의 정수 r에 대해 n 비트 워드의 r번째 상위 비트의 값에 따라, 값 Cr을 갖는 각 캐패시터의 제2 전극은 제1 및 제2 기준 전압에 접속될 수 있다.
0보다 크고 n보다 작은 각 정수 s에 대해 Cs는 As·C0과 같을 수 있고, 여기서 As는 0보다 큰 정수이다.
컨버터는 변환을 위한 적어도 하나의 사전 결정된 디지털 워드에 응답하여 적어도 하나의 또 다른 기준 전압으로 스위칭되도록 배치된 출력을 갖는다. 적어도 하나의 또 다른 기준 전압은 제1 또는 제2 기준 전압을 포함할 수 있다.
컨버터는 변환을 위한 m 비트 워드를 수신하고 사전 결정된 함수에 따라 m 비트 워드로부터 얻어진 n 비트 워드를 입력에 인가하는 회로를 포함하고, 여기에서 m은 1보다 큰 정수이다. 예를 들어, m은 n과 같거나 작을 수 있다. 변환 국면 시에, 제1 전극에서의 전압은 n 비트의 디지털 워드의 비단조 함수일 수 있고 제1 전극에서의 전압이 m 비트 워드의 단조 함수가 되도록 선정된 함수가 이루어질 수 있다. 회로는 조합 논리 회로, 메모리 보유 룩업 테이블 또는 둘 다를 포함할 수 있다.
본 발명의 제2 양태에 의해, 본 발명의 제1 양태에 따른 컨버터를 적어도 하나 포함하는 디스플레이 드라이버를 제공한다.
본 발명의 제3 양태에 의해, 본 발명의 제2 양태에 따른 드라이버를 포함하는 디스플레이를 제공한다.
적어도 하나의 컨버터는 감마 보정을 제공하도록 배치될 수 있다.
디스플레이는 액정 디스플레이일 수 있다.
캐패시터의 제1 전극 또는 컨버터는 디스플레이의 픽셀 매트릭스로의 버퍼링 없이 직접 접속될 수 있다.
따라서, 실질적으로는 종래 구성이지만, 비선형 변환 전달 함수를 제공할 수 있는 캐패시터 값을 갖는 스위칭 캐패시터 디지털/아날로그 컨버터를 제공하는 것이 가능하다. 이런 장치는 디스플레이에서 감마 보정을 포함하는 많은 애플리케이션을 갖는다. 상대적으로 간단한 감마 보정이 실행될 수 있고 처리해야하는 과잉 비트 또는 생성해야하는 부가적인 기준 전압을 요구하지 않는다.
도 1은 공지된 타입의 액티브 매트릭스 액정 디스플레이의 블럭 개략도.
도 2는 액정 픽셀에 대한 인가 전압대 휘도의 그래프.
도 3은 본 발명의 일 실시예를 구성하는 스위칭 캐패시터 디지털/아날로그 컨버터를 도시한 회로도.
도 4는 룩업 테이블과 함께 도 2에 도시된 타입의 컨버터를 도시한 블럭도.
도 5는 액정 픽셀에 대한 전압대 휘도의 다른 그래프.
도 6은 룩업 테이블과 함께 도 3에 도시된 타입의 컨버터를 도시한 도면.
도 7은 도 4에 도시된 타입의 수정된 배치도.
도 8은 RGB 액정 디스플레이의 블럭 개략도.
도 9는 도 6에 도시된 것과 동일한 타입의 다른 배치도.
도 10은 본 발명의 일 실시예를 구성하는 액티브 매트릭스 디스플레이 일부의 회로도.
도 11은 본 발명의 다른 실시예를 구성하는 액티브 매트릭스 디스플레이 일부의 회로도.
<도면의 주요 부분에 대한 부호의 설명>
7 : 칼럼 전극
9 : 컬럼 제어기
31 : 래치
32 : 로직 및 타이밍 회로
41 : DAC
42 : LUT
도 3에 도시된 스위칭 캐패시터 디지털/아날로그 컨버터는 래치(31)와 로직 & 타이밍 회로(32)에 접속된 입력(30)을 갖는다. 로직 & 타이밍 회로(32)는 2개의 위상 넌오버래핑 클럭 신호 Φ1 및 Φ2를 공급하여, 컨버터의 동작을 제어한다. 래치(32)는 로직 % 타이밍 회로(32)의 제어하에, n 비트 2진 워드 b(0;n-1)를 수신하여 저장하고, 병렬 출력(33)에서 각 비트 b0,...,b(n-1)를 공급한다.
컨버터는 각각의 디지털/아날로그 변환의 결과인 아날로그 전압 Vout을 공급하는 출력(34)을 포함한다. 출력(34)은 제1 전극 또는 캐패시터(350, 351,..., 35n-1) 플레이트와 종단 캐패시터(36)의 제1 플레이트에 접속되어 있다. 제1 기준 전압 V1은 캐패시터(36)의 제2 플레이트와 전자식 전환 스위치(370, 371,..., 37n-1)의제1 입력 단자에 접속되어 있고, 전자식 전환 스위치(370, 371,..., 37n-1)의 제2 입력 단자는 제2 기준 전압 V2를 수신하도록 접속되어 있고, 이의 출력은 캐패시터(350, 351,..., 35n-1)의 제2 플레이트에 개별적으로 접속되어 있다. 스위치(38)는 제1 클럭 신호 Φ1에 응답하여 제1 기준 전압 V1을 출력 단자(34)에 접속하도록 배치되어 있다.
스위치(370, 371,..., 37n-1)는 제2 클럭 신호 Φ2와 입력 워드의 각 비트의 값 b0,..., b(n-1)에 의해 제어된다. 상술하면, 변환 국면 시에, 제2 클럭 신호 Φ2가 액티브일때 디지털 워드의 대응 비트가 값 1을 가지면, 각 스위치는 관련 캐패시터의 제2 플레이트를 제2 기준 전압 V2와 접속시키고, 그렇지 않으면 제2 플레이트를 제1 기준 전압 V1과 접속시킨다.
종단 캐패시터(36)의 정전 용량은 최하위 값의 캐패시터(350)의 정전 용량과는 같거나 또는 다를 수 있고, 이는 컨버터로의 입력 디지털 워드의 최하위 비트 b0에 의해 제어된다. 각 캐패시터의 정전 용량은 캐패시터(350)부터 캐패시터(35n-1)까지의 값에서 증가한다.
입력(30)에 공급된 각 디지털 워드에 대한 각각의 변환 동작 시에, 클럭 신호 Φ1는 회로(32)에 의해서 처음 생성되어 스위치(38)가 닫히게 되고 스위치(370,..., 37n-1)는 캐패시터(350, 351,..., 35n-1)의 제2 플레이트를 제1 기준 전압 V1과 접속시킨다. 따라서, 모든 캐패시터가 변환 국면에 앞서서 방전된다.변환 국면 시에, 클럭 신호 Φ1가 비활성 상태로 되어 스위치(38)가 개방된다. 클럭 신호 Φ2가 액티브 상태로 될때 스위치(370,..., 37n-1)가 입력 워드의 각 비트에 따라 제어되어, 대응 비트가 레벨 1인 각 캐패시터의 제2 플레이트는 제2 기준 전압 V2으로 스위칭된다. 컨버터의 출력(34)에서의 출력 신호 Vout는 다음과 같이 주어지며,
여기서 Cterm은 종단 캐패시터(36)의 정전 용량이고, C0,...,Cn-1은 각각 캐패시터(350,..., 35n-1)의 정전 용량이다.
정전 용량은, 연속적인 값들 사이에서의 공비가 모든 캐패시터에 대해 존재하지 않는 것이다. 상술하면, 적어도 두 쌍의 캐패시터는 하기의 관계식을 만족한다.
여기에서 p≠q이고 각각의 p 및 q는 -1보다 크고 (n-1)보다 작다.
예를 들면, Cterm=0.1pF, C0=0.3pF, C1=0.5pF, C2=0.7pF, V1=0 및 V2=1 볼트일 때, 3 비트 입력 워드(즉, n=3)에 대해, 컨버터는 하기의 표에 정의된 바와 같은 비선형 변환 함수를 갖는다.
연속 출력 전압값들 사이의 간격 또는 인터벌이 비균일하므로 변환 동작이 비선형적이다. 또한, 입력 워드의 값이 증가하는 경우, 출력 전압이 비단조적이며, 입력 워드가 011부터 100까지 증가할 때, 출력 전압은 우선 증가하다가 8/16 볼트부터 7/16볼트까지 감소하고, 다시 증가한다.
도 4는 도 3에 도시된 타입의 디지털/아날로그 컨버터(DAC) 및 메모리내에 저장된 룩업 테이블의 형태인 함수 발생 회로(42)를 포함하는 컨버터 장치(40)를 도시한다. 회로(42)는 장치(40)의 입력을 형성하는 메모리 어드레스 입력들을 가지며, 변환을 위한 입력 디지털 워드 G(0:n-1)를 수신한다. 메모리의 출력은 디지털 워드 b(0:m-1)를 컨버터(41)에 공급한다. 룩업 테이블 회로(42)는 컨버터(41)의 변환 기능과 함께, 디지털 워드 G(0:m-1)의 단조 증가값에 대해 단조적으로 증가하는 출력 전압 Vout을 공급하는 함수를 나타낸다. 표 2는 n=3, m=3일 때의 특정예에 대해서 나타내고, 정전 용량 및 전압은 앞서 설명한 특정예와 동일하다.
이 특정예에서, 룩업 테이블 회로(42)에서의 매핑 처리는 입력 워드 011 및 100의 순서를 유효하게 역전시켜, 장치(40)는 비균일 간격 출력 전압을 갖는 단조 변환을 제공하게 된다.
도 4에 도시된 타입의 변환 장치는, 예를 들어 도 1에 도시된 타입의 액정 디스플레이용, 감마 보정을 제공하는데 사용될 수 있다. 이러한 장치는 제어기(9 및 11) 및 회로(21)와 함께, (예를 들어, 폴리실리콘 또는 연속 그레인 실리콘 LCD의 경우) 그의 디스플레이 패널 상에 직접 집적되거나, 또는 그 패널 외부에 하나 또는 그 이상의 별도의 "모듈"로 형성될 수 있거나 또는 (예를 들어 비결정 실리콘 LCD의 경우) 패널에 접합될 수 있는, DAC(5)로 사용될 수 있다. 도 5는 이 장치를 이용하여 보정될 수 있는 실험적으로 결정된 액정의 휘도/전압 곡선을 도시하고 있다. 이 실험 내용에서, 일정 간격의 입력에 대해 정확하게 일정한 간격의 휘도를 얻는 보정은 필요없지만, 액정 픽셀에 대해 일정 간격의 전압을 인가함으로써 얻어질 수 있는 것보다는 보다 더 일정한 간격으로 이루어진 휘도 레벨을 위한 것으로는 충분하다. 도 5에 도시된 곡선에서는, 0% 휘도는 인가 전압이 4.1 볼트일 때 얻을 수 있고, 100% 휘도는 인가 전압 1.2 볼트일 때 얻을 수 있다.
일반적인 6비트 LCD는 26또는 64개의 그레이 레벨을 표시할 수 있다. 이상적인 6 비트 LCD에 대해서, 각 이상적인 그레이 레벨 사이에서의 휘도 증분은 고정 값 100/63 또는 약 1.59%를 가진다. 따라서, 이상적인 6 비트 LCD는 약 0%, 1.59%, 3.17%, ..., 98.41% 및 100% 휘도의 64개의 그레이 레벨을 표시할 수 있다. 이상적인 그레이 레벨은 0부터 63(=111111 2진 표시)까지 번호가 매겨지고, 즉 0% 휘도는 이상적인 그레이 레벨이 0이고, 1.59% 휘도는 이상적인 그레이 레벨이 1이고, 100% 휘도는 이상적인 그레이 레벨은 63이다. 표 3은 64개의 이상적인 그레이 레벨들과 관련된 이상적인 휘도를 기술한 것이다. 이들 이론적인 이상적 그레이 레벨의 정확한 재생(즉, 완벽한 감마 보정)은 일반적으로 어떤 실제적인 시스템에서도 기대될 수 없다. 그러나, 도 6에 도시된 장치는 고 정도의 감마 보정을 할 수 있다. 표 3에서 각각의 이상적인 그레이 레벨에 대응하는 액정 전압은 도 5의 곡선을 조사함으로써 결정될 수 있다. 예를들어, 도시된 바와 같이, 이상적인 그레이 레벨 20에 대응하는 31.75%는 약 2.48 볼트의 액정 전압에 대응한다.
도 6은 이러한 LCD용 감마 보정을 제공하는, 도 4에 도시된 타입의 장치를 도시한다. 이 예에서, 6 비트 입력 워드 G(0:5)는 룩업 테이블(42)에서의 매핑에 의해 컨버터(41)로 공급되는 6 비트 워드 b(0:5)로 변환된다. 종단 캐패시터(36)는 정전 용량 58.13pF을 갖고, 캐패시터(350,..., 355)는 C0=1pF,C1=17.83pF, C2=27.26pF, C3=32.80pF, C4=36.05pF, C5=39.47pF의 값을 갖는다. 저기준 전압 Vlow는 1.2 볼트이고 고기준 전압 Vref는 4.1 볼트이다. 표 4는 입력 그레이 레벨 요구 G(0:5)와, 컨버터(41)로 공급되는 룩업 테이블(42)의 출력 워드 b(0:5)와, 컨버터(41)로부터의 결과적인 출력 전압 및 도 5의 곡선으로부터 얻어진 대응 휘도를 기술한다.
표 3과 4를 비교함으로써, 도 6에 도시한 실시예는 도 6의 실시예에 의해 생성된 휘도값이 거의 간격이 동일하고 이상적인 휘도 레벨에 거의 대응한다는 점에서 고 정도의 감마 보정을 제공한다는 것은 명백하다. 예를들어, 그레이 레벨 20(=10010 2진 표시)은 이론적으로 휘도 28.571%를 갖는 반면에, 도 6의 실시예는 약 28.9%의 휘도를 생성한다.
도 5에 도시한 곡선에서 양호한 감마 보정을 제공하기 위하여 기준 전압 및 정전 용량값이 선택된다. 구체적으로, 감마 보정은 정전 용량의 값과 기준 전압의 적절한 선택에 의해 어떠한 곡선에 대해서도 제공될 수 있다. 또한, 정전 용량간의 비율이 중요한 반면에, 실제값은 자유롭게 선택될 수 있고, 주어진 다른 필요 조건에 따라 특정 감마 보정에서 요구되는 비율이다.
집적 회로에서 도 6에 도시된 컨버터가 구체화되는 경우, 캐패시터의 정전 용량은 집적 회로내의 캐패시터의 영역에 실질적으로 비례한다. 정확하게 사전에 규정된 비율을 갖는 캐패시터를 형성하기 위해, 모든 정전 용량값이 가장 작은 정전 용량의 정수배가 되는 것이 바람직하다. 이는 0보다 크고 n보다 작은 각각의 정수 s에 대해 Cs=As·C0로 표현될 수 있고, 여기에서 As는 0보다 큰 정수이다. 또한, 보다 더 작은 정전 용량값은 소비 전력을 감소시키는데 더 적합하다. 따라서, 도 6을 참고로 설명된 특정예에 대해, 가장 작은 정전 용량 C0는 값 0.1pF을 가질 수 있고, C1,..., C5는 값 1.6pF, 2.5pF, 3pF, 3.3pF, 3.6pF을 가지고, 종단 캐패시터(36)는 정전 용량 5.3pF을 갖는다. 이런 장치는 허용가능한 감마 보정을 제공하고, "정수배" 정전 용량과 "이상적인" 정전 용량 사이에서의 차이에 기인하는 휘도 편차는 디스플레이의 시청자에게는 실질적으로 인지될 수 없다.
실시예 중에는, 종단 캐패시터(36)를 생략하여도 되는 것도 있다. 예를 들어, 도 7은 컨버터(41)로부터 생략될 수 있는 종단 캐패시터의 예를 도시한다. 상술한 실시예에서는 종단 캐패시터가 있고, 최대 출력 전압은 보다 더 높은 기준 전압 V2보다 작도록 규제된다. 예를 들어, 상술한 특정예에서, 최대 출력 전압은 3.307 볼트이고, 이는 보다 더 높은 기준 전압 4.1 볼트보다는 작다.
최적의 다크 상태를의 디스플레이가 얻어지도록 4.1 볼트의 출력 전압을 얻는 것이 바람직하다. 이는 도 7의 장치에 의해서 가능하게 된다.
도 7의 장치는, 입력 워드 G(0:n-1)가 룩업 테이블을 갖는 메모리(42)의 어드레스 입력들 및 입력 워드 G가 0인 경우에 액티브 출력을 생성하는 게이트 장치(도 7에서 OR 게이트로 나타냄)를 포함하는 조합 논리 회로(45)에 모두 제공되는 점에서 도 6의 장치와는 더욱 상이하다. 출력 신호는 인버터(47)를 통해 전자적 스위치(46)와 전자적 스위치(48)를 제어한다. 전자적 스위치(46)는 로직 회로(45)의 출력 신호가 비활성 상태인 경우에, 장치의 출력과 컨버터(41)의 출력을 접속시키고, 출력 신호가 활성 상태인 경우에, 출력을 컨버터와 차단시킨다. 반대로, 전자적 스위치(48)는 회로(45)의 출력 신호가 활성 상태인 경우에, 출력과 제2 기준 전압 V2를 접속시키고, 회로(45)의 출력 신호가 비활성 상태인 경우, 출력과 기준 전압을 차단시킨다. 0을 제외한 값을 갖는 모든 입력 워드에 대해, 도 7에 도시된 장치는 앞선 실시예에 대해 설명한 바와 같이 동작한다. 입력 워드가 0인 경우에, 도 6을 참고로 설명한 특정 실시예에서 출력은 컨버터(41)를 차단시키고 제2 기준 전압을 접속시켜, "블랙" 상태에 대한 출력 전압은 4.1볼트가 된다.
필요에 따라, 입력 워드의 다른 선정된 값에 대한 또 다른 액티브 출력과 다른 선정된 전압에 접속시킬 장치의 출력을 발생시키는 또 다른 액티브 출력을 생성하도록 조합 논리 회로(45)를 배열하는 것도 가능하다. 예를들어, 입력 워드의 최대값은 출력과 보다 더 낮은 기준 전압을 접속하도록 디코딩될 수 있다.
도 8은 적, 녹 및 청의 화상 데이터를 표시하도록 배치된 것을 제외하고는 도 1에 도시한 것과 같은 동일한 일반적 타입의 칼러 액정 디스플레이를 도시한다. 화상 데이터는, 적색의 화상 데이터를 나타내는 첫번째 5 비트 G(0:4), 녹색의 화상 데이터를 나타내는 그 다음 6 비트 G(5:10)와, 청색의 화상 데이터를 나타내는 마지막 5 비트G(11:15)를 갖는 16 비트 워드 G(1:15)를 수신한다. 상술한 타입의 3가지 컨버터 장치는 개별 색 요소 화상 데이터를 칼럼 전극(7r, 7g 및 7b)을 통해 개별 픽셀을 구동하기 위한 대응하는 감마 보정된 전압으로 변환하는 것을 제공한다. 적색의 화상 데이터는 룩업 테이블(42r)에 제공되고, 이의 출력은 워드 b_r(0:4)를 적색 픽셀을 구동하기 위해 컨버터(41r)에 제공된다. 마찬가지로, 녹색 및 청색 요소에 대한 룩업 테이블(42g 및 42b)은 녹색 및 청색 픽셀을 구동하기 위해 화상 데이터 b_g(0:5) 및 b_b(0:4)를 컨버터(41g 및 41b)에 각각 제공한다. 컨버터(41r 및 41b)는 비선형 스위칭 캐패시터 5 비트 컨버터인 반면에, 컨버터(41g)는 비선형 스위칭 캐패시터 6 비트 컨버터이다.
실제적으로, 액정 픽셀에 대한 휘도/전압 곡선은 적, 녹 및 청색 광에 대해 조금씩 다를 수 있다. 도 8에 도시된 컨버터의 변환 기능 및 룩업 테이블은 3가지 색 요소에 대한 향상된 감마 보정을 제공하기 위하여 각 색에 대해 다를 수 있다.그러나, 요구된 감마 보정이 2 또는 3가지 색 요소에 대해 거의 동일하다면, 요소에 대한 장치는 동일할 수 있고, 도 8에 도시된 3개의 별도의 변환 장치는 적절한 멀티플렉싱을 갖는 2 가지 장치 또는 1 가지 장치에 의해 대체될 수 있다.
도 9는 5 비트 입력 워드 G(0:4)가 6 비트 컨버터(41)의 스위치를 제어하기 위한 6 비트 출력 워드 b(0:5)를 생성하는 룩업 테이블(42)에 제공된다는 점에서 도 6에 도시된 장치와는 다른 장치를 도시한다. 좀더 구체적으로, 이러한 장치는 룩업 테이블(42)의 어드레스 입력에서 m 비트 워드를 수신하고, n 비트 컨버터(41)를 구동하기 위한 n 비트 워드를 제공하도록 배치되고, 여기서 n≥m이다. 이런 장치는 많은 애플리케이션에서 얻게될 향상된 감마 보정을 제공한다. 특히, 도 9에 도시된 예에서, 단지 32개의 서로 다른 그레이 레벨이 요구되지만, 이들은 64개의 가능한 그레이 레벨, 특히 64개의 가능한 컨버터 출력 전압으로부터 선택된다.
이런 장치의 동작의 일 예에서, 5 비트 입력 워드는 11111을 포함하고 이것은 룩업 테이블(42)의 어드레스 입력에 인가되는 워드 111110을 형성하기 위해 0을 첨가함으로써 메워진다. 이것은 아날로그 전압을 적절히 원하는 그레이 레벨로 변환하기 위해 컨버터(41)로 인가되기 전에, 표 4에 따라 룩업 테이블(42)에 의해 000001로 변환된다.
몇몇 실시예 중에는, 디지털/아날로그 컨버터는 고유로 단조적이어서, 감마 보정을 제공하기 위해 컨버터의 전단에 룩업 테이블을 마련할 필요가 없는 것도 있다. 예를들어, 정전 용량 비 C0:C1:C2:Cterm가 1:3:7:3인 3비트 컨버터의 경우, 컨버터의 변환 전달 함수는 표 5에 도시된 바와 같이 고유로 단조적이다.
입력 워드 G(0:2)의 값을 올바르게 원하는 그레이 레벨로 어드레싱 하기 위해, 표 5에 도시된 바와 같이, 컨버터에 제공되는 워드 b(0:2)를 형성하기 위해 반전될 입력 워드의 각 비트에 대해서만 단지 요구된다.
도 10은 컨버터로부터 디스플레이 액티브 매트릭스의 칼럼 전극(7)으로 전압을 제공하기 위한 장치와 함께 도 3에 도시된 타입의 디지털/아날로그 컨버터(5)의 일부를 도시한다. 컨버터(5)는 종단 캐패시터(36)를 포함하고, 컨버터의 출력(34)은 버퍼 증폭기(52)의 입력에 접속되어 있다. 버퍼 증폭기(52)의 출력은 전자적 스위치(62)를 통해 비디오 라인(54)에 접속되어 있다. 7 등의 칼럼 전극은 마찬가지로 56 등의 전자적 스위치를 통해 비디오 라인(54)에 접속된다.
집적 회로에서, 예를 들어, 통상 캐패시터는 절연 재료층에 의해 분리된 도전 재료로 된 2개의 직사각형 플레이트를 겹침으로써 만들어졌다. 그러나, 잘 알려진 바와 같이, 어떤 정전 용량은 도전성 인터컨넥션과 같이, 전자 회로의 모든 소자와 관련된다. 이런 정전 용량은 종종 "스트레이(stray)" 또는 "기생" 정전 용량이라 하며, 디지털 신호가 도전체를 따라 전달할 수 있는 속도가 감소되는 효과로 인해 바람직하지 않는 것으로 일반적으로 간주된다. 예를 들어, 도전성 칼럼 전극(7)은 정전용량을 갖는다. 특히, 균일한 대향 전극이 액정 재료층의 다른 면상에 제공되는 실시예에서, 전극(7) 및 대향 전극은 플레이트 캐패시터를 만든다. 이웃하는 칼럼 전극 등의 다른 공간적으로 분리된 도전체들은 정전용량에 기여한다. 또한, 제어기(9)는 자신의 회로 소자와 관련된 어떤 정전 용량을 갖는다.
도 3 및 도 10에 도시된 실시예에서 컨버터(5)의 캐패시터는 절연 재료층에 의해 분리된 도전 재료로 된 플레이트를 겹침으로써 구현된다. 액티브 매트릭스에서의 기생 정전 용량은 버퍼 증폭기(52)의 효과때문에 정전용량에 기여하지 못한다.
도 11은 종단 캐패시터(36)의 역할이 기생 정전 용량에 의해 실행되는 대체적인 장치를 도시한다. 본 실시예에서는, 컨버터(5)의 출력(34)은 어떠한 버퍼링없이 직접 액티브 매트릭스에 접속되고, 도 10에 도시된 버퍼 증폭기(52)는 생략된다. 도 11은 운동 캐패시터(66)로서 비디오 라인(54)의 기생 정전 용량 및 추상적 캐패시터(64)로서 칼럼 전극(7)의 기생 정전 용량을 도시한다. 컨버터(5)의 출력(34)에서 총 유효 정전용량은 추상적 캐패시터(71)에 의해 정의된다. 이 정전 용량은 컨버터(5)에 대한 종단 캐패시터의 기능을 수행하여 36 등의 어떤 명백한 종단 캐패시터도 필요없다. 정전 용량(71)을 연산하거나 또는 측정함으로써 버퍼 증폭기(52) 및 캐패시터(36)는 생략될 수 있고 컨버터(5)는 올바르게 동작할 수 있도록 고안될 수 있다. 기판 상의 공간의 약간의 절약은 얻을 수 있지만 52 등의 버퍼 증폭기 또는 각 디지털/아날로그 컨버터(5)의 생략은 디스플레이의 소비 전력을 실질적으로 줄일 수 있다.
본 발명에 의해 비선형 변환 전달 함수를 제공할 수 있는 캐패시터 값을 갖는 스위칭 캐패시터 디지털/아날로그 컨버터를 제공하는 것이 가능하다. 이런 장치는 디스플레이에서 감마 보정을 포함하는 많은 애플리케이션을 갖는다. 상대적으로 간단한 감마 보정이 실행될 수 있고 처리해야하는 과잉 비트 또는 생성해야하는 부가적인 기준 전압을 요구하지 않는다.

Claims (20)

  1. n 비트 디지털 워드에 대한 입력(n은 2보다 큰 정수)과,
    C0,...,Cn-1값을 갖는 n개의 캐패시터 - -1보다 크고 (n-1)보다 작은 각 정수 x에 대해 Cx<Cx+1이고, -1보다 크고 (n-1)보다 작은 적어도 하나의 정수 y에 대해 Cy+1은 2·Cy와 다름 -
    를 포함하고
    상기 캐패시터는 함께 접속된 제1 전극을 갖고, 각각의 상기 캐패시터는 상기 n 비트 워드의 각 비트의 값에 따라, 제1 및 제2 기준 전압의 어느 하나에 접속될 수 있는 제2 전극을 갖는 것을 특징으로 하는 스위칭 캐패시터 디지털/아날로그 컨버터.
  2. 제1항에 있어서,
    -1보다 크고 (n-1)보다 작은 적어도 하나의 정수 p와 -1보다 크고 (n-1)보다 작으면서 p와는 다른 적어도 하나의 정수 q에 대해서, Cp+1/Cp는 Cq+1/Cq과는 다른 것을 특징으로 하는 스위칭 캐패시터 디지털/아날로그 컨버터.
  3. 제1항에 있어서,
    상기 n개의 캐패시터의 상기 제1 전극들에 접속된 제1 전극 및 상기 제1 기준 전압을 수신하기 위한 제2 전극을 갖는 종단 캐패시터를 포함하는 것을 특징으로 하는 스위칭 캐패시터 디지털/아날로그 컨버터.
  4. 제1항에 있어서,
    기생 정전 용량으로 구성된 종단 캐패시터를 포함하는 것을 특징으로 하는 스위칭 캐패시터 디지털/아날로그 컨버터.
  5. 제1항에 있어서,
    상기 n개의 캐패시터를 모두 선택적으로 방전하기 위한 수단을 포함하는 것을 특징으로 하는 스위칭 캐패시터 디지털/아날로그 컨버터.
  6. 제1항에 있어서,
    값(Cr)을 갖는 상기 n개의 캐패시터의 각각의 상기 제2 전극은, -1보다 크고 n보다 작은 각 정수 r에 대해 상기 n 비트 워드의 r번째 상위 비트의 값에 따라, 상기 제1 및 제2 기준 전압 중 어느 하나에 접속될 수 있는 것을 특징으로 하는 스위칭 캐패시터 디지털/아날로그 컨버터.
  7. 제1항에 있어서,
    0보다 크고 n보다 작은 각 정수 s에 대해 Cs는 As·C0이고, 여기에서 As는 0보다 큰 정수인 것을 특징으로 하는 스위칭 캐패시터 디지털/아날로그 컨버터.
  8. 제1항에 있어서,
    변환을 위한 적어도 하나의 사전 결정된 디지털 워드에 응답하여 적어도 하나의 다른 기준 전압으로 스위칭되도록 배치된 출력을 포함하는 것을 특징으로 하는 스위칭 캐패시터 디지털/아날로그 컨버터.
  9. 제8항에 있어서,
    상기 적어도 하나의 다른 기준 전압은 상기 제1 및 제2 기준 전압 중 하나를 포함하는 것을 특징으로 하는 스위칭 캐패시터 디지털/아날로그 컨버터.
  10. 제1항에 있어서,
    변환을 위한 m 비트 워드를 수신하고, 사전 결정된 함수에 따라 상기 m 비트 워드로부터 얻어진 상기 n 비트 워드를 상기 입력에 인가하는 회로를 포함하고, 여기에서 m은 1보다 큰 정수인 것을 특징으로 하는 스위칭 캐패시터 디지털/아날로그 컨버터.
  11. 제10항에 있어서,
    m=n인 것을 특징으로 하는 스위칭 캐패시터 디지털/아날로그 컨버터.
  12. 제10항에 있어서,
    m은 n보다 작은 것을 특징으로 하는 스위칭 캐패시터 디지털/아날로그 컨버터.
  13. 제10항에 있어서,
    변환 국면 시에, 상기 제1 전극에서의 전압은 상기 n 비트의 디지털 워드의 비단조 함수이고, 상기 사전 결정된 함수는 상기 제1 전극에서의 상기 전압이 m 비트 워드의 단조 함수가 되도록 한 함수인 것을 특징으로 하는 스위칭 캐패시터 디지털/아날로그 컨버터.
  14. 제10항에 있어서,
    상기 회로는 조합 논리 회로를 포함하는 것을 특징으로 하는 스위칭 캐패시터 디지털/아날로그 컨버터.
  15. 제10항에 있어서,
    상기 회로는 룩업 테이블을 가진 메모리를 포함하는 것을 특징으로 하는 스위칭 캐패시터 디지털/아날로그 컨버터.
  16. 스위칭 캐패시터 디지털/아날로그 컨버터를 적어도 하나 구비하는 디스플레이 드라이버로서,
    n 비트 디지털 워드에 대한 입력(n은 2보다 큰 정수)과,
    C0,...,Cn-1값을 갖는 n개의 캐패시터 - -1보다 크고 (n-1)보다 작은 각 정수 x에 대해 Cx<Cx+1이고, -1보다 크고 (n-1)보다 작은 적어도 하나의 정수 y에 대해 Cy+1은 2·Cy와 다름 -
    를 포함하고
    상기 캐패시터는 함께 접속된 제1 전극을 갖고, 각각의 상기 캐패시터는 상기 n 비트 워드의 각 비트의 값에 따라, 제1 및 제2 기준 전압의 어느 하나에 접속될 수 있는 제2 전극을 갖는 것을 특징으로 하는 디스플레이 드라이버.
  17. 스위칭 캐패시터 디지털/아날로그 컨버터를 적어도 하나 구비하는 디스플레이 드라이버를 갖는 디스플레이로서,
    n 비트 디지털 워드에 대한 입력(n은 2보다 큰 정수)과,
    C0,..,Cn-1값을 갖는 n개의 캐패시터 - -1보다 크고 (n-1)보다 작은 각 정수 x에 대해 Cx<Cx+1이고, -1보다 크고 (n-1)보다 작은 적어도 하나의 정수 y에 대해 Cy+1은 2·Cy와 다름 -
    를 포함하고
    상기 캐패시터는 함께 접속된 제1 전극을 갖고, 각각의 상기 캐패시터는 상기 n 비트 워드의 각 비트의 값에 따라, 제1 및 제2 기준 전압의 어느 하나에 접속될 수 있는 제2 전극을 갖는 것을 특징으로 하는 디스플레이.
  18. 제17항에 있어서,
    상기 적어도 하나의 컨버터는 감마 보정을 제공하도록 배치되는 것을 특징으로 하는 디스플레이.
  19. 제17항에 있어서,
    상기 디스플레이는 액정 디바이스인 것을 특징으로 하는 디스플레이.
  20. 제17항에 있어서,
    픽셀 매트릭스를 포함하고,
    상기 적어도 하나의 컨버터는 기생 정전 용량으로 구성된 종단 캐패시터를 포함하고, 상기 적어도 하나의 컨버터의 상기 n개의 캐패시터의 상기 제1 전극은 버퍼링없이 상기 픽셀 매트릭스에 직접 접속된 것을 특징으로 하는 디스플레이.
KR1020030031231A 2002-05-17 2003-05-16 디지털/아날로그 컨버터, 디스플레이 드라이버 및디스플레이 KR100717658B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0211325.6 2002-05-17
GB0211325A GB2388725A (en) 2002-05-17 2002-05-17 Digital/analog converter, display driver and display

Publications (2)

Publication Number Publication Date
KR20030089636A true KR20030089636A (ko) 2003-11-22
KR100717658B1 KR100717658B1 (ko) 2007-05-15

Family

ID=9936869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030031231A KR100717658B1 (ko) 2002-05-17 2003-05-16 디지털/아날로그 컨버터, 디스플레이 드라이버 및디스플레이

Country Status (6)

Country Link
US (1) US6801149B2 (ko)
JP (1) JP2003338760A (ko)
KR (1) KR100717658B1 (ko)
CN (1) CN1275219C (ko)
GB (1) GB2388725A (ko)
TW (1) TWI236802B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150035130A (ko) * 2013-09-27 2015-04-06 삼성디스플레이 주식회사 비선형 감마 보상 전류 모드 디지털-아날로그 컨버터 및 이를 포함하는 표시 장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2409777A (en) * 2004-01-03 2005-07-06 Sharp Kk Digital/analog converter for a display driver
US7355577B1 (en) 2004-05-21 2008-04-08 National Semiconductor Corporation Linear DAC in liquid crystal display column driver
US7355582B1 (en) * 2004-05-21 2008-04-08 National Semiconductor Corporation Switched capacitor cyclic DAC in liquid crystal display column driver
GB2422258A (en) 2005-01-12 2006-07-19 Sharp Kk Bufferless switched capacitor digital to analogue converter
KR100758295B1 (ko) * 2005-01-25 2007-09-12 삼성전자주식회사 감마 보정 장치 및 이를 구비한 디스플레이 장치 그리고그것의 감마 보정 방법
US7355542B2 (en) * 2005-03-04 2008-04-08 Regents Of The University Of Colorado Polarization switching digital to analog converter and method
GB2425006A (en) 2005-04-05 2006-10-11 Sharp Kk Switched capacitor digital/analogue converter arrangement
GB2440769A (en) * 2006-08-11 2008-02-13 Sharp Kk A switched capacitor DAC
US8421716B2 (en) * 2006-08-30 2013-04-16 Sharp Kabushiki Kaisha Display device
JP4536759B2 (ja) * 2007-08-10 2010-09-01 ティーピーオー ディスプレイズ コーポレイション 変換回路
JP6421536B2 (ja) * 2014-10-15 2018-11-14 セイコーエプソン株式会社 ドライバー及び電子機器
JP6455063B2 (ja) * 2014-10-15 2019-01-23 セイコーエプソン株式会社 ドライバー及び電子機器
EP3340474A1 (en) * 2016-12-21 2018-06-27 Intel IP Corporation Sigma-delta converter
GB2597621B (en) 2019-12-17 2022-07-13 Cirrus Logic Int Semiconductor Ltd Force sensing systems

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62277822A (ja) * 1986-05-27 1987-12-02 Toshiba Corp キヤパシタアレイ回路
JPH0772832A (ja) * 1993-06-30 1995-03-17 Fujitsu Ltd γ補正回路，液晶駆動装置，画像表示方法及び液晶表示装置
KR960024524A (ko) * 1994-12-21 1996-07-20 김광호 기억소자를 이용한 액정 표시장치의 감마 보정장치
US5889486A (en) * 1997-09-18 1999-03-30 National Semiconductor Corporation Split capacitor array for digital-to-analog signal conversion
GB2333408A (en) * 1998-01-17 1999-07-21 Sharp Kk Non-linear digital-to-analog converter
JP3483759B2 (ja) * 1998-03-19 2004-01-06 株式会社東芝 液晶表示装置
GB2362277A (en) * 2000-05-09 2001-11-14 Sharp Kk Digital-to-analog converter and active matrix liquid crystal display
JP3878480B2 (ja) * 2001-03-13 2007-02-07 株式会社東芝 デジタルアナログ変換回路、デジタルアナログ変換方法および表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150035130A (ko) * 2013-09-27 2015-04-06 삼성디스플레이 주식회사 비선형 감마 보상 전류 모드 디지털-아날로그 컨버터 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
TW200404411A (en) 2004-03-16
CN1460986A (zh) 2003-12-10
TWI236802B (en) 2005-07-21
US20040004566A1 (en) 2004-01-08
CN1275219C (zh) 2006-09-13
GB2388725A (en) 2003-11-19
US6801149B2 (en) 2004-10-05
GB0211325D0 (en) 2002-06-26
KR100717658B1 (ko) 2007-05-15
JP2003338760A (ja) 2003-11-28

Similar Documents

Publication Publication Date Title
JP3495960B2 (ja) 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置
JP3781160B2 (ja) 非線形デジタル−アナログコンバータおよびディスプレイ
KR100717658B1 (ko) 디지털/아날로그 컨버터, 디스플레이 드라이버 및디스플레이
US7176869B2 (en) Drive circuit for use in liquid crystal display, liquid crystal display incorporating the same, and electronics incorporating the liquid crystal display
US8232945B2 (en) Gamma voltage generator and control method thereof and liquid crystal display device utilizing the same
JP4661324B2 (ja) デジタルアナログ回路とデータドライバ及び表示装置
US20040075633A1 (en) Electronic circuit and liquid crystal display apparatus including same
KR20090020030A (ko) 디스플레이 구동 장치
TWI413957B (zh) 主動式矩陣陣列裝置
KR20060035344A (ko) 표시 장치 및 그 구동 장치
US7414601B2 (en) Driving circuit for liquid crystal display device and method of driving the same
US7286071B1 (en) System for displaying images
JP4970472B2 (ja) ディスプレイ
WO2006107108A1 (en) Digital/analogue converter, converter arrangement and display
US7821482B2 (en) Active matrix display
KR20060067290A (ko) 표시 장치 및 그 구동 방법
EP2050192A1 (en) A digital to analogue converter
KR20080097668A (ko) 소스 드라이버 집적회로 및 이를 구비한 액정 표시 장치
TWI384451B (zh) 液晶顯示裝置及其驅動裝置
US20060050041A1 (en) Liquid-crystal active maxtrix array device
KR19990026585A (ko) 액정 표시 장치의 계조 전압 발생 회로
KR20040022974A (ko) 액정 표시 장치 및 그 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20051229

Effective date: 20070329

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110421

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee