KR20030086552A - 시분할 동기 코드 분할 다중 접속 사용자 장치용 동적링크 적응 - Google Patents

Abstract

TDD 또는 TDSCDMA 통신시스템을 구비한 혼성 TDMA/CDMA 통신 시스템이 제공되는데, 수신기에게 어느 타임슬롯들과 코드들이 현재 활성화되어 있고 어느 타임슬롯들이 피해져야 하는지를 통보하기 위하여, 제어정보를 가산하거나 또는 변화시킴으로써 동적 링크 적응을 수행한다. 상기 시스템은 동기화를 제공하여, 수신기가 어느 타임슬롯들과 코드들이 물리채널들상에 CCTrCh를 맵핑하는데 사용되었는지를 알도록 한다. 본 발명에서 전송어려움을 갖는 타임슬롯들은 기피되고, 전송문제가 없는 타임슬롯들은 이용된다.

Description

시분할 동기 코드 분할 다중 접속 사용자 장치용 동적 링크 적응{DYNAMIC LINK ADAPTION FOR A TIME DIVISION SYNCHRONOUS CODE DIVISION MULTIPLE ACCESS USER EQUIPMENT}

본 발명은 무선 통신 분야에 관한 것이다. 보다 상세하게는 본 발명은 변하는 전파(propagation) 조건들에 적합하도록 사용자 장치(UE)와 기지국(BS) 사이의 전송을 위해 동적 링크 적응을 이용하는 혼성 시분할 다중 접속/코드 분할 다중 접속 통신 시스템에 관한 것이다.

제3세대(3G) 셀룰러 시스템들은 비디오 및 인터넷 다운로드와 같은 고속의 데이터 서비스로부터 음성과 같은 저속의 데이터 서비스까지 광범위한 서비스를 전송할 수 있다. 도 1에 의하면, 복수의 사용자 서비스들은 개별 데이터 스트림들로 도시된다. 이들 개별 데이터 스트림들은 전송채널들(A, B, C)에 할당되어, 그럼으로써 데이터 스트림들은 부호화되고 다중화된다. 각 전송채널(A, B, C)에 특정 부호화율 및 특정 전송시간간격(TTI)이 주어진다. 부호화율은 물리적인 층의 전송비트들의 수를 결정하고 상기 TTI는 전송될 데이터의 블록의 공급주기를 정의한다. 예를 들면, 상기 TTI는 10, 20, 40 또는 80ms의 하나일 수 있다.

다수 전송채널들(A, B, C)은 하나의 부호화된 복합 전송채널(CCTrCh)로 함께 다중화된다. CCTrCh는 다수의 전송채널들(A, B, C)로 이루어져 있기 때문에, 복수의 상이한 부호화율 및 상이한 TTI들을 갖게 될 수 있다.

예를 들면, 전송채널(A)은 20ms TTI를 가지며, 채널(B)은 40ms TTI를 가질 수 있다. 이에 따라, 처음의 20ms 에서의 전송채널(A)의 포맷팅과 두번째의 20ms 에서의 전송채널(A)의 포맷팅은 변할 수 있다. 대조적으로, 전송채널(B)은 40ms TTI를 가지므로, 그 포맷팅과 그에 따른 비트들의 수는 40ms TTI 지속기간에 걸쳐 각 20ms 주기동안 동일하다. 모든 전송채널들(A, B, C)이 상기 CCTrCh내에서 가장 짧은 TTI를 사용하여 하나의 TTI에 기초하여 상기 CCTrCh로 맵핑되는 것을 주목하는 것이 중요하다. 그 전송전력은 결국 상기 CCTrCh내에서 가장 짧은 TTI로 적용된 전송 포맷 조합에 기초하여 결정된다.

각 개별 데이터 스트림이 하나의 연관 데이터율을 가지고, 각 물리적인 채널은 하나의 연관 데이터율을 가질 것이라는 것은 당업자에 의해 주목되어야 한다. 이들 데이터율은 상호 관계됨에도 불구하고, 명백히 상이한 데이터율이다.

일단 CCTrCh 내에서 가장 짧은 TTI가 설정되면, 얼마나 많은 데이터 비트들이 전송될 것인지와 어느 전송채널들이 주어진 TTI내에서 지지될 것인지를 결정하여야 한다. 이는 데이터의 포맷팅에 의해 결정된다.

전송 포맷 조합(TFC)은 가장 짧은 TTI에 기초하여 각 CCTrCh에 적용된다. 이는 주어진 TTI에 얼마나 많은 데이터가 전송되고 어느 전송채널이 그 TTI에 공존할 것인지를 각 전송채널별로 반드시 명시한다.

하나의 TFC집합은 가능한 모든 TFC들의 집합이다. 전송조건들이 UE에 의해 지지될 TFC 집합에의 모든 가능한 TFC들을 허용하지 않는다면, UE에 의해 지지되는 TFC들의 축소된 집합이 생성된다. 이 축소된 집합은 하나의 TFC 부집합으로 불리운다. TFC 선택은 각 전송채널(A, B, C)을 위해 어느 데이터가 얼마나 많은 데이터가 CCTrCh로 맵핑되는지를 결정하는데 사용되는 처리과정이다. 전송포맷조합 표시자(TFCI)는 하나의 특정 TFC의 표시자이고, 수신기에 전송되어 어느 전송채널들이 현재 프레임동안에 활성화되는지를 수신기에 알려준다. TFCI들의 수신에 기초하여, 수신기는 어느 물리적인 채널들 및 어느 타임슬롯들이 사용되었는지를 해석할 수 있을 것이다. 이에 따라, TFCI는 송신기와 수신기 사이에 협력을 제공하여수신기가 어느 물리적 전송채널들이 사용되었는지를 알도록 하는 운송수단이다.

TDD에서, 통상 UE는 기지국으로부터 수신하는 신호대간섭비(SIR) 목표에 기초하여 요구된 전송전력을 계산한다. 선택된 TFC를 알면, UE는 요구된 전송전력을 계산한다. RF 전파조건들이 최적이라면, 하나의 TFC는 최대 비트들의 수가 각 타임슬롯에 전송되도록 선택될 것이다. 그러나, RF 전파 조건들이 열화되고 UE가 모든 원하는 정보를 전송하기 위하여 UE의 최대 허용 전력보다 더 높은 요구된 전력을 계산하므로, UE의 최대 허용 전력에 의해 지지될 수 있는 TFC들의 상이한 집합(즉, 상술한 TFC 부집합) 선택되어야 한다. 이는 결국 물리적 층이 지지하여야 하는 데이터 양을 감소시키고, 전력요구치를 감소시킨다.

요약하면, 하나의 TTI에 기초하여, 시스템은 어느 전송채널이 활성화될 것이고 얼마나 많은 데이터들이 각 채널에 전송될 것인지를 선택한다. TFC 선택 처리과정은 물리적 전송 어려움을 고려하고(최대 허용 전력은 1임), 어떤 지속시간동안 물리적 전송 요구치를 감소시킨다.

상기 복수의 전송채널들(A, B, C)이 하나의 단일한 CCTrCh로 결합된 후, 그 CCTrCh는 구획되고 그들 구획들은 다수의 물리채널들상에 분리되어 맵핑된다. TDD시스템에서, 물리채널들은 하나로 존재할 수 있거나, 또는 복수의 상이한 타임슬롯으로 존재할 수 있고, 그 물리채널들은 각 타임슬롯에 복수의 상이한 코드들을 이용할 수 있다. 하향링크에서 하나의 타임슬롯에 16개의 가능한 코드들이 있음에도 불구하고, 가령 특정 타임슬롯의 특정 하향링크에 8개의 코드를 구비하도록 하는 것이 더 일반적이다. 상향링크에서, 특정 타임슬롯에 2개 이상의 코드들이 존재하는 것은 드물다. 여하튼, 복수의 타임슬롯들에 복수의 코드들에 의해 정의된 다수의 물리채널들이 존재한다. 물리채널들의 수는 변할 수 있다.

유니버설 모바일 원격통신 시스템 시분할 듀플렉스(TDD) 모드에서, 상기 CCTrCh는 타임슬롯들과 코드들을 연속하여 할당함으로써 물리채널들상에 맵핑된다. 가령, 제1 타임슬롯은 맵핑을 위해 선택된다. 제1 타임슬롯의 제1 코드가 우선 할당되고, 그 다음 제1 타임슬롯의 남은 코드들이 각각 마지막 코드가 할당될 때까지 연속하여 할당된다. 일단 제1 타임슬롯으로부터의 모든 코드들이 할당되면, 제2 타임슬롯이 입력된다. 상기 맵핑처리과정은 모든 코드들이 할당될 때까지 연속하여 제2 타임슬롯으로부터의 각 코드를 사용하여 반복된다.

UMTS하의 특정 사용자 장치(UE)에 대한 맵핑처리과정은 12개의 타임슬롯들(S1-S12)을 구비하고 각 타임슬롯(0-7)에 8개의 코드들, 그리고 총 12개의 코드들(A₁-A₁₂)이 할당되고/구성되는 것이 도 2a에 예로써 도시되어 있다. 음영으로 표시된 코드들과 타임슬롯들은 도식적인 목적으로 고려된 것이고, 현재의 UE에 할당될 수 있는 것은 아니다. 왜냐하면 그 코드들과 타임슬롯들은 다른 UE들에 할당될 수도 있기 때문이다. 타임슬롯들(S4-S7)의 할당가능부분들은 타임슬롯(S4)에서 시작하여 연속적으로 할당될 것이고, 각 타임슬롯내의 코드들(0-4)은 또한 연속적으로 할당될 것이다. 12개의 코드들이 이러한 방법으로 맵핑된다고 가정하면, 그 결과는 도 2a에 도시된 맵핑과 같이, 처음에 코드(A₁)가 할당되고, 마지막에 코드(A₁₂)가 할당된다.

도 2a에 도시된 종래의 처리과정은 CCTrCh로부터의 데이터를 물리채널들에 맵핑하기 위한 하나의 약정을 제공함에도 불구하고, 하나의 단일한 타임슬롯내에 전송문제가 생길 때, 가령 원하는 전송전력이 최대 허용 UE 전력을 초과할 때에는 이러한 처리과정에 몇가지 단점들이 있게 된다. UMTS-TDD 표준에 설명된 바와 같이, CCTrCh를 물리채널들에 맵핑하기 위하여 타임슬롯들과 코드들을 연속으로 할당하는 처리과정은 전송문제가 발생하면 그 문제들을 과대시하는 경향이 있다. 도식적으로, 하나의 전송문제가 발생될 때 타임슬롯들이 할당되고/구성되는 연속적인 방법에 기인하여, 전송문제는 통상 선행하는 타임슬롯들의 하나 또는 여러 개에 발생한다. 시스템이 하나의 문제를 검출할 때, 예를 들면 원하는 전송전력이 어떤 TTI동안 최대 허용 UE 전력을 초과할 때, 시스템은 모든 타임슬롯들에 요구되는 데이터가 감소되도록 새로운 TFC들을 선택한다. UMTS-TDD 표준이 타임슬롯들이 연속적으로 할당됨을 명시하고 있으므로, 전송문제가 처음의 여러 개의 타임슬롯들 중의 하나에 있다면, 그 문제가 최악인 곳에서 시스템은 여전히 선행하는 타임슬롯으로 데이터를 패킹하기를 시작할 것이고, 전송문제가 없는 곳에서는 마지막 타임슬롯들을 상대적으로 비워둘 것이다.

그 결과, 문제가 없는 곳에서 시스템은 데이터율 요구치들이 타임슬롯상에 낮아지므로 그 문제를 더 악화시키고, 문제를 갖는 타임슬롯들은 여전히 데이터로 패킹될 것이다. 이는 무선 자원을 비효율적으로 사용하게 하는 것이다.

본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 단점들을 해결하기 위하여, TDD 또는 TDSCDMA 통신시스템을 구비한 혼성 TDMA/CDMA 통신 시스템을 제공함을 목적으로 한다.

도 1은 물리 채널에 결합되는 개별 데이터 스트림들의 블록도이다.

도 2a는 종래기술 코드 매핑 프로세스의 결과이다.

도 2b는 종래기술 데이터 버스트이다.

도 3a는 데이터 필드 1에 위치되는 제어 필드를 구비하는 제1 실시예의 데이터 버스트 구조이다.

도 3b는 데이터 필드 2에 위치되는 제어 필드를 구비하는 제1 실시예의 데이터 버스트 구조이다.

도 3c는 미드앰블(midamble)에 위치되는 제어 필드를 구비하는 제1 실시예의 데이터 버스트 구조이다.

도 3d는 양 데이터 필드들에 위치되는 제어 필드를 구비하는 제1 실시예의 데이터 버스트 구조이다.

도 3e는 제1 실시예에서 타임슬롯들의 할당/구성의 예이다.

도 4a는 수정된 제1 TFCI 필드를 구비하는 제2 실시예의 데이터 버스트 구조이다.

도 4b는 수정된 제2 TFCI 필드를 구비하는 제2 실시예의 데이터 버스트 구조이다.

도 4c는 수정된 양 TFCI 필드들을 구비하는 제2 실시예의 데이터 버스트 구조이다.

도 4d는 제2 실시예에서 타임슬롯들의 할당/구성의 예이다.

도 5a는 데이터 필드 1에 부호화된 비트 패턴을 구비하는 제3 실시예의 데이터 버스트 구조이다.

도 5b는 데이터 필드 2에 부호화된 비트 패턴을 구비하는 제3 실시예의 데이터 버스트 구조이다.

도 5c는 미드앰블(midamble)에 부호화된 비트 패턴을 구비하는 제3 실시예의 데이터 버스트 구조이다.

도 5d는 TFCI 필드들 없이 데이터 필드 1에 부호화된 비트 패턴을 구비하는 제3 실시예의 데이터 버스트 구조이다.

도 5e는 TFCI 필드들 없이 데이터 필드 2에 부호화된 비트 패턴을 구비하는 제3 실시예의 데이터 버스트 구조이다.

도 5f는 TFCI 필드들 없이 미드앰블(midamble)에 부호화된 비트 패턴을 구비하는 제3 실시예의 데이터 버스트 구조이다.

도 5g는 제3 실시예에서 타임슬롯들의 할당/구성의 예이다.

도 6a는 데이터 필드 1에 위치되는 간섭 정보 필드를 구비하는 제4 실시예의 데이터 버스트 구조이다.

도 6b는 데이터 필드 2에 위치되는 간섭 정보 필드를 구비하는 제4 실시예의 데이터 버스트 구조이다.

도 6c는 미드앰블(midamble)에 위치되는 간섭 정보 필드를 구비하는 제4 실시예의 데이터 버스트 구조이다.

도 6d는 제4 실시예에서 타임슬롯들의 할당/구성의 예이다.

도 7a는 제5 실시예의 데이터 버스트 구조이다.

도 7b는 제5 실시예에서 타임슬롯들의 할당/구성의 예이다.

도 8a는 제6 실시예의 데이터 버스트 구조이다.

도 8b는 제6 실시예에서 타임슬롯들의 할당/구성의 예이다.

도 8c는 제5 실시예의 대안에서 타임슬롯들의 할당/구성의 예이다.

도 9a는 제1 실시예에 대한 시스템 구성요소들의 블록도이다.

도 9b는 제2 실시예에 대한 시스템 구성요소들의 블록도이다.

도 9c는 제3 실시예에 대한 시스템 구성요소들의 블록도이다.

도 9d는 제4 실시예에 대한 시스템 구성요소들의 블록도이다.

도 9e는 제5 실시예에 대한 시스템 구성요소들의 블록도이다.

도 9f는 제6 실시예에 대한 시스템 구성요소들의 블록도이다.

본 발명은 상술한 기술적 과제를 달성하기 위하여, TDD 또는 TDSCDMA 통신시스템을 구비한 혼성 TDMA/CDMA 통신 시스템을 제공하며, 수신기에게 어느 타임슬롯들과 코드들이 현재 활성화되어 있고 어느 타임슬롯들이 피해져야 하는지를 통보하기 위하여, 제어정보를 가산하거나 또는 변화시킴으로써 동적 링크 적응을 수행한다.

본 발명의 시스템은 동기화를 제공하여, 수신기가 어느 타임슬롯들과 코드들이 물리채널들상에 CCTrCh를 맵핑하는데 사용되었는지를 알도록 한다.

본 발명에서 전송어려움을 갖는 타임슬롯들은 기피되고, 전송문제가 없는 타임슬롯들은 이용된다.

본 발명은 이하에서 구성요소를 나타내는 참조번호들을 가진 도면들을 참조하여 설명될 것이다. 바람직한 실시예들이 TDD/CDMA 통신 시스템과 결부지어 설명되고 있지만, 이들은 시간 분할 동기 코드 분할 다중 접속(TDSCDMA; time division synchronous code division multiple access) 통신 시스템을 포함해 어떤 혼성 TDMA/CDMA 통신 시스템에라도 적용될 수 있다.

도 2b에 종래 기술의 데이터 버스트가 도시되고 있다. 데이터 버스트는 보호 기간(GP; guard period)이 이어서 오는 미드앰블(midamble)로 분리되는 두 개의 데이터 필드를 구비한다. TFCI는 버스트의 하나 또는 양 데이터 필드 내에서 전송된다. 부호화된 TFCI 비트들의 개수는 지원되는 가능한 TFC들의 개수에 의존한다. TFCI가 데이터 필드들 안에서 전송되기 때문에, TFCI를 전송하는데 필요한 각각의 비트는 사용자 데이터 비트의 개수를 감소시킨다. 따라서, TFCI 비트의 개수를 제한하는 것이 바람직하다.

미드앰블에 인접하는 TFCI의 위치는 가장 가능한 전송을 고려하는데, 이는 미드앰블로부터의 간섭이 제거될 수 있고 채널 가치가 미드앰블에 인접한 비트들에 대해 매우 안정되기 때문이다. 이 분야의 당업자라면 알 수 있듯이, 데이터 필드는 이후 더 상세히 설명하지는 않을 것이지만, 사용자 데이터 및 물리적 제어 필드들을 모두 구비한다.

본 발명은 동적 링크 적응을 수행하기 위해 6개의 서로 다른 실시예들을 포함한다. 도 3a~3e에서 보여지는 바와 같이 제1실시예는 데이터 버스트에 새로운 제어 필드를 추가해 어떤 특정 타임슬롯이 동작하고, 어느 타임슬롯이 피해야 할 것인지를 나타내는 것을 포함하고 있다. 예를 들면, 도 3a에 도시된 바와 같이 제어 필드는 데이터 필드 1에 추가되었다. 도 3b는 데이터 필드 2에 추가된 제어 필드를 보인다. 이와 달리, 도 3c는 미드앰블의 일부인 제어 필드를 보인다. 도 3d는 데이터 필드 1과 데이터 필드 2에 모두 부가된 제어 필드를 보이고 있다. 제어 필드(들)는 데이터 필드들내 특정 위치에 보여지고 있지만, 데이터 필드의 어느 부분에라도 위치될 수 있다.

도 3a~3d에 도시된 선택사항들 중 어느 것에서라도, 제어 필드는 수신기가 어느 타임슬롯들에서 유효한 데이터를 찾아야 하는지를 알도록 타임슬롯들을 식별한다는 것을 주지하는 것이 중요하다. 제어 필드내 데이터는 유효한 데이터를 포함하는 "활성(active)" 타임슬롯들을 참조하거나; 무효인 데이터를 포함하므로 피해야 할 "비활성(inactive)" 타임슬롯들을 포함하거나; 활성 및 비활성 타임슬롯들을 모두 포함할 수 있다. 활성 또는 비활성 타임슬롯들은 개별적으로 식별되거나, 아니면 식별자가 비트 스트링을 포함하여, 1이 활성 타임슬롯을 나타내고 0이 비활성 타임슬롯을 나타내게 할 수 있다. 제어 필드는 개별적으로 개설된 제어 필드를 포함하거나 단순히 데이터 필드들의 일부안에 있을 수 있다는 것 역시 주지되어야 한다.

도 3e에서는 제1실시예의 방법을 이용한 타임슬롯들의 할당/구성이 보여지고 있다. 이 예에서, 도 3a~3d에 도시된 제어 필드들은 타임슬롯 S4, S6 및 S7이 활성이고 S5는 비활성이라는 것을 나타내고 있음을 추측할 수 있다. 따라서, 타임슬롯 S5는 사용되지 않으며, 코드 A1~A12들은 타임슬롯 S4, S6 및 S7에 할당/구성된다. 이것은 시스템이 가령 타임슬롯 S5와 같이 UE 파워 출력의 실질적인 증가 없이는 통신을 제대로 지원하지 않을 "손상된(offending)" 타임슬롯을 피할 수 있도록 한다.

도 9a는 도 3a~3e의 실시예를 수행하는데 사용되는 시스템 구성 요소들의 블록도를 도시한다. 비활성 타임슬롯 제어기(901)는 어느 타임슬롯들이 비활성인지를 판단한다. 기지국(BS)의 제어 필드 발생기(902)는 제어기(901)로부터 비활성 타임슬롯 정보를 받고 새 제어 필드에 포함될 정보를 생성하고, 그 제어 필드 정보를 멀티플렉서(MUX)(903)로 보낸다. 그러면 데이터 스트림은 MUX(903)에서 변조되고 전송기(904)에서 전송될 최종 데이터 스트림이 생성된다. UE의 데이터 스트림 검출기(905)는 데이터 스트림을 수신하고 제어 필드 복구 디바이스(907)는 그 수신된 데이터 스트림으로부터 제어 필드를 해석한다.

도 4a~4d에서 본 발명의 제2실시예가 보여진다. 이 실시예에서, 하나 또는 양 TFCI 필드들은 확장 및/또는 수정되어 어느 타임슬롯들이 활성이고 어느 것이 비활성인지에 관한 여분의 데이터를 포함한다. 도 4a는 여분의 데이터를 포함하기 위해 확장 및/또는 수정된 제1TFCI 필드를 보인다. 도 4b는 그런 방법으로 확장 및/또는 수정된 제2TFCI 필드를 보이고; 도 4c는 그러한 방법으로 확장 및/또는 수정된 제1, 제2 모두의 TFCI 필드를 보인다.

도 4d에서는 제2실시예의 방법을 이용한 타임슬롯들의 할당/구성이 보여진다. 이 예에서, 도 4a~4c에 도시된 제어 필드들이 타임슬롯 S6가 비활성이고 타임슬롯 S4, S5 및 S7이 활성임을 나타냄을 알 수 있다. 따라서, 코드들의 할당/구성은 타임슬롯 S6은 회피되는 것이고 타임슬롯 S4, S5 및 S7은 연속적인 순서로 그 코드들이 할당/구성된다는 식으로 이뤄진다. 타임슬롯 S4가 먼저 채워지고 이어서 차례로 S5 및 S7이 채워질 것이다.

도 9b는 도 4a~4d의 실시예를 수행하기 위해 사용되는 시스템 구성 요소들의 블록도를 도시한다. 기지국(BS)에 있는 비활성 타임슬롯 제어기(901)는 어느 타임슬롯들이 비활성인지를 판단한다. TFCI 수정장치(906)는 제어기(901)로부터 비활성 타임슬롯 정보를 받고 그에 따라 그 타임슬롯의 TFCI 필드(들)을 수정한다. 그러면 최종 데이터 스트림이 전송기(904)로 전송된다. UE에서, 데이터 스트림 검출기(909)는 그 데이터 스트림을 수신하고 TFCI 수신기(911)는 수정된 TFCI 필드들을 처리한다.

도 5a~5g에서는 제3실시예가 도시된다. 이 실시예에서, 특별한 부호화 비트 패턴이 데이터 버스트내 미드앰블 또는 하나나 양쪽의 데이터 필드(예를 들어 도 5a에 도시된 것과 같은 데이터 필드 1, 도 5b에 도시된 것과 같은 데이터 필드 2 또는 도 5c에 도시된 것과 같은 미드앰블)에 추가된다. 데이터 버스트내에 이 특별한 부호화 비트 패턴을 포함함으로써, 전송기는 이들이 피해야 할 비활성 타임슬롯들임을 나타낸다. 수신기가 데이터 버스트안에서 특별한 부호화 비트 패턴을 검출할 때, 그 타임슬롯과 관련된 정보는 폐기되거나 아니면 무시된다.

도 5d~5f는 데이터 버스트가 TFCI 필드들을 포함하지 않는다는 것을 제외하면 도 5a~5c와 유사하다. 도 5d에 도시된 바와 같이, 부호화된 비트 패턴은 데이터 필드 1 안의 어느 위치에라도 포함될 수 있다. 이와 달리, 도 5e에 도시된 바와 같이, 부호화된 비트 패턴은 데이터 필드 2 안에 위치되거나, 도 5f에 도시된 바와 같이 미드앰블 내에 위치될 수 있다. 데이터 필드 1이나 데이터 필드 2 안에 위치된 부호화된 비트 패턴이 미드앰블에 가까이 놓여지는 것이 바람직하다고 하더라도, 이것은 이 실시예나 어느 다른 실시예들에서 요구되는 것이 아니다. 또, 부호화된 비트 패턴은 도 5a~5d 및 도 5f에 도시된 바와 같이 매우 소량이거나, 도 5e에 도시된 바와 같이 대부분 또는 전체 데이터 필드를 포함할 수 있다.

비트 패턴의 길이는, 감소된 파워로 수신될 수 있도록 고이득 코딩 구조가 이용되는 식이어야 한다. 따라서, 예를 들면, 256 칩 시퀀스가 사용될 때, 파워요건은 16의 확산 팩터에 비해 12db 만큼 감소된다. 한가지 선택가능한 것으로서, 채널 견적을 요구하지 않는 싱크형(sync-like)(Golay) 시퀀스가 사용될 수 있다.

도 5g는 제3실시예의 방법을 사용한 타임슬롯으 할당/구성을 보인다. 이 예에서, 도 5f에 도시된 데이터 버스트는 타임슬롯 S6가 비활성으로 지정되었음을 나타내고 있다는 것을 추측할 수 있다. 따라서, 타임슬롯 S6와 관련된 데이터 버스트는 특별한 부호화 비트 패턴을 포함할 것이다. 결국, 타임슬롯 S4, S5 및 S7은 연속적으로 할당/구성될 것이고 타임슬롯 S6는 회피될 것이다.

도 9c는 도 5a 내지 도 5g의 실시예를 실행하는데 사용되는 시스템 구성요소들에 대한 블록도이다. 기지국(BS)의 비활성 타임슬롯 제어기(901)는 어느 타임슬롯이 동작하지 않는지를 결정한다. 부호화된 비트 패턴 발생기(908)는 제어기(901)로부터 비활성 타임슬롯 정보를 받아서 데이터 스트림에 포함될 정보를 생성하며, 부호화된 비트 정보를 멀티플렉서(MUX, 903)로 송신한다. 그리고나서, 데이터 스트림은 MUX(903)에서 변조되어 송신기(904)에서 송신될 최종 데이터 스트림을 생성한다. UE에서, 부호화된 비트 패턴 검출기(912)는 데이터 스트림에서 부호화된 비트 패턴을 검출하고 그에 따라 정보를 처리하다.

본 발명의 제4실시예는 간섭을 줄이기위해 모든 활성 타임슬롯의 순위를 매기고, 그러면 채널 할당/구성은 간섭 레벨에 따라 이루어진다.

바람직하게, 송신기는 주기적으로 각 타임슬롯에서 간섭 양을 측정하고, 이 정보를 수신기로 송신한다. 타임슬롯이 간섭레벨에 따라 순위가 매겨지면, 최소 간섭을 갖는 타임슬롯이 맨 처음으로 채워지고, 가장 간섭이 많은 타임슬롯은 맨 나중에 채워진다. 간섭 정보 또는 랭크는 데이터 버스트 필드중 하나에 채워져서 송신기로부터 수신기로 송신될 수도 있다. 또는, 예를 들어 도 6a에 도시된 데이터 필드 1, 도 6b에 도시된 데이터 필드 2 또는 도 6c에 도시된 미드앰블과 같이 새로운 필드가 만들어질 수도 있다.

타임슬롯의 순위를 매기는데 사용되는 측정은 3G 시스템에서 RNC, RNS 및 노드 B간 신호되는 채널 품질 CQ 측정과 같이 당업자에세 잘 알려진 기술이다. 노드 B는 채널 할당/구성의 우선순위를 결정하도록 승인 기능이 있는 상위 계층 시그널링을 사용할 수도 있다.

도 6d는 제4실시예에 따른 방법을 사용하는 타임슬롯 할당/구성을 설명한다. 이 예에서, 타임슬롯 S6은 최소 간섭량을 갖고, 타임슬롯 S5는 두번째로 적은 간섭량을 가지며, 타임슬롯 S7은 세번째로 적은 간섭량을 갖는다. 타임슬롯 S4는 최대 갑섭량을 갖는다. 따라서, 타임슬롯은 도 6d에 도시된 바와 같이 다음의 순서로 채워진다: S6, S5, S7 그리고 S4.

도 9d는 도 6a 내지 도 6d의 실시예에 포함되는 시스템 구성요소들에 대한 블록도이다. 기지국(BS)의 간섭 계산기(940)는 여러 타임슬롯에 결합된 간섭을 결정한다. 랭킹 디바이스(942)는 타임슬롯을 계산기(940)에서 출력되는 간섭 레벨 정보의 순서대로 타임슬롯의 순위를 매긴다. 채널 할당기(944)는 디바이스(942)의 랭킹에 따라 채널 할당을 할당하고, 타임슬롯을 할당한다. UE에서, 시그널링 디바이스(947)는 추가 처리를 위한 할당을 수신한다.

본 발명에 따른 제5실시예는 모든 타임슬롯에 대해 데이터가 고르게 분포되게 한다. 도 7a에 따르면 본 실시예에서는 TFC가 선택되고, 해당 TFCI가 TFCI 필드로 전송된다. TFCI는 위반 타임슬롯이 데이터 전송을 지원할 수 있는 포인트까지 모든 타임슬롯에 대해 데이터율을 고르게 감소시킨다. 전송되는 TFCI가 종래 기술에서의 TFCI와 동일하기 때문에 본 실시예는 가장 간단한 해법이다. 그러나, 시스템은 타임슬롯을 할당/구성하고, 데이터가 모든 타임슬롯에 고르게 분포하도록 부호화한다.

제5실시예의 방법은 도 7b에 도시된 바와 같은 타임슬롯의 할당/구성이 되게한다. 도시된 바와 같이, 코드는 데이터가 모든 타임슬롯에 고르게 분포되도록 할당된다. 본 실시예는 새로운 필드가 필요하지않고, 모든 타임슬롯이 활성상태이기 때문에 활성 또는 비활성 타임슬롯을 통지하기 위한 송신기와 수신기간의 동기화가 필요하지 않다는 부가적인 잇점이 있다.

도 9e는 제5실시예의 시스템 구성요소에 대한 블록도이다. TFC 프로세서(955)는 타임슬롯에 데이터 스트림을 고르게 매핑하도록 검출기(956)를 통해 위반 타임슬롯을 검출하고, 선택기(957)를 통해 적절한 TFC를 선택하며, 생성기(958)를 통해 TFCI를 생성한다. 데이터 스트림은 송신기(940)에서 UE(미도시)로 전송된다.

본 발명에 따른 제6실시예는 도 8a에 도시되어 있다. 도시된 바에 따르면, 비활성 타임슬롯과 그 이후의 모든 타임슬롯은 어떤 정보를 송신하는데에도 사용되지않는다. TFCI는 어느 타임슬롯이 사용될 것인가를 전달하는데 사용된다. 그러나, UE가 어떤 타임슬롯, 예를 들어 S5에서 최대 허용가능 파워가 초과된 것을 계산했을 때, 그 타임슬롯과 그 이후의 타임슬롯들은 사용되지 않는다.

제6실시예에 따른 결과는 도 8에 도시된 바와 같은 코드 할당/구성이다. 본 예에서, 타임슬롯 S5는 비활성 타임슬롯이다. 따라서, 위반 타임슬롯과 그 이후의 모든 타임슬롯은 폐기되고, 타임슬롯 S4만이 사용되며 코드 A1-A5만이 할당/구성된다.

제6실시예에 따른 시스템 구성요소들이 도 9f에 도시되어 있다. 최대 허용가능 파워는 UE 계산기(966)에서 결정되고, 신호를 수신하는 시그널링 디바이스(965)를 통해 기지국(BS)으로 전송된다. 타임슬롯 할당기(963)는 어느 타임슬롯이 최대 허용가능 파워를 지원할 수 없는지를 결정하고, 그에 따라 모든 다른 타임슬롯을 할당한다. 타임슬롯 할당은 시그널링 디바이스(964)를 통해 UE로 되돌려 보내진다.

본 실시예의 대안적인 예에서는 비활성 타임슬롯이 여전히 사용되기는 하나 보다 적은 용량을 갖는다. 도 8c에 되시된 바와 같이, 타임슬롯에 대한 부담을 줄이기 위해 그 타임슬롯에는 보다 적은 코드가 할당될 수도 있다.

다음의 표 1에는 본 발명의 다른 실시예에 대해 요약되어 있다.

실시예	도면
1	3a-3e	활성 및/또는 비활성 타임슬롯을 표시하기위해 하나 또는 양 데이터 필드, 혹은 미드앰블에 새로운 제어 필드를 추가한다.
2	4a-4d	활성 및/또는 비활성 타임슬롯을 표시하기위해 하나 또는 양 TFCI 필드를 수정한다.
3	5a-5g	비활성 상태인 모든 타임슬롯에 부호화된 비트 패턴을 추가한다.
4	6a-6d	간섭을 줄이도록 타임슬롯의 순위를 매긴다; 간섭이 최소인 타임슬롯을 제일 먼저 사용한다.
5	7a-7b	"위반" 타임슬롯이 감소된 데이터율을 지원하고 모든 타임슬롯에 대한 평균 자원 할당을 지원할 수 있도록 TFC를 선택한다.
6	8a-8b	각 특정 타임슬롯에 대한 최대 파워를 결정한다.최대 허용가능 파워를 초과하는 타임슬롯과 그 이후의 타임슬롯들에게는 자원 유닛트들이 할당되지 않는다.

본 발명을 구현하는데 있어서의 단점이 TFCI와 활성 및 비활성 타임슬롯에 대한 제어 정보(이하 "타임슬롯 정보"라 함)의 위치임을 주지하여야 한다. 보통 TFCI는 어떤 타임슬롯들에만 존재하기 때문에, 5개의 타임슬롯을 사용하지만 TFCI 및/또는 타임슬롯 정보를 갖기 위해서 단지 타임슬롯 2만 또는 타임슬롯 1과 4만을 할당하는 통신이 가능하다. TFCI 및 타임슬롯 정보는 데이터 처리에 있어서 송신기와 수신기간 동기화하는데 필요하다. 그러나, TFCI 또는 타임슬롯 정보를 갖는 타임슬롯만이 최대 허용가능 전송 파워를 초과하는 타임슬롯이 되는 경우도 있을 수 있다.

도 3a-6d를 참조한 설명된, 본 발명에 따른 처음 4개의 실시예의 경우, TFCI 또는 타임슬롯 정보가 비활성으로 지정된 타임슬롯에만 존재한다면, 통신은 실패한다.

이러한 문제에 대한 하나의 해답은 TFCI 및 타임슬롯 정보를 적어도 두 개의 타임슬롯; 그리고 데이터 손실이 큰 관심거리가 되는 경우에는 잠재적으로 모든 사용되는 타임슬롯에 주입하는 것이다. 이로써 수신기가 하나의 타임슬롯을 수신한다면, 마찬가지로 TFCI 및 타임슬롯 정보도 수신하게 된다.

도 7a-8b를 참조하여 설명된 제5 및 제6실시예에 있어서는 TFCI 문제가 없다. 제5실시예의 경우, 데이터율이 감소하지만, 모든 타임슬롯은 여전히 사용되고 TFCI 및 타임슬롯 정보는 항상 사용가능하다. 제6실시예는 첫번째 타임슬롯에 항상 TFCI 및 타임슬롯 정보를 포함한다.

본 발명에서는 업링크를 참조하여 설명되었지만, 다운링크의 경우에도 동일하게 적용됨을 알아야한다; 그리고 여기서 설명된 실시예의 요지를 업링크 및 다운링크에 사용하는 것은 본 발명의 범위내에서 고려되어야 한다.

본 발명에 의한 시스템은 동기화를 제공하여, 수신기가 어느 타임슬롯들과 코드들이 물리채널들상에 CCTrCh를 맵핑하는데 사용되었는지를 알도록 한다. 본 발명에서 전송어려움을 갖는 타임슬롯들은 기피될 수 있고, 전송문제가 없는 타임슬롯들은 이용될 수 있다.

본 발명은 바람직한 실시예를 참조하여 설명되었지만, 아래의 청구범위에 요약된 본 발명의 범위내에서의 다른 변경도 당업자에게는 명백할 것이다.

Claims (3)

1. 복수의 이용가능한 타임슬롯들로부터 적어도 하나의 타임슬롯 및 복수의 코드들로부터 적어도 하나의 코드를 선택하고 이용함으로써 무선 시분할 동기 코드 분할 다중 접속(TDSCDMA; time division synchronous code division multiple access) 포맷을 이용하는 통신을 지원하는 사용자 장치(UE)에 있어서,

   수신된 데이터 스트림을 검출하는 데이터 스트림 검출기로서, 상기 데이터 스트림은 통신이 요구되지 않는 적어도 하나의 타임슬롯을 나타내는 제어 필드를 포함하는 것인 데이터 스트림 검출기; 및

   상기 데이터 스트림으로부터 상기 제어 필드를 복구하는 제어 필드 복구 디바이스

   를 포함하는 것을 특징으로 하는 사용자 장치(UE).
2. 복수의 이용가능한 타임슬롯들로부터 적어도 하나의 타임슬롯 및 복수의 코드들로부터 적어도 하나의 코드를 선택하고 이용함으로써 무선 시분할 동기 코드 분할 다중 접속(TDSCDMA) 포맷을 이용하는 통신을 지원하는 사용자 장치(UE)에 있어서,

   수신된 데이터 스트림을 검출하는 데이터 스트림 검출기로서, 상기 데이터 스트림은 통신이 요구되지 않는 타임슬롯을 나타내는 전송 포맷 조합 표시자(TFCI; transport format combination indicator)를 포함하는 것인 데이터 스트림 검출기;및

   상기 데이터 스트림으로부터 상기 TFCI를 처리하는 TFCI 복구 디바이스

   를 포함하는 것을 특징으로 하는 사용자 장치(UE).
3. 복수의 이용가능한 타임슬롯들로부터 적어도 하나의 타임슬롯 및 복수의 코드들로부터 적어도 하나의 코드를 선택하고 이용함으로써 무선 시분할 동기 코드 분할 다중 접속(TDSCDMA) 포맷을 이용하는 통신을 지원하는 사용자 장치(UE)에 있어서,

   수신된 데이터 스트림을 검출하는 데이터 스트림 검출기로서, 상기 데이터 스트림은 통신이 요구되지 않는 타임슬롯을 나타내는 부호화된 비트 패턴을 포함하는 것인 데이터 스트림 검출기; 및

   상기 데이터 스트림으로부터 상기 부호화된 비트 패턴을 검출하고 처리하는 부호화된 비트 패턴 검출기

   를 포함하는 것을 특징으로 하는 사용자 장치(UE).