KR20030077375A - 영상 처리 장치 및 처리된 영상을 수신하는 장치 및 방법 - Google Patents

영상 처리 장치 및 처리된 영상을 수신하는 장치 및 방법 Download PDF

Info

Publication number
KR20030077375A
KR20030077375A KR1020020016473A KR20020016473A KR20030077375A KR 20030077375 A KR20030077375 A KR 20030077375A KR 1020020016473 A KR1020020016473 A KR 1020020016473A KR 20020016473 A KR20020016473 A KR 20020016473A KR 20030077375 A KR20030077375 A KR 20030077375A
Authority
KR
South Korea
Prior art keywords
graphic
signal
video
communication network
video signals
Prior art date
Application number
KR1020020016473A
Other languages
English (en)
Other versions
KR100497353B1 (ko
Inventor
김용재
김현석
오영남
최용훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0016473A priority Critical patent/KR100497353B1/ko
Priority to US10/216,838 priority patent/US20030184549A1/en
Publication of KR20030077375A publication Critical patent/KR20030077375A/ko
Application granted granted Critical
Publication of KR100497353B1 publication Critical patent/KR100497353B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1415—Digital output to display device ; Cooperation and interconnection of the display device with other functional units with means for detecting differences between the image stored in the host and the images displayed on the displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 통신 환경에서 디스플레이 장치로 전송할 영상 데이터를 최소화하여 처리한 후 전송하는 영상 처리 장치, 그리고 처리된 영상 데이터를 수신하는 영상 수신 장치 및 방법에 관한 것이다. 영상 처리 장치는 통신망을 통하여 디스플레이 장치로 전송될 영상을 처리하는 장치에 있어서, 상기 디스플레이 장치의 요청에 의해 처리될 그래픽 신호의 렌더링을 가속하여 처리하는 가속 처리부; 및 가속 처리된 그래픽 신호 및 그와 연계된 비디오 신호 중 이전 화면과 차이가 나는 부분의 그래픽 및 비디오 신호에 대해 부호화하는 부호화부를 포함한다. 본 발명에 따르면, 디스플레이 장치로 전송될 영상 신호 중 중복되는 부분을 없애고 압축 처리하여 전송량을 최소화하도록 도와주는 그래픽 콘트롤러를 이용함으로써 통신망을 통해 원할하게 영상 신호를 전송할 수 있으며, 영상 수신 장치에서는 최소화된 영상 신호를 복호화 함으로써, 원할한 영상 신호를 디스플레이 할 수 있고, 복수의 컴퓨터에서 전송된 복수의 화면을 하나의 화면에서 동시에 볼 수 있는 효과를 창출한다.

Description

영상 처리 장치 및 처리된 영상을 수신하는 장치 및 방법{Apparatus for processing image, apparatus and method for receiving processed image}
본 발명은 통신 환경에서 디스플레이 장치로 전송할 영상 데이터를 최소화하여 처리한 후 전송하는 영상 처리 장치, 그리고 처리된 영상 데이터를 수신하는 영상 수신 장치 및 방법에 관한 것이다.
도 1은 종래의 영상 처리 장치 즉, 일반적인 그래픽 어댑터(Graphic Adapter) 또는 그래픽 카드의 블록도로서, 프레임 버퍼(100) 및 영상 처리부(101)로 구성된다. 영상 처리부(101)는 컴퓨터 또는 PC(미도시)로부터 그래픽 처리 요청을 받아 디스플레이 장치 또는 모니터(미도시)로 출력될 영상 신호를 처리하는 부분으로 VIP(Video Input Processor)(101-1), 메모리 인터페이스(101-2), 버스 인터페이스(101-3), G.E.(Graphic Engine, 그래픽 엔진)(101-4), VP(Video Processor)(101-5), 오버레이(Overlay) 처리부(101-6), 감마 램(Gamma RAM)(101-7), DAC(101-8)로 구성된다.
현재 널리 사용되는 그래픽 제어기는 그래픽 신호와 비디오 신호를 별도의 채널로 분리하여 처리한다. 그래픽 신호 처리를 위해 그래픽 제어기는 일반적으로 2D/3D 그래픽 가속 기능을 지원한다. 따라서 그래픽 제어기는 G.E.(101-4)로 하여금 프레임 버퍼(100)에 렌더링을 하도록 하거나 직접 프레임 버퍼(100)에 필요한 데이터를 액세스한다. 그래픽 제어기는 프레임 버퍼(100)에 저장된 그래픽 신호를 일정 시간마다 읽어 오버레이 처리부(101-6)에서 비디오 신호와 합성시킨 후 감마 RAM(101-7)을 통하여 DAC(101-8)로 전송하고, 변환된 아날로그 신호는 디스플레이 장치로 전송된다. 비디오 신호의 처리를 위해 VIP(101-1)는 외부로부터 입력되는비디오 신호를 프레임 버퍼(100)에 저장한다. 비디오 신호를 별도로 관리하는 이유는, 비디오 신호를 스케일링, 필터링, 색 좌표 변환할 때 소프트웨어로 처리하면, 높은 처리 능력이 필요하기 때문이다. 그러나, 두 개 이상의 비디오 신호를 출력해야 할 경우(두 개의 동영상 플레이어를 실행한 경우), 한 비디오 신호는 비디오 채널을 통해 처리되고, 다른 하나는 소프트웨어적으로 처리할 수밖에 없어 동영상을 플레이 하는 컴퓨터의 처리 능력이 충분하지 않을 경우 동영상이 끊어지는 현상이 발생한다.
도 2는 디스플레이 장치로 전송된 영상 중 웹 브라우저(Web Browser)상에서 사용자가 메뉴를 선택했을 때 이전화면과 현재 화면에서 차이가 나는 부분을 나타내는 도면이다. 통신망(미도시)을 이용하여 그래픽 및 비디오 신호를 전송하는 경우, 종래 기술에서는 높은 대역폭을 요구하므로 전송이 불가능하다. 예를 들어, 일반적으로 많이 사용되는 해상도인 1024×768에서 166bpp 깊이의 색상에 30Hz 프레임/초로 화면을 전송한다면, 그 대역폭은 1024×768×16×30≒377Mbps가 된다. 이러한 대용량의 신호가 발생되는 원인은 중복되는 데이터(Redundant data)가 전송되기 때문이다. 도 2a에서 사용자가 웹 페이지의 메뉴를 선택하자 도 2b처럼 메뉴가 나온다고 가정하면, 실제로 차이는 메뉴 부분의 도 2c 뿐이다. 그러나, 그래픽 제어기는 이전 화면과 중복되는 부분까지 계속 전송하기 때문에 전송량이 높아지게 되고, 원할한 그래픽 및 비디오 데이터의 전송에 문제가 발생한다.
본 발명이 이루고자 하는 기술적인 과제는 통신망으로 연결된 디스플레이 장치로 전송될 영상 신호 중 중복되는 부분을 없애고 압축 처리하여 전송량을 최소화하는 영상 처리 장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적인 과제는 전송량이 최소화되어 전송된 영상 신호를 수신하는 영상 수신 장치 및 방법을 제공하는데 있다.
도 1은 종래의 영상 처리 장치의 구성을 보이는 블록도 이다.
도 2는 클라이언트 시스템으로 전송된 영상 중 웹 상에서 클라이언트가 메뉴를 선택했을 때 이전화면과 현재 화면에서 차이가 나는 부분을 나타내는 도면이다.
도 3은 본 발명에 따른 영상 처리 장치의 제1 실시 예를 보이는 블록도 이다.
도 4는 본 발명에 따른 영상 처리 장치의 제2 실시 예를 보이는 블록도 이다.
도 5는 본 발명에 따른 영상 처리 장치의 제3 실시 예를 보이는 블록도 이다.
도 6은 본 발명에 따른 영상 처리 장치의 제4 실시 예를 보이는 블록도 이다.
도 7은 본 발명에 따른 처리된 영상을 수신하는 영상 수신 장치 및 방법을 설명하기 위한 블록도 이다.
본 발명이 이루고자 하는 기술적인 과제를 해결하기 위한 제1 실시 예에 따른 영상 처리 장치는 통신망을 통하여 디스플레이 장치로 전송될 영상을 처리하는 장치에 있어서, 상기 디스플레이 장치의 요청에 의해 처리될 그래픽 신호의 렌더링을 가속하여 처리하는 가속 처리부; 및 가속 처리된 그래픽 신호 및 그와 연계된 비디오 신호 중 이전 화면과 차이가 나는 부분의 그래픽 및 비디오 신호에 대해 부호화하는 부호화부를 포함하는 것이 바람직하다.
본 발명이 이루고자 하는 기술적인 과제를 해결하기 위한 제2 실시 예에 따른 영상 처리 장치는 통신망을 통하여 디스플레이 장치로 전송될 영상을 처리하는 장치에 있어서, 상기 디스플레이 장치의 요청에 의해 처리될 처리될 그래픽 신호의 렌더링을 가속 처리하는 가속 처리부; 가속 처리된 그래픽 신호 및 그와 연계된 비디오 신호 중 이전 화면과 차이가 나는 부분의 그래픽 및 비디오 신호에 대해 부호화하는 부호화부; 및 상기 부호화된 그래픽 및 비디오 신호를 통신망을 통하여 상기 디스플레이 장치로 전송하기 위해 통신 방식을 제어하는 통신망 제어부를 포함하는 것이 바람직하다.
본 발명이 이루고자 하는 기술적인 과제를 해결하기 위한 제3 실시 예에 따른 영상 처리 장치는 통신망을 통하여 디스플레이 장치로 전송될 영상을 처리하는 장치에 있어서, 상기 디스플레이 장치의 요청에 의해 처리될 그래픽 신호 및 그와 연계된 비디오 신호 중 이전 화면과 차이가 나는 부분의 그래픽 및 비디오 신호에 대해 부호화하는 부호화부를 포함하는 것이 바람직하다.
본 발명이 이루고자 하는 기술적인 과제를 해결하기 위한 제4 실시 예에 다른 영상 처리 장치는 통신망을 통하여 디스플레이 장치로 전송될 영상을 처리하는 장치에 있어서, 상기 디스플레이 장치의 요청에 의해 처리될 그래픽 신호 및 그와 연계된 비디오 신호 중 이전 화면과 차이가 나는 부분의 그래픽 및 비디오 신호에 대해 부호화하는 부호화부; 및 상기 부호화된 그래픽 및 비디오 신호를 통신망을 통하여 상기 디스플레이 장치로 전송하기 위해 통신 방식을 제어하는 통신망 제어부를 포함하는 것이 바람직하다.
본 발명이 이루고자 하는 다른 기술적인 과제를 해결하기 위한 영상 수신 장치는 통신망을 통하여 컴퓨터로부터 전송되는 영상 신호를 수신하는 장치에 있어서, 소정의 통신 방식으로 상기 컴퓨터로부터 제공되는 부호화된 그래픽 및 비디오 신호를 수신하기 위해 상기 통신망을 제어하는 통신망 제어부; 상기 부호화된 그래픽 및 비디오 신호를 실시간으로 해독하는 해독부; 및 상기 해독된 그래픽 신호의 렌더링을 가속 처리 및/또는 상기 해독된 비디오 신호의 디코딩, 스케일링, 필터링, 색 좌표 변환 등 일련의 비디오 처리를 수행하고, 상기 그래픽 신호 및 비디오 신호를 합성하여 디스플레이를 위한 신호로 출력하는 영상 처리부를 포함하는 것이 바람직하다.
본 발명이 이루고자 하는 다른 기술적인 과제를 해결하기 위한 영상 수신 방법은 통신망을 통하여 컴퓨터로부터 전송되는 영상 신호를 수신하는 방법에 있어서, (a) 소정의 통신 방식을 제어하여 상기 통신망을 통하여 상기 컴퓨터로부터 제공되는 부호화된 그래픽 및 비디오 신호를 수신하는 단계; (b) 상기 (a)단계에서 수신된 그래픽 및 비디오 신호를 실시간으로 해독하는 단계; (c) 상기 (b)단계에서 해독된 상기 그래픽 신호의 렌더링을 가속 처리 및/또는 상기 비디오 신호의 디코딩, 스케일링, 필터링, 색 좌표 변환 등 일련의 비디오 처리를 수행하고, 상기 그래픽 신호 및 비디오 신호를 합성하는 단계; 및 (d) 상기 합성된 그래픽 및 비디오 신호를 디스플레이 하는 단계를 포함하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 3은 본 발명에 따른 영상 처리 장치(그래픽 제어기)의 제1 실시 예를 보이는 블록도로서, 프레임 버퍼(300) 및 영상 처리부(301)로 구성된다. 본 발명에서 영상 처리부(301)는 VIP(301-1), 메모리 인터페이스(301-2), 버스 인터페이스(301-3), G.E.(301-4), 인코더(301-5)로 구성된다.
이어서, 도 3을 참조하여 본 발명을 상세히 설명한다.
프레임 버퍼(300)는 영상 처리부(301)에서 처리된 그래픽 및 비디오 신호를 저장한다. 프레임 버퍼(300)는 그래픽 신호가 저장되는 영역과 비디오 신호가 저장되는 영역이 별도로 구분되어 있다.
VIP(301-1)는 외부의 디코더(미도시)로부터 입력되는 비디오 신호를 메모리 인터페이스(301-2)를 통하여 프레임 버퍼(300)에 저장한다.
하기에 가속 처리부로 표기된 그래픽 엔진(301-4)은 점, 선, 사각형 및 다각형 그리기(Drawing) 및/또는 BitBlt(Bit Block Transfer)와 같은 그래픽 신호의 렌더링, 및/또는 동영상을 실시간에 디코딩하기 위한 MC(Motion Compensation)와 IDCT(Inverse Discrete Cosine Transform)을 가속 처리한다. 3차원 그래픽 처리의 경우, 그래픽 엔진(301-4)이 제공하는 렌더링 형태로는 실감 화면을 위한 텍스춰 맵핑(Texture Mapping), 부드러운 표면 묘사를 위한 고로드 쉐이딩(Gouraud Shading), 감춰진 선이나 면을 처리하기 위한 뎁스(Depth), 화면의 특수 효과를 위한 포그(Fog)나 알파 블랜딩(Alpha Blending), 묘사된 화면의 질을 향상시키기 위한 앤티 얼라이싱(Anti-aliasing), 화면의 특정 요소를 잘라내기 위한 마스킹(Msking), 적은 양의 프레임 버퍼(300)로 고급의 화질을 제공하는 디더링(Dithering) 및 화면상에 특정 오브젝트를 용이하게 그리거나 지울 수 있는 로지컬 연산 기능이 있다.
인코더(301-5)는 디스플레이 장치로 전송할 프레임 신호 즉, 이전 화면과 현재 화면에 차이가 나는 부분을 각 프로토콜에 맞게 인코딩 하여 버스 인터페이스(301-3)를 통하여 컴퓨터(미도시) 내의 시스템 메모리(미도시)에 저장한다. 현재 화면과 이전 화면의 차이는 비트맵 형식으로 나타내어 질 수 있고, 이전 화면에서 현재 화면이 구성되기까지 사용된 소정의 명령 집합으로, 또는 디스플레이 장치(미도시)가 미리 알고 있는 객체들에 대한 정보 집합으로 나타내 질 수 있으며, 인코더(301-5)는 이를 이용하여 그래픽 및 비디오 신호의 부호화를 수행한다.
부호화된 그래픽 및 비디오 신호는 컴퓨터 내의 시스템 메모리에 저장된다. 컴퓨터 내의 시스템 메모리에 저장된 압축 신호는 컴퓨터의 제어 하에 통신망(미도시)을 통하여 디스프레이 장치로 전송된다.
도 4는 본 발명에 따른 영상 처리 장치(그래픽 제어기)의 제2 실시 예를 보이는 블록도로서, 프레임 버퍼(400) 및 영상 처리부(401)로 구성된다. 본 발명에서 영상 처리부(401)는 VIP(401-1), 메모리 인터페이스(401-2), 버스 인터페이스(401-3), G.E.(401-4), 인코더(401-5), 통신망 제어부(401-6)로 구성된다.
이어서, 도 4를 참조하여 본 발명을 상세히 설명한다.
프레임 버퍼(400)는 영상 처리부(401)에서 처리된 그래픽 및 비디오 신호를 저장한다. 프레임 버퍼(400)는 그래픽 신호가 저장되는 영역과 비디오 신호가 저장되는 영역이 별도로 구분되어 있다.
VIP(401-1)는 외부의 디코더(미도시)로부터 입력되는 비디오 신호를 메모리 인터페이스(401-2)를 통하여 프레임 버퍼(400)에 저장한다.
하기에 가속 처리부로 표기된 그래픽 엔진(401-4)은 점, 선, 사각형 및 다각형 그리기(Drawing) 및/또는 BitBlt(Bit Block Transfer)와 같은 그래픽 신호의 렌더링, 및/또는 동영상을 실시간에 디코딩하기 위한 MC(Motion Compensation)와 IDCT(Inverse Discrete Cosine Transform)을 가속 처리한다. 3차원 그래픽 처리의 경우, 그래픽 엔진(401-4)이 제공하는 렌더링 형태로는 실감 화면을 위한 텍스춰 맵핑(Texture Mapping), 부드러운 표면 묘사를 위한 고로드 쉐이딩(GouraudShading), 감춰진 선이나 면을 처리하기 위한 뎁스(Depth), 화면의 특수 효과를 위한 포그(Fog)나 알파 블랜딩(Alpha Blending), 묘사된 화면의 질을 향상시키기 위한 앤티 얼라이싱(Anti-aliasing), 화면의 특정 요소를 잘라내기 위한 마스킹(Msking), 적은 양의 프레임 버퍼(400)로 고급의 화질을 제공하는 디더링(Dithering) 및 화면상에 특정 오브젝트를 용이하게 그리거나 지울 수 있는 로지컬 연산 기능이 있다.
인코더(401-5)는 디스플레이 장치로 전송할 프레임 신호 즉, 이전 화면과 현재 화면에 차이가 나는 부분을 각 프로토콜에 맞게 인코딩 하여 버스 인터페이스(401-3)를 통하여 컴퓨터 내의 시스템 메모리에 저장하거나 프레임 버퍼(400)에 저장한다. 현재 화면과 이전 화면의 차이는 비트맵 형식으로 나타내어 질 수 있고, 이전 화면에서 현재 화면이 구성되기까지 사용된 소정의 명령 집합으로, 또는 디스플레이 장치가 미리 알고 있는 객체들에 대한 정보 집합으로 나타내 질 수 있으며, 인코더(401-5)는 이를 이용하여 그래픽 및 비디오 신호의 부호화를 수행한다.
본 발명의 제2 실시 예에서는 압축된 그래픽 및 비디오 신호를 직접 통신망으로 전송하도록 제어하는 통신망 제어부(401-6)를 내장하고 있기 때문에, 제1 실시 예에서와 같이 그래픽 제어기에서 처리된 신호를 컴퓨터에서 재 수신한 후 통신망을 통하여 디스플레이 장치로 전송할 필요 가 없고, 통신망 제어부(401-6)로부터 출력된 그래픽 및 비디오 신호를 통신망을 통하여 직접 디스플레이 장치로 전송한다.
도 5는 본 발명에 따른 영상 처리 장치(그래픽 제어기)의 제3 실시 예를 보이는 블록도로서, 프레임 버퍼(500) 및 영상 처리부(501)로 구성된다. 본 발명에서 영상 처리부(501)는 VIP(501-1), 메모리 인터페이스(501-2), 버스 인터페이스(501-3), 인코더(501-4)로 구성된다.
이어서, 도 5를 참조하여 본 발명을 상세히 설명한다.
프레임 버퍼(500)는 영상 처리부(501)에서 처리된 그래픽 및 비디오 신호를 저장한다. 프레임 버퍼(500)는 그래픽 신호가 저장되는 영역과 비디오 신호가 저장되는 영역이 별도로 구분되어 있다.
VIP(501-1)는 외부의 디코더(미도시)로부터 입력되는 비디오 신호를 메모리 인터페이스(501-2)를 통하여 프레임 버퍼(500)에 저장한다.
인코더(501-4)는 프레임 버퍼(500)에 저장된 그래픽 및 비디오 신호를 인코딩 한다. 인코더(501-4)는 디스플레이 장치로 전송할 프레임 신호 즉, 이전 화면과 현재 화면에 차이가 나는 부분을 각 프로토콜에 맞게 인코딩 하여 버스 인터페이스(501-3)를 통하여 컴퓨터 내의 시스템 메모리에 저장한다. 현재 화면과 이전 화면의 차이는 비트맵 형식으로 나타내어 질 수 있고, 이전 화면에서 현재 화면이 구성되기까지 사용된 소정의 명령 집합으로, 또는 디스플레이 장치가 미리 알고 있는 객체들에 대한 정보 집합으로 나타내 질 수 있으며, 인코더(501-4)는 이를 이용하여 그래픽 및 비디오 신호의 부호화를 수행한다.
부호화된 그래픽 및 비디오 신호는 컴퓨터 내의 시스템 메모리에 저장된다. 컴퓨터 내의 시스템 메모리에 저장된 압축 신호는 컴퓨터의 제어 하에 통신망을 통하여 디스플레이 장치로 전송된다.
본 발명의 제3 실시 예에는 그래픽 엔진이 내장되어 있지 않기 때문에, 부호화된 신호를 수신한 디스플레이 장치가 그래픽 렌더링 기능을 수행하거나, 소프트웨어적으로 그래픽 처리를 수행한다.
도 6은 본 발명에 따른 영상 처리 장치(그래픽 제어기)의 제4 실시 예를 보이는 블록도로서, 프레임 버퍼(600) 및 영상 처리부(601)로 구성된다. 본 발명에서 영상 처리부(601)는 VIP(601-1), 메모리 인터페이스(601-2), 버스 인터페이스(601-3), 인코더(601-4), 통신망 제어부(601-5)로 구성된다.
이어서, 도 6을 참조하여 본 발명을 상세히 설명한다.
프레임 버퍼(600)는 영상 처리부(601)에서 처리된 그래픽 및 비디오 신호를 저장한다. 프레임 버퍼(600)는 그래픽 신호가 저장되는 영역과 비디오 신호가 저장되는 영역이 별도로 구분되어 있다.
VIP(601-1)는 외부의 디코더(미도시)로부터 입력되는 비디오 신호를 메모리 인터페이스(601-2)를 통하여 프레임 버퍼(600)에 저장한다.
인코더(601-4)는 프레임 버퍼(600)에 저장된 그래픽 및 비디오 신호를 인코딩 한다. 인코더(601-4)는 디스플레이 장치로 전송할 프레임 신호 즉, 이전 화면과 현재 화면에 차이가 나는 부분을 각 프로토콜에 맞게 인코딩 하여 버스 인터페이스(601-3)를 통하여 컴퓨터 내의 시스템 메모리에 저장한다. 현재 화면과 이전 화면의 차이는 비트맵 형식으로 나타내어 질 수 있고, 이전 화면에서 현재 화면이 구성되기까지 사용된 소정의 명령 집합으로, 또는 디스플레이 장치가 미리 알고 있는 객체들에 대한 정보 집합으로 나타내 질 수 있으며, 인코더(601-4)는 이를 이용하여 그래픽 및 비디오 신호의 부호화를 수행한다.
본 발명의 제4 실시 예에는 그래픽 엔진이 내장되어 있지 않기 때문에, 부호화된 신호를 수신한 디스플레이 장치가 그래픽 렌더링 기능을 수행하거나, 소프트웨어적으로 그래픽 처리를 수행한다.
본 발명의 제4 실시 예에서는 압축된 그래픽 및 비디오 신호를 직접 통신망으로 전송하도록 제어하는 통신망 제어부(601-5)를 내장하고 있기 때문에, 제1 및 제3 실시 예에서와 같이 그래픽 제어기에서 처리된 신호를 컴퓨터에서 재 수신한 후 통신망을 통하여 디스플레이 장치로 전송할 필요가 없고, 통신망 제어부(601-5)로 출력된 그래픽 및 비디오 신호를 통신망을 통하여 직접 디스플레이 장치로 전송한다.
도 7은 본 발명에 따른 처리된 영상을 수신하는 영상 수신 장치 및 방법을 설명하기 위한 블록도로서, 유/무선 네트워크를 포함하는 통신망(700), 시스템 메모리(701), 마이크로 프로세서(702), 그래픽 제어기(703), 프레임 버퍼(704), 디스플레이부(705)로 구성된다.
이어서, 도 7을 참조하여 본 발명을 상세히 설명한다.
본 발명에서의 영상 수신 장치는 하기의 디스플레이 장치와 동일 기능을 가진다.
시스템 메모리(701)는 영상 수신 장치를 동작시키기 위한 각종 데이터를 저장하고 있다.
마이크로 프로세서(702)는 통신망(700)을 통해 영상 신호를 수신하기 위해 통신망(700)을 제어하고, 통신망(700)을 통해 수신된 압축 영상 신호에 대해 실시간으로 압축을 해제한다. 또한 마이크로 프로세서(702)는 영상 수신 장치가 컴퓨터와 연결되어 있지 않은 상태에서도 자체적으로 통신망(700) 접근이 가능하도록 제어한다
그래픽 제어기(703)는 전송되는 영상 신호 중 처리되지 않은 그래픽 신호에 대해 그래픽 가속 기능을 수행하고, 전송되는 영상 신호 중 처리되지 않은 비디오 신호에 대해 스케일링, 필터링, 색 좌표 변환 등을 수행한다. 그래픽 엔진(301-4/401-5)이 포함된 제1 및 제2 실시 예로부터 신호가 전송된 경우, 그래픽 제어기(703)는 처리되지 않은 비디오 신호에 대해 스케일링, 필터링, 색 좌표 변환 등을 수행한다. 그러나, 그래픽 엔진이 포함되지 않은 제1 및 제3 실시 예로부터 신호가 전송된 경우 그래픽 제어기(703)는 처리되지 않은 그래픽 신호의 렌더링 및 비디오 신호에 대해 스케일링, 필터링, 색 좌표 변환 등을 수행한다. 이때 그래픽 제어기(703)는 그래픽 엔진을 포함하여 그래픽 신호의 렌더링을 하드웨어적으로 수행하거나, 그래픽 신호의 렌더링을 소프트웨어적으로 처리한다. 그래픽 제어기(703)는 처리된 그래픽 신호 및 비디오 신호를 합성하여 디스플레이를 위한 신호로 출력한다.
프레임 버퍼(704)는 처리되는 모든 그래픽 및 비디오 신호를 저장 및 출력한다.
PDA 또는 STB와 같은 구조를 가지는 디스플레이부(705)는 그래픽제어기(703)로부터 출력되는 합성된 그래픽 및 비디오 신호를 디스플레이 한다.
본 발명의 영상 수신 장치는 화면을 출력하는 기능 이외에 주변 장치를 접속할 수 있는 기능을 가지고 있다. 예를 들어, 영상 수신 장치는 마우스(미도시), 키보드(미도시), 프린터(미도시), 스캐너(미도시) 등의 장치를 접속하여 사용할 수 있다.
본 발명은 상술한 실시 예에 한정되지 않으며 본 발명의 사상 내에서 당업자에 의한 변형이 가능함은 물론이다.
상술한 바와 같이 본 발명에 따르면, 디스플레이 장치로 전송될 영상 신호 중 중복되는 부분을 없애고 압축 처리하여 전송량을 최소화하도록 도와주는 그래픽 콘트롤러를 이용함으로써 통신망을 통해 원할하게 영상 신호를 전송할 수 있으며, 영상 수신 장치에서는 최소화된 영상 신호를 복호화 함으로써, 원할한 영상 신호를 디스플레이 할 수 있고, 복수의 컴퓨터에서 전송된 복수의 화면을 하나의 화면에서 동시에 볼 수 있는 효과를 창출한다.

Claims (16)

  1. 통신망을 통하여 디스플레이 장치로 전송될 영상을 처리하는 장치에 있어서,
    상기 디스플레이 장치의 요청에 의해 처리될 그래픽 신호의 렌더링을 가속하여 처리하는 가속 처리부; 및
    가속 처리된 그래픽 신호 및 그와 연계된 비디오 신호 중 이전 화면과 차이가 나는 부분의 그래픽 및 비디오 신호에 대해 부호화하는 부호화부를 포함하는 영상 처리 장치.
  2. 제 1항에 있어서, 상기 가속 처리부에서 출력되는 그래픽 및 비디오 신호를 구분하여 각각의 영역에 저장하는 저장부를 더 포함하는 것을 특징으로 하는 영상 처리장치.
  3. 제 1항에 있어서, 상기 부호화부는
    비트맵 형식으로 나타내어지는 현재 화면과 이전 화면의 다른 부분, 이전 화면에서 현재 화면이 구성되기까지 사용된 소정의 명령 집합 또는 상기 디스플레이 장치가 미리 알고 있는 객체들에 대한 정보 집합을 이용하여 상기 그래픽 및 비디오 신호의 부호화를 수행하는 것을 특징으로 하는 영상 처리 장치.
  4. 통신망을 통하여 디스플레이 장치로 전송될 영상을 처리하는 장치에 있어서,
    상기 디스플레이 장치의 요청에 의해 처리될 처리될 그래픽 신호의 렌더링을 가속 처리하는 가속 처리부;
    가속 처리된 그래픽 신호 및 그와 연계된 비디오 신호 중 이전 화면과 차이가 나는 부분의 그래픽 및 비디오 신호에 대해 부호화하는 부호화부; 및
    상기 부호화된 그래픽 및 비디오 신호를 통신망을 통하여 상기 디스플레이 장치로 전송하기 위해 통신 방식을 제어하는 통신망 제어부를 포함하는 영상 처리장치.
  5. 제 4항에 있어서, 상기 가속 처리부에서 출력되는 그래픽 및 비디오 신호를 구분하여 각각의 영역에 저장하는 저장부를 더 포함하는 것을 특징으로 하는 영상 처리장치.
  6. 제 4항에 있어서, 상기 부호화부는
    비트맵 형식으로 나타내어지는 현재 화면과 이전 화면의 다른 부분, 이전 화면에서 현재 화면이 구성되기까지 사용된 소정의 명령 집합 또는 상기 디스플레이 장치가 미리 알고 있는 객체들에 대한 정보 집합을 이용하여 상기 그래픽 및 비디오 신호의 부호화를 수행하는 것을 특징으로 하는 영상 처리 장치.
  7. 통신망을 통하여 디스플레이 장치로 전송될 영상을 처리하는 장치에 있어서,
    상기 디스플레이 장치의 요청에 의해 처리될 그래픽 신호 및 그와 연계된 비디오 신호 중 이전 화면과 차이가 나는 부분의 그래픽 및 비디오 신호에 대해 부호화하는 부호화부를 포함하는 영상 처리 장치.
  8. 제 7항에 있어서, 부호화 전의 상기 그래픽 및 비디오 신호를 구분하여 각각의 영역에 저장하는 저장부를 더 포함하는 것을 특징으로 하는 영상 처리장치.
  9. 제 7항에 있어서, 상기 부호화부는
    비트맵 형식으로 나타내어지는 현재 화면과 이전 화면의 다른 부분, 이전 화면에서 현재 화면이 구성되기까지 사용된 소정의 명령 집합 또는 상기 디스플레이 장치가 미리 알고 있는 객체들에 대한 정보 집합을 이용하여 상기 그래픽 및 비디오 신호의 부호화를 수행하는 것을 특징으로 하는 영상 처리 장치.
  10. 통신망을 통하여 디스플레이 장치로 전송될 영상을 처리하는 장치에 있어서,
    상기 디스플레이 장치의 요청에 의해 처리될 그래픽 신호 및 그와 연계된 비디오 신호 중 이전 화면과 차이가 나는 부분의 그래픽 및 비디오 신호에 대해 부호화하는 부호화부; 및
    상기 부호화된 그래픽 및 비디오 신호를 통신망을 통하여 상기 디스플레이 장치로 전송하기 위해 통신 방식을 제어하는 통신망 제어부를 포함하는 영상 처리 장치.
  11. 제 10항에 있어서, 부호화전의 상기 그래픽 및 비디오 신호를 구분하여 각각의 영역에 저장하는 저장부를 더 포함하는 것을 특징으로 하는 영상 처리장치.
  12. 제 10항에 있어서, 상기 부호화부는
    비트맵 형식으로 나타내어지는 현재 화면과 이전 화면의 다른 부분, 이전 화면에서 현재 화면이 구성되기까지 사용된 소정의 명령 집합 또는 상기 디스플레이장치가 미리 알고 있는 객체들에 대한 정보 집합을 이용하여 상기 그래픽 및 비디오 신호의 부호화를 수행하는 것을 특징으로 하는 영상 처리 장치.
  13. 통신망을 통하여 컴퓨터로부터 전송되는 영상 신호를 수신하는 장치에 있어서,
    소정의 통신 방식으로 상기 컴퓨터로부터 제공되는 부호화된 그래픽 및 비디오 신호를 수신하기 위해 상기 통신망을 제어하는 통신망 제어부;
    상기 부호화된 그래픽 및 비디오 신호를 실시간으로 해독하는 해독부; 및
    상기 해독된 그래픽 신호의 렌더링을 가속 처리 및/또는 상기 해독된 비디오 신호의 디코딩, 스케일링, 필터링, 색 좌표 변환 등 일련의 비디오 처리를 수행하고, 상기 그래픽 신호 및 비디오 신호를 합성하여 디스플레이를 위한 신호로 출력하는 영상 처리부를 포함하는 영상 수신 장치.
  14. 제13항에 있어서, 상기 장치는
    상기 통신망 제어부, 해독부 및 영상 처리부에서 처리되는 모든 그래픽 및 비디오 신호를 저장하고 출력하는 저장부를 더 포함하는 영상 수신 장치.
  15. 제 19항에 있어서, 상기 통신망 제어부는
    상기 장치가 상기 컴퓨터의 네트워크 인터페이스 카드의 도움을 받지 않고 자체적으로 상기 통신망 접근이 가능하도록 제어하는 것을 특징으로 하는 영상 수신 장치.
  16. 통신망을 통하여 컴퓨터로부터 전송되는 영상 신호를 수신하는 방법에 있어서,
    (a) 소정의 통신 방식을 제어하여 상기 통신망을 통하여 상기 컴퓨터로부터 제공되는 부호화된 그래픽 및 비디오 신호를 수신하는 단계;
    (b) 상기 (a)단계에서 수신된 그래픽 및 비디오 신호를 실시간으로 해독하는 단계;
    (c) 상기 (b)단계에서 해독된 상기 그래픽 신호의 렌더링을 가속 처리 및/또는 상기 비디오 신호의 디코딩, 스케일링, 필터링, 색 좌표 변환 등 일련의 비디오 처리를 수행하고, 상기 그래픽 신호 및 비디오 신호를 합성하는 단계; 및
    (d) 상기 합성된 그래픽 및 비디오 신호를 디스플레이 하는 단계를 포함하는 영상 수신 방법.
KR10-2002-0016473A 2002-03-26 2002-03-26 영상 처리 장치 및 처리된 영상을 수신하는 장치 및 방법 KR100497353B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0016473A KR100497353B1 (ko) 2002-03-26 2002-03-26 영상 처리 장치 및 처리된 영상을 수신하는 장치 및 방법
US10/216,838 US20030184549A1 (en) 2002-03-26 2002-08-13 Image processing apparatus, and apparatus for and method of receiving processed image

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0016473A KR100497353B1 (ko) 2002-03-26 2002-03-26 영상 처리 장치 및 처리된 영상을 수신하는 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20030077375A true KR20030077375A (ko) 2003-10-01
KR100497353B1 KR100497353B1 (ko) 2005-06-23

Family

ID=28450078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0016473A KR100497353B1 (ko) 2002-03-26 2002-03-26 영상 처리 장치 및 처리된 영상을 수신하는 장치 및 방법

Country Status (2)

Country Link
US (1) US20030184549A1 (ko)
KR (1) KR100497353B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490401B1 (ko) * 2002-03-26 2005-05-17 삼성전자주식회사 ＴＣ（Ｔｈｉｎ－Ｃｌｉｅｎｔ）환경에서 영상 처리 장치 및 방법
KR100794623B1 (ko) * 2005-06-20 2008-01-14 주식회사 픽스트리 가속화 프로세싱을 실시간으로 수행하는 디코더시스템의 작동방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7885336B2 (en) * 2001-02-05 2011-02-08 Ati Technologies Ulc Programmable shader-based motion compensation apparatus and method
DE102007056431A1 (de) * 2007-11-23 2009-06-04 Siemens Ag Vorrichtung und Verfahren zur Anpassung von medizinischen Bildern für die Darstellung auf einem Großdisplay
US20100013839A1 (en) * 2008-07-21 2010-01-21 Rawson Andrew R Integrated GPU, NIC and Compression Hardware for Hosted Graphics
US8373708B2 (en) * 2008-07-30 2013-02-12 Nvidia Corporation Video processing system, method, and computer program product for encrypting communications between a plurality of graphics processors
US8319780B2 (en) * 2008-07-30 2012-11-27 Nvidia Corporation System, method, and computer program product for synchronizing operation of a first graphics processor and a second graphics processor in order to secure communication therebetween
KR20110024642A (ko) * 2009-09-02 2011-03-09 삼성전자주식회사 디스플레이장치 및 그 제어 방법
US9577618B2 (en) * 2012-12-20 2017-02-21 Advanced Micro Devices, Inc. Reducing power needed to send signals over wires
GB2561152B (en) * 2017-03-21 2021-01-13 Advanced Risc Mach Ltd Data processing systems
KR20220122845A (ko) * 2021-02-26 2022-09-05 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법, 그리고 불휘발성 메모리 장치를 포함하는 전자 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274753A (en) * 1990-05-24 1993-12-28 Apple Computer, Inc. Apparatus for distinguishing information stored in a frame buffer
US5432900A (en) * 1992-06-19 1995-07-11 Intel Corporation Integrated graphics and video computer display system
JP2743827B2 (ja) * 1994-05-09 1998-04-22 日本電気株式会社 動画像ディジタル圧縮伝送方式
KR970019668A (ko) * 1995-09-13 1997-04-30 구자홍 전방향 분석기
US5896176A (en) * 1995-10-27 1999-04-20 Texas Instruments Incorporated Content-based video compression
KR100236998B1 (ko) * 1996-11-20 2000-01-15 정선종 멀티미디어 데이타의 입출력 기능을 갖는 3차원그래픽 가속 장치 및 그 데이타 처리 방법
US5936641A (en) * 1997-06-27 1999-08-10 Object Technology Licensing Corp Graphics hardware acceleration method, computer program, and system
WO1999044121A2 (en) * 1998-02-26 1999-09-02 Sun Microsystems, Inc. Method and apparatus for dynamic distributed computing over a network
US6593937B2 (en) * 1998-06-18 2003-07-15 Sony Corporation Method of and apparatus for handling high bandwidth on-screen-display graphics data over a distributed IEEE 1394 network utilizing an isochronous data transmission format
KR100468384B1 (ko) * 2001-07-28 2005-01-27 (주)하이칩스 운동객체기반에서의 움직임 예측 웨이브렛 동영상 압축 및복원장치
US20030058248A1 (en) * 2001-09-21 2003-03-27 Hochmuth Roland M. System and method for communicating graphics over a network
KR100490401B1 (ko) * 2002-03-26 2005-05-17 삼성전자주식회사 ＴＣ（Ｔｈｉｎ－Ｃｌｉｅｎｔ）환경에서 영상 처리 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490401B1 (ko) * 2002-03-26 2005-05-17 삼성전자주식회사 ＴＣ（Ｔｈｉｎ－Ｃｌｉｅｎｔ）환경에서 영상 처리 장치 및 방법
KR100794623B1 (ko) * 2005-06-20 2008-01-14 주식회사 픽스트리 가속화 프로세싱을 실시간으로 수행하는 디코더시스템의 작동방법

Also Published As

Publication number Publication date
KR100497353B1 (ko) 2005-06-23
US20030184549A1 (en) 2003-10-02

Similar Documents

Publication Publication Date Title
US5933148A (en) Method and apparatus for mapping texture
US7271814B2 (en) Systems and methods for generating visual representations of graphical data and digital document processing
US7281213B2 (en) System and method for network transmission of graphical data through a distributed application
US10733963B2 (en) Information processing apparatus and image processing method
US20070234229A1 (en) Server apparatus of computer system
US8766993B1 (en) Methods and apparatus for enabling multiple remote displays
US8723891B2 (en) System and method for efficiently processing digital video
KR100497353B1 (ko) 영상 처리 장치 및 처리된 영상을 수신하는 장치 및 방법
CN102375718A (zh) 在无线显示表面上显示特定窗口
JPH06303423A (ja) 複合様式・複合信号源映像信号結合システム
US20060053233A1 (en) Method and system for implementing a remote overlay cursor
GB2484736A (en) Connecting a display device via USB interface
US20160005379A1 (en) Image Generation
CN112203124B (zh) 显示装置及其控制方法
KR100490401B1 (ko) ＴＣ（Ｔｈｉｎ－Ｃｌｉｅｎｔ）환경에서 영상 처리 장치 및 방법
JP2001508576A (ja) データ処理システム
GB2485613A (en) Display control device
JPH04248771A (ja) 情報隠蔽方法
CN115988265A (zh) 一种显示画面的渲染方法、装置和终端设备
CN116966546A (zh) 图像处理方法、装置、介质、设备和程序产品
US9892707B2 (en) Decompressing stored display data every frame refresh
JP2005322233A (ja) 大型のオーバーレイされたカメラ画像を圧縮符号化するためのメモリ効率の良い方法及び装置
JP2001282211A (ja) 表示制御システム、その表示制御方式および表示装置
JPH07182512A (ja) グラフィックス表示処理装置
JP2010091845A (ja) 画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee