KR20030077186A - Mos controlled thyristor - Google Patents
Mos controlled thyristor Download PDFInfo
- Publication number
- KR20030077186A KR20030077186A KR1020020016134A KR20020016134A KR20030077186A KR 20030077186 A KR20030077186 A KR 20030077186A KR 1020020016134 A KR1020020016134 A KR 1020020016134A KR 20020016134 A KR20020016134 A KR 20020016134A KR 20030077186 A KR20030077186 A KR 20030077186A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- trench gate
- trench
- thyristor
- base
- Prior art date
Links
- 238000005530 etching Methods 0.000 claims abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000000452 restraining effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
- H01L29/7408—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a capacitor or a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
Description
본 발명은 고전압 고전류를 제어하는 장치에 사용되는 전력용 반도체 소자인 MOS(Metal-Oxide Semiconductor) 구동 사이리스터에 관한 것으로, 특히 MOS 구동사이리스터 중에서 베이스저항제어 사이리스터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a metal-oxide semiconductor (MOS) drive thyristor, which is a power semiconductor device used in an apparatus for controlling high voltage and high current, and more particularly, to a base resistance control thyristor among MOS drive thyristors.
전력 제어 분야에서 이용되고 있는 대전력용 반도체 소자 가운데, 현재 가장 널리 상용화되고 있는 GTO(Gate Turn-Off thyristor)는 전류 구동 방식을 적용하기 때문에 구동 회로 구현이 어려울 뿐만 아니라 게이트 구동 전류에 의한 전력 손실이 매우 크다는 단점을 갖는다. 따라서 향후 GTO를 대체할 수 있는 소자의 필요성이 증대되고 있다.Gate turn-off thyristor (GTO), the most widely used high power semiconductor device used in the power control field, is not only hard to implement the driving circuit but also the power loss due to the gate driving current. This has the disadvantage of being very large. Therefore, the need for a device that can replace the GTO in the future is increasing.
MOS 구동 사이리스터는 전압 구동 방식을 채택함으로써 이러한 문제점을 근본적으로 해결할 수 있기 때문에 현재 매우 활발한 연구가 진행 중에 있다. 대표적인 소자로는 MCT(MOS Controlled Thyristor) 외에 BRT(Base Resistance controlled Thyristor), EST(emitter switched thyristor) 등이 발표된 바 있다.Since MOS driving thyristors can fundamentally solve this problem by adopting a voltage driving method, very active research is being conducted. In addition to the MOS controlled thyristor (MCT), representative devices include base resistance controlled thyristor (BRT) and emitter switched thyristor (EST).
이 가운데 베이스저항제어 사이리스터(Base Resistance controlled Thyristor : 이하 BRT)는 IGBT(Insulated Gated Bipolar Transistor)에 활용되는 공정을 그대로 적용 가능함으로써 MCT에 비해 제작 공정이 용이하다.Among them, Base Resistance Control Thyristor (BRT) can be applied to IGBT (Insulated Gated Bipolar Transistor) as it is, making the manufacturing process easier than MCT.
그런데, BRT는 순방향 동작 시에 트랜지스터 방식의 구동을 한 후 사이리스터를 도통시키는 원리를 이용하므로, 트랜지스터의 큰 온-저항과 사이리스터의 작은 온-저항간의 차이에 의한 스냅-백(snap-back)이 발생한다. 이러한 스냅-백 영역은 소자의 응용 시 문제점을 야기할 수 있다. 특히 소자를 집적한 다이(Die)로써 턴-온(turn-on)시킬 때, 불균일한 소자 동작이 발생하여 국부적인 온도 상승을 유발할 수 있다.However, since the BRT uses the principle of conducting the thyristor after conducting the transistor type driving in the forward operation, the snap-back caused by the difference between the large on-resistance of the transistor and the small on-resistance of the thyristor is prevented. Occurs. Such snap-back regions can cause problems in the application of the device. In particular, when the device is turned on with an integrated die, non-uniform device operation may occur, causing local temperature rise.
스냅-백 현상의 발생 원리를 도 1을 참조하여 보다 상세히 설명하기로 한다.도 1은 일반적인 베이스저항제어 사이리스터의 간략한 구조를 나타낸다. 도 1을 참조하면, 소자를 온 시키기 위하여 게이트(109)에 문턱 전압보다 큰 전압을 가하면 전자는 n+ 캐소드(107)에서 출발하여 게이트(109) 하단의 n-채널을 거쳐 n- 드리프트 층(104)에 주입된다. 주입된 전자 전류는 pnp 트랜지스터의 베이스 전류 역할을 하여 트랜지스터를 구동시킨다. 그 결과 정공들이 p+ 애노드 영역(103)으로부터 n- 드리프트 층(104)으로 주입된다. 정공들이 p- 베이스(106)에 도달하면 p- 베이스(106) / n+ 캐소드(107) 간의 전위 장벽을 넘지 못하고 측방향으로 흘러 p+ 캐소드(105)를 경유하여 캐소드 전극(110)으로 빠져나간다. 따라서 BRT는 동작의 초반에는 트랜지스터 방식으로 도통되어 온-저항이 크게 나타난다.The principle of occurrence of the snap-back phenomenon will be described in more detail with reference to Fig. 1. Fig. 1 shows a simplified structure of a general base resistance control thyristor. Referring to FIG. 1, when a voltage greater than a threshold voltage is applied to the gate 109 to turn on the device, electrons start from the n + cathode 107 and pass through the n-channel below the gate 109 to the n-drift layer 104. ) Is injected. The injected electron current acts as the base current of the pnp transistor to drive the transistor. As a result, holes are injected into the n− drift layer 104 from the p + anode region 103. When the holes reach the p− base 106, they flow laterally without exiting the potential barrier between the p− base 106 / n + cathode 107 and exit to the cathode electrode 110 via the p + cathode 105. Therefore, BRT is conducted in a transistor manner at the beginning of operation so that the on-resistance is large.
애노드 전압이 점차로 증가하면 p+ 애노드(103)로부터의 정공 주입량이 증가하여 p- 베이스(106)에 도달하는 정공 전류가 증가한다. 이때 p- 베이스(106) 내의 수평 경로상의 저항 (이하 RP)에 의해 전압강하(Vp)가 발생하게 되고 p- 베이스(106) / n+ 캐소드(107) 접합에 순방향 전압을 가한 것과 같은 효과를 갖게 된다. 전압강하치가 어느 순간 0.7V에 도달하면 p- 베이스(106) / n+ 캐소드(107)가 순방향으로 도통되어 npn 트랜지스터를 도통 시킨다. 그 결과 BRT는 사이리스터 방식으로 동작하고 온-저항이 낮아진다. 이와 같이 BRT는 소자의 도통 시에 트랜지스터 방식에서 사이리스터 방식으로의 동작의 전환이 요구되므로, 스냅-백 현상이 발생하게 된다.As the anode voltage increases gradually, the hole injection amount from the p + anode 103 increases, increasing the hole current reaching the p− base 106. The resistance on the horizontal path in a p- base 106 (hereinafter referred to as P R), the voltage drop (Vp) is generated by the same effect as applying a forward voltage to the p- base 106 / n + cathode 107 and junction Will have When the voltage drop reaches 0.7V at some point, the p− base 106 / n + cathode 107 conducts in the forward direction to conduct the npn transistor. As a result, the BRT operates in a thyristor fashion and has low on-resistance. As described above, since the BRT requires switching of the operation from the transistor method to the thyristor method when the device is connected, the snap-back phenomenon occurs.
소자를 턴-오프 시키기 위해서는 게이트(109)에 음의 전압을 가하게 된다.이 때 p- 베이스(106)와 p+ 캐소드(105-2)는 p-채널에 의해서 연결되게 되며 그 결과 p- 베이스(106)에서 n+ 캐소드(107)로 흐르던 전류중의 일부는 p+ 캐소드(105-2)를 통해서 빠져나가게 된다. 이 때 p+ 캐소드(105-2)를 통해서 빠져나가는 전류로 인하여 npn 사이리스터 구조의 재발생 사이리스터 동작(regenerative thyristor action)이 억제되어서 소자의 턴-오프가 일어나게 된다.To turn off the device, a negative voltage is applied to the gate 109. At this time, the p-base 106 and the p + cathode 105-2 are connected by the p-channel, resulting in a p-base ( Some of the current that flowed to n + cathode 107 at 106 is forced out through p + cathode 105-2. At this time, the current exiting through the p + cathode 105-2 suppresses the regenerative thyristor action of the npn thyristor structure, thereby causing the device to turn off.
그런데, 소자에 흐르는 전류가 어느 이상이 되면 게이트에 음의 전압을 가하여도 소자가 턴-오프 되지 않게 된다. 이는 p- 베이스(106)에서 n+ 캐소드(107)로 흐르는 전류가 너무 커서 p+ 캐소드(105-2)를 통한 우회전류 성분에도 불구하고 사이리스터 동작이 억제되지 않기 때문이다. BRT 소자의 최대제어가능전류(maximum controllable current : MCC)는 게이트 전압의 제어에 의해 소자가 턴-오프(turn-off)될 수 있는 최대 애노드 전류치로 정의되는데, 대체로 낮은 값을 보이고 있어 소자의 실제 응용 측면에서 보다 향상된 결과가 요구되고 있다.However, when the current flowing through the device is over, the device is not turned off even when a negative voltage is applied to the gate. This is because the current flowing from the p− base 106 to the n + cathode 107 is so large that the thyristor operation is not suppressed despite the bypass current component through the p + cathode 105-2. The maximum controllable current (MCC) of a BRT device is defined as the maximum anode current at which the device can be turned off by the control of the gate voltage. Improved results are needed in terms of applications.
따라서 본 발명의 목적은 최대제어가능전류가 증가된 베이스저항제어 사이리스터를 제공함에 있다.It is therefore an object of the present invention to provide a base resistance control thyristor with an increased maximum controllable current.
본 발명의 다른 목적은 스냅백이 억제된 베이스저항제어 사이리스터를 제공함에 있다.Another object of the present invention is to provide a base resistance control thyristor with a suppression of snapback.
상기한 목적을 달성하기 위하여 본 발명은 모스 구동 사이리스터에 있어서, 게이트를 형성시키기 전 상기 게이트의 수직인 방향으로 다수 개의 트렌치를 식각하여 핑거 게이트와 주 게이트를 동시에 형성한 트렌치 게이트와, 형성된 트렌치 게이트를 마스크로 이용하여 자기정렬되게 형성한 p- 베이스를 가짐으로, 상기 트렌치 게이트를 통해 주 게이트의 채널 폭을 증가시키도록 함을 특징으로 한다.In order to achieve the above object, the present invention provides a MOS driving thyristor, a trench gate formed by simultaneously etching a plurality of trenches in a vertical direction of the gate to form a finger gate and a main gate before forming the gate, and a trench gate formed at the same time. It has a p- base formed to be self-aligned using a mask to increase the channel width of the main gate through the trench gate.
도 1은 일반적인 베이스저항제어 사이리스터의 개략적인 구조도.1 is a schematic structural diagram of a general base resistance control thyristor.
도 2는 본 발명의 일 실시예에 따른 트렌치 게이트를 가지는 베이스저항제어 사이리스터의 구조도2 is a structural diagram of a base resistance control thyristor having a trench gate according to an embodiment of the present invention;
도 3은 도 2 중 트렌치 게이트 베이스저항제어 사이리스터의 핑거 게이트 구조도3 is a finger gate structure diagram of a trench gate base resistance control thyristor of FIG.
도 4는 본 발명의 일 실시예에 따라 제조된 베이스저항제어 사이리스터의 순방향 전압 특성을 나타내는 그래프Figure 4 is a graph showing the forward voltage characteristics of the base resistance control thyristor manufactured according to an embodiment of the present invention
도 5는 본 발명의 일 실시예에 따라 제조된 베이스저항제어 사이리스터의 최대제어가능전류 특성을 나타내는 그래프Figure 5 is a graph showing the maximum controllable current characteristics of the base resistance control thyristor manufactured according to an embodiment of the present invention
이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 구성 소자 등과 같은 특정 사항들이 나타나고 있는데 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, specific details such as specific components are shown, which are provided to help a more general understanding of the present invention, and it is understood that these specific details may be changed or changed within the scope of the present invention. It is self-evident to those of ordinary knowledge in Esau.
도 2는 본 발명의 일 실시예에 따른 트렌치 게이트를 가지는 베이스 저항제어 사이리스터의 구조도이다. 본 발명에 따른 트렌치 게이트를 가지는 베이스 저항 사이리스터는 BRT의 최대제어가능전류(MCC)를 증가시키고 스냅백을 제거하기 위해서 트렌치 게이트(203) 구조와 자기정렬 주름(corrugated) p-베이스(201)를 이용하였다. 자기정렬 주름 p-베이스(201)는 핑거 게이트 구조의 형성을 통해 구현된다. 제안된 트렌치 게이트 CB-BRT 는 게이트를 형성시키기 전에 먼저 게이트의 수직인 방향으로 여러 개의 트렌치를 식각하고 그 위에 핑거 게이트와 주 게이트를 동시에 형성시킨다. 주게이트와 핑거 게이트는 동시에 형성되는 것이므로 핑거 게이트 형성을 위해서 추가되는 공정은 없다. 게이트 형성 후, 게이트를 마스크로 이용하여 자기정렬 된 p-베이스(201)를 형성하게 된다.2 is a structural diagram of a base resistance control thyristor having a trench gate according to an embodiment of the present invention. The base resistive thyristor having a trench gate according to the present invention is provided with a trench gate 203 structure and a self-aligned corrugated p-base 201 to increase the maximum controllable current (MCC) of the BRT and eliminate snapback. Was used. The self-aligned pleated p-base 201 is implemented through the formation of a finger gate structure. The proposed trench gate CB-BRT first etches several trenches in the vertical direction of the gate before forming the gate and simultaneously forms a finger gate and a main gate thereon. Since the main gate and the finger gate are formed at the same time, there is no additional process for forming the finger gate. After the gate is formed, the self-aligned p-base 201 is formed using the gate as a mask.
본 발명에 따른 트렌치 게이트를 사용함에 따라 주 게이트의 채널 폭을 증가시킨 것과 같은 효과가 있다. 따라서 소자의 턴-오프 시 p- 채널의 저항을 감소시켜 p+ 캐소드(105-2)로 빠지는 전류의 성분을 증가시킴으로써 소자의 최대제어가능전류를 향상시키는 역할을 한다.Using the trench gate according to the present invention has the same effect as increasing the channel width of the main gate. Therefore, the device increases the maximum controllable current of the device by reducing the resistance of the p- channel during turn-off of the device, thereby increasing the component of the current drawn into the p + cathode 105-2.
도 3은 도 2에서 나타낸 구조 중에서 핑거 게이트 단면을 나타낸 것이다. 소자의 턴-온 시 게이트(305)에 양의 전압이 가해지면 산화막(304) 하부의 p-베이스(302)에 전자의 반전층이 형성되고 그로 인해 p-베이스(302, 201) 영역을 거쳐서 p+ 캐소드(105)로 흐르는 전류 경로의 저항이 커지게 된다. 따라서 소자의 스냅백 현상이 감소하게 된다.3 is a cross-sectional view of a finger gate in the structure shown in FIG. 2. When a positive voltage is applied to the gate 305 at turn-on of the device, an inversion layer of electrons is formed in the p-base 302 under the oxide film 304, thereby passing through the p-bases 302 and 201 region. The resistance of the current path flowing to the p + cathode 105 becomes large. Therefore, the snapback phenomenon of the device is reduced.
소자의 턴-오프 시에는 게이트(305)에 음의 전압이 가해지게 되고 그 결과 산화막(304) 하부에 정공의 축적이 일어나게 된다. 축적된 정공은 p- 베이스(302, 201)에서 p- 채널을 거쳐 p+ 캐소드(105-2)로 빠져나가는 전류 경로의 저항을 낮추어 줌으로써 결과적으로 p+ 캐소드를 통해 빠져나가는 전류가 증가하여 소자의 턴-오프를 도와주는 역할을 한다. 따라서 핑거 게이트 구조를 같이 적용했을 시에 트렌치 게이트만을 적용했을 때보다 최대제어가능전류의 향상이 더 크게 된다.When the device is turned off, a negative voltage is applied to the gate 305, and as a result, holes accumulate under the oxide film 304. Accumulated holes lower the resistance of the current path exiting the p + base (302, 201) through the p- channel through the p- channel to the p + cathode (105-2), thereby increasing the current exiting through the p + cathode to turn the device. -Helps off. Therefore, when the finger gate structure is applied together, the maximum controllable current is improved more than when only the trench gate is applied.
이러한 본 발명에 따른 소자에서의 트렌치 게이트와 핑거 게이트가 MCC와 순방향 특성에 미치는 영향 및 종래의 소자와의 비교를 위해 하기 표 1과 같은 다양한 형태의 트렌치 게이트 소자를 제작하였다.In order to compare the effects of the trench gate and the finger gate on the MCC and the forward characteristics of the device according to the present invention, and to compare the conventional devices, various types of trench gate devices as shown in Table 1 were fabricated.
이러한 표 1에 따른 다양한 형태의 소자의 특성 검사 결과 트렌치 너비(WT)와 트렌치 길이(LT)의 변화로 인한 소자의 전기적 특성 변화가 나타나게 된다. 이러한 본 발명에 따른 자기 정렬 주름 p-베이스 구조의 특성과 핑거 게이트를 가지지 않는 소자를 이용하여 조사되었다.As a result of the characteristics inspection of the various types of devices according to Table 1, the electrical characteristics of the device due to the change in the trench width W T and the trench length L T appear. The characteristics of the self-aligned corrugated p-base structure according to the present invention and the device having no finger gate were investigated.
본 발명에 따른 트렌치-게이트 BRT의 전류-전압 특성이 도 4에 도시된다. 도 4에는 상기 표 1에 따른 다양한 종류의 트렌치-게이트 BRT 전류-전압 특성이 나타난다. 도 4에 도시된 바와 같이 본 발명에 따른 핑거 게이트를 채택한 구조에서 스냅백이 성공적으로 제거되는 것을 볼 수 있다.The current-voltage characteristic of the trench-gate BRT according to the invention is shown in FIG. 4. 4 shows various types of trench-gate BRT current-voltage characteristics according to Table 1 above. As shown in FIG. 4, it can be seen that the snapback is successfully removed in the structure employing the finger gate according to the present invention.
도 5는 다양한 n+ 캐소드 너비와 트렌치-게이트 구조에 따른 제안된 소자의 측정된 최대제어가능전류 특성 비교 그래프이다. 도 5에는 -10V로 게이트 전압이 바이어스 된 상태에서 측정된 최대제어가능전류를 특성이 도시된다. 최대제어가능전류에 대한 트렌치 게이트의 영향은 기존 소자와 상기 표 1에 도시된 "Type I", "Type II" 등을 비교함으로써 분석할 수 있다.5 is a graph of the measured maximum controllable current characteristics of the proposed device according to various n + cathode widths and trench-gate structures. Figure 5 shows the characteristic of the maximum controllable current measured with the gate voltage biased to -10V. The influence of the trench gate on the maximum controllable current can be analyzed by comparing the existing devices with "Type I", "Type II", and the like shown in Table 1 above.
도 5에 도시된 바와 같이 "Type I"와 "Type II"의 최대제어가능전류는 기존 BRT에 비해서 1.07배, 1.15배로 증가하였다. "Type II"의 트렌치 개수는 "Type I"의 2배인데, "Type II"의 MCC 증가량은 "Type I"의 증가량에 약 2배이다. MCC는 트렌치 개수에 비례해서 증가하는 것을 알 수 있다. 트렌치 개수가 증가함에 따라 유효채널이 증가하므로 제작된 소자에서 MCC의 증가는 유효 채널 증가에 비례한다.As shown in FIG. 5, the maximum controllable currents of “Type I” and “Type II” are increased by 1.07 times and 1.15 times compared to the existing BRT. The number of trenches of "Type II" is twice that of "Type I", and the MCC increase of "Type II" is about twice that of "Type I". It can be seen that the MCC increases in proportion to the number of trenches. Since the effective channel increases as the number of trenches increases, the increase of MCC in the fabricated device is proportional to the effective channel increase.
트렌치 게이트와 자기 정렬 주름 p-베이스 구조(핑거 게이트)가 동시에 사용되면 MCC는 더욱 증가한다. 자기 정렬 주름 p-베이스 구조와 가장 많은 개수의 트렌치를 사용한 "Type V"가 제일 좋은 MCC 특성을 나타냈다. N+ 캐소드 너비가 작을 때 MCC에 대한 핑거 게이트의 영향은 뚜렷하다. N+ 캐소드 너비가 5㎛ 일 때, "Type III" 소자의 MCC가 "Type II" 소자보다 더 큰 것을 볼 수 있다.The MCC further increases when trench gates and self-aligned pleated p-base structures (finger gates) are used simultaneously. The self-aligned pleated p-base structure and "Type V" using the largest number of trenches showed the best MCC characteristics. The effect of the finger gate on the MCC is pronounced when the N + cathode width is small. When the N + cathode width is 5 μm, it can be seen that the MCC of the “Type III” device is larger than the “Type II” device.
한편 상기한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나 여러 가지 변형이 본 발명의 범위를 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 청구범위와 청구범위의 균등한 것에 의하여 정하여져야 할 것이다.Meanwhile, in the above description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be defined by the described embodiments, but by the claims and equivalents of the claims.
상기한 바와 같이 본 발명은 트렌치 게이트 구조를 이용하여 베이스저항제어 사이리스터의 최대제어가능 전류를 증가시키는 이점을 가진다. 또한 본 발명은 베이스저항제어 사이리스터의 스냅백 현상을 성공적으로 억제하는 이점을 가진다. 또한 본 발명은 트렌치 형성 깊이와 단위 면적 당 트렌치 개수를 조절함으로써 베이스저항제어 사이리스터의 최대제어가능전류를 조절할 수 있는 이점을 가진다.As described above, the present invention has the advantage of increasing the maximum controllable current of the base resistance control thyristor using the trench gate structure. In addition, the present invention has the advantage of successfully suppressing the snapback phenomenon of the base resistance control thyristor. In addition, the present invention has the advantage that the maximum controllable current of the base resistance control thyristor can be adjusted by adjusting the trench formation depth and the number of trenches per unit area.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0016134A KR100463028B1 (en) | 2002-03-25 | 2002-03-25 | Base resistance controlled thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0016134A KR100463028B1 (en) | 2002-03-25 | 2002-03-25 | Base resistance controlled thyristor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030077186A true KR20030077186A (en) | 2003-10-01 |
| KR100463028B1 KR100463028B1 (en) | 2004-12-23 |
Family
ID=32376518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0016134A KR100463028B1 (en) | 2002-03-25 | 2002-03-25 | Base resistance controlled thyristor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100463028B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100533687B1 (en) * | 2004-02-23 | 2005-12-05 | 재단법인서울대학교산학협력재단 | Dual Gate Transistor |
| US7705426B2 (en) | 2006-11-10 | 2010-04-27 | International Business Machines Corporation | Integration of a SiGe- or SiGeC-based HBT with a SiGe- or SiGeC-strapped semiconductor device |
| WO2012079456A1 (en) * | 2010-12-17 | 2012-06-21 | Csmc Technologies Fab1 Co., Ltd | Trench mosfet device and method for fabricating the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57111064A (en) * | 1980-12-27 | 1982-07-10 | Mitsubishi Electric Corp | Gate turn-off thyristor |
| JP3289880B2 (en) * | 1995-07-27 | 2002-06-10 | オリジン電気株式会社 | MOS control thyristor |
| KR100218261B1 (en) * | 1996-11-19 | 1999-09-01 | 김덕중 | Thyristor of mos control type and method of manufacturing the same |
| JP3375274B2 (en) * | 1997-11-20 | 2003-02-10 | オリジン電気株式会社 | MOS control device |
| JPH11214672A (en) * | 1998-01-27 | 1999-08-06 | Matsushita Electric Works Ltd | Mos control thyristor |
-
2002
- 2002-03-25 KR KR10-2002-0016134A patent/KR100463028B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100533687B1 (en) * | 2004-02-23 | 2005-12-05 | 재단법인서울대학교산학협력재단 | Dual Gate Transistor |
| US7705426B2 (en) | 2006-11-10 | 2010-04-27 | International Business Machines Corporation | Integration of a SiGe- or SiGeC-based HBT with a SiGe- or SiGeC-strapped semiconductor device |
| WO2012079456A1 (en) * | 2010-12-17 | 2012-06-21 | Csmc Technologies Fab1 Co., Ltd | Trench mosfet device and method for fabricating the same |
| CN102569384A (en) * | 2010-12-17 | 2012-07-11 | 无锡华润上华半导体有限公司 | Groove MOSFET (metal-oxide-semiconductor field-effect transistor) device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100463028B1 (en) | 2004-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110190113B (en) | Anode short-circuit type transverse insulated gate bipolar transistor capable of eliminating negative resistance effect | |
| JP3163820B2 (en) | Semiconductor device | |
| US9082648B2 (en) | Vertical insulated-gate turn-off device having a planar gate | |
| JP2942732B2 (en) | Shorted anode horizontal insulated gate bipolar transistor | |
| US5317171A (en) | MOS gated thyristor with remote turn-off electrode | |
| US5319222A (en) | MOS gated thyristor having on-state current saturation capability | |
| US5585650A (en) | Semiconductor bidirectional switch and method of driving the same | |
| US20150144989A1 (en) | Power semiconductor device and method of manufacturing the same | |
| KR100463028B1 (en) | Base resistance controlled thyristor | |
| KR100533687B1 (en) | Dual Gate Transistor | |
| US6242967B1 (en) | Low on resistance high speed off switching device having unipolar transistors | |
| CN109887844B (en) | Double-buried-layer MOS (Metal oxide semiconductor) grid-controlled thyristor and preparation method thereof | |
| KR101994728B1 (en) | Power semiconductor device | |
| KR101258996B1 (en) | Esd protection device | |
| JPH07226511A (en) | Semiconductor device | |
| KR940008259B1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH10229192A (en) | Semiconductor switch element | |
| JP4407172B2 (en) | Horizontal insulated gate bipolar transistor | |
| JP2010238839A (en) | Lateral insulated-gate bipolar transistor, and method of manufacturing the same | |
| JP3271396B2 (en) | Insulated gate bipolar transistor | |
| JP2562854B2 (en) | PNPN thyristor with control gate | |
| KR0133556B1 (en) | Lateral insulated gated bipolar transistor | |
| KR0149779B1 (en) | A lateral mos controlled thyristor for improving turn off current capacities | |
| KR100274835B1 (en) | A trench dual-gated base-resistance-controlled thyristor(tdgbrt) and its manufacturing process | |
| JPH0645592A (en) | Composite type semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120612 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20121213 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |