KR20030075580A - 다마신 공정에 의한 금속배선 형성방법 - Google Patents

다마신 공정에 의한 금속배선 형성방법 Download PDF

Info

Publication number
KR20030075580A
KR20030075580A KR1020020014865A KR20020014865A KR20030075580A KR 20030075580 A KR20030075580 A KR 20030075580A KR 1020020014865 A KR1020020014865 A KR 1020020014865A KR 20020014865 A KR20020014865 A KR 20020014865A KR 20030075580 A KR20030075580 A KR 20030075580A
Authority
KR
South Korea
Prior art keywords
insulating film
film
diffusion barrier
copper
forming
Prior art date
Application number
KR1020020014865A
Other languages
English (en)
Inventor
홍덕호
하상록
김종균
손홍성
한자형
이성배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020014865A priority Critical patent/KR20030075580A/ko
Publication of KR20030075580A publication Critical patent/KR20030075580A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치의 다마신 공정에 의한 금속배선 형성방법에 관한 것으로서, 상세하게는 반도체 기판에 스탑핑층을 갖는 다층 절연막을 사용하여 다마신 패턴을 만들고, 상기 결과물 상에 구리막이 매립된 반도체 기판의 상면을 화학 기계적 연마에 의해서 일정한 두께의 절연막을 갖도록 하는 다마신 공정에 의한 금속배선 형성방법이다.
본 발명은 반도체 기판에 스탑핑 층을 포함하는 다층 절연막을 사용하여 다마신 패턴을 만드는 단계와; 상기 절연막에 확산 방지막을 형성하는 단계와; 상기 결과물 상에 다마신 패턴이 매립되도록 소정의 두께로 구리막을 형성하는 단계와; 상기 확산 방지막을 스탑핑 층으로 하여 구리막에 대해서 제 1 차 화학 기계적 연마를 진행하는 단계와; 상기 절연막으로 된 스탑핑 층을 이용하여 상기 구리막과 상기 확산 방지막에 대해서 제 2 차 화학 기계적 연마를 진행하는 단계로 이루어지는 것을 특징으로 한다.
본 발명을 통해서, 상기 제 2 차 화학 기계적 연마를 수행한 후에는 상기 스탑핑 층의 하부에 있는 절연막에 대한 두께 제어가 가능하여 소정의 두께를 갖는 금속 배선을 형성하는데 효율적인 방법을 제시한다.

Description

다마신 공정에 의한 금속배선 형성방법 { METHOD MANUFACTURING OF A METAL LINE USING A DAMASCENE PROCESS }
본 발명은 금속 배선에 관한 반도체 제조 방법으로서, 상세하게는 반도체 기판에 스탑핑 층을 포함하는 다층 절연막에 다마신 패턴을 형성하고 상기 결과물에금속막으로 매립한 상기 기판의 상면을 화학 기계적 연마를 하여 형성되는 다마신 공정에 의한 금속배선 형성방법이다.
반도체 장치의 고집적및 고밀도화를 위해서 디자인 룰의 감소를 통한 미세한 패턴을 형성해야 하는데, 상기 패턴의 형성을 위해서는 포토 장비의 해상도를 좀 더 높이는 문제가 발생한다.
상기 해상도를 증가시키는 방안은 신규 투자를 요구하여 반도체 장치의 제조 원가를 상승시키는 부담을 초래한다.
상기 부담을 최소화하기 위해서, 알려진 주변공정의 적극적인 사용과 이에 대한 변형공정(자기 정렬방식 콘택과 정의된 포토레지트 패턴내에 폴리머 생성 방법및 다마신 공정 등등)이 소개되었다.
상기의 다마신 공정은 콘택 홀과 배선 라인을 접촉해주는 방법으로서, 상세하게는 절연 물질내에 트랜치 형성및 금속막을 매립하여 화학 기계적 연마를 통해 배선 라인을 형성하는 방법이다.
도 1a 내지 도 1c 는 종래의 반도체 장치 제조 방법으로서, 화학 기계적 연마 공정을 도시한 단면도이다.
도 1a 와 같이, 반도체 기판에 다마신 패턴(33)을 포함하는 절연막(31) 상에 확산 방지막(TaN, 35)을 형성하며, 상기 결과물에 구리막(37)이 매립되도록 소정의 두께를 형성한다.
상기 절연막은 BPSG, PSG, USG, P-TEOS, FSG, PEOX, P-SiN, P-SiON,P-SiC, HDP, BLACK DIAMOND, SILK, CORAL, LKD 등 사용 목적에 따라 선택된 막을 사용하면된다.
상기 구리막 증착전에 씨드 카파(SEED COPPER, 도면에 미도시)막을 증착하는데, 상기 씨드 막의 역할은 1) 후속으로 진행되는 전기도금(ELECTROPLATING)으로 구리막을 형성시에 구리 원자가 모이는 구심점이 되고 2) 상기 씨드 막위로 상기 도금시에 생기는 구리원자가 반도체 기판위로 자유로이 이동되게 전기장을 걸어주기 위한 것이다.
도 1b 와 같이, 확산 방지막(35)을 스탑핑 층으로 하여서 다마신 패턴(33)내 에 매립한 구리막(37)을 제 1차 화학 기계적 연마를 수행하여 폴리싱한다.
도 1c 와 같이, 구리막(37)과 확산방지막(35)및 절연막(31)에 대해서 제 2 차 화학 기계적 연마를 하여 구리 배선(37)을 상기 절연막에 음각으로 형성한다.
그러나, 종래의 방법은 제 2 차 연마 공정후에 반도체 기판내 또는 기판별로 다마신 패턴(33)의 콘택 밑면(39)을 기준으로 해서 일정한 두께의 절연막을 유지하기 어렵다.
상기 제 2 차 공정을 거쳐서 절연막 두께를 결정하기 때문에, 상기 절연막은 구리 배선의 저항과 연관이 되어 반도체 장치의 구동시에 설계 퍼포먼스를 떨어뜨린다.
따라서, 다마신 구조에서 연마 공정후의 절연막에 따른 구리 배선의 두께를 반도체 기판내 또는 기판별로 일정하게 유지하는 것이 필요하다.
상기 과제를 해결하기 위해서, 본 발명은 반도체 기판에 다마신 패턴을 포함하는 다층으로 된 절연막을 형성하여 상기 결과물 상에 구리막을 매립및 화학 기계적 연마를 순차적으로 진행시에, 상기 절연막 중에 선택된 하나를 스탑핑 층으로 하여 절연막 두께를 일정하게 유지하는 것을 목적으로한다.
도 1a 내지 도 1c 은 종래의 반도체 장치 제조 방법으로서, 화학 기계적 연마 공정을 도시한 단면도.
도 2a 내지 도 2c 는 본 발명에 따른 바람직한 실시예로서, 화학 기계적 연마 공정을 도시한 단면도.
도 3a 내지 도 3c 는 본 발명에 따른 바람직한 또 다른 실시예로서, 화학 기계적 연마 공정을 도시한 단면도.
(도면의 주요 부분에 대한 부호의 설명)
101 : 제 1 절연막 103 : 제 2 절연막
104 : 제 3 절연막 105 : 다마신 패턴
107 : 탄탄륨 라이트라이드 109 : 구리막
상기의 목적을 달성하기 위해서, 본 발명은 반도체 기판에 스탑핑 층을 포함하는 다층 절연막을 사용하여 다마신 패턴을 만드는 단계와; 상기 절연막에 확산 방지막을 형성하는 단계와; 상기 결과물 상에 다마신 패턴이 매립되도록 소정의 두께로 구리막을 형성하는 단계와; 상기 확산 방지막을 스탑핑 층으로 하여 구리막에 대해서 제 1 차 화학 기계적 연마를 진행하는 단계와; 상기 절연막으로 된 스탑핑 층을 이용하여 상기 구리막과 상기 확산 방지막에 대해서 제 2 차 화학 기계적 연마를 진행하는 단계로 이루어지는 것을 특징으로 하는 구리 배선에 관한 반도체 제조 방법이다.
본 발명의 바람직한 실시예에 따르면, 반도체 기판에 절연막을 증착하는 순서대로 제 1 및 제 2 절연막으로 해서 다층 구조를 형성하고 상기 다층에 구리막으로 매립된 다마신 패턴을 만든 후에, 순차적으로 제 1 차 연마 실시및 상기 제 2 연마시에 스탑핑 층으로 제 2 절연막을 사용한다.
본 발명의 바람직한 또다른 실시예에 따르면, 반도체 기판에 절연막을 증착하는 순서대로 제 1 과 제 2 절연막및 제 3 절연막으로 해서 다층 구조를 형성및 상기 다층에 구리막으로 매립된 다마신 패턴을 만든 후에, 순차적으로 제 1 차 연마 실시및 제 2 차 연마시에 스탑핑 층으로 제 2 절연막을 사용한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하도록 한다.
도 2a 내지 도 2c 는 본 발명의 바람직한 실시예로서, 화학 기계적 연마 공정을 도시한 단면도이다.
도 2a 와 같이, 반도체 기판에 다마신 패턴(105)을 포함하는 서로 다른 제 1 및 제 2 절연막(101, 103)을 순차적으로 형성, 상기 결과물 상에 확산 방지막 (TaN, 107)을 형성하고 구리막(109)이 매립되도록 소정의 두께로 형성한다.
상기 제 1 및 제 2 절연막(101, 103)은 연마에 대한 제거율(REMOVAL RATE)이 서로 다른 막이다.
즉, 상기 제 1 절연막(101)은 BPSG, PSG, USG, P-TEOS, FSG, PEOX, HDP, BLACK DIAMOND, SILK, CORAL, LKD 등 사용 목적에 따라 선택된 막을 사용하고, 상기 제 2 절연막(103)은 SiN, SiON, SiC, SiCN 막중에 선택된 막을 사용하는 것이 적합하다.
상기 구리막(109)이 반도체 기판에 일정하게 분포되도록 상기 확산 방지막 (107) 위에 씨드 카파막(도면에는 미도시)을 증착한다.
상기 씨드 카파막은, ⅰ) 상기 구리막(109)의 증착시에 구리 원자의 원활한 이동을 위해서 반도체 기판에 전기장을 형성하는데 도움을 주며 ⅱ) 전기 도금시에 상기 확산 방지막(107)위로 상기 구리 원자를 모으기 위한 씨드로서의 역활을 한다.
도 2b 와 같이, 확산 방지막(107)을 스탑핑 층으로 하여서 다마신 패턴(105)내에 매립한 구리막(109)을 1 차로 화학 기계적 연마를 한다.
도 2c 와 같이, 제 2 절연막(103)을 스탑핑 층으로 하여 구리막(109)과 확산방지막(107)을 2 차로 화학 기계적 연마로 제거한다.
상기 확산 방지막(107)을 제거하려고 상기 제 2 절연막 (103)을 오버(OVER) 에치 개념으로 에칭해야 하나, 상기 제 2 절연막이 스탑핑 역활을 하기 때문에 제 1 절연막(101)의 두께를 컨트롤하여 반도체 기판내 또는 기판별로 구리배선(109)의 두께를 일정하게 얻을 수 있다.
도 3a 내지 도 3c 는 본 발명에 따른 바람직한 또 다른 실시예로서, 화학 기계적 연마 공정을 도시한 단면도이다.
도 3a 와 같이, 반도체 기판에 다마신 패턴(105)을 포함하는 제 1/ 제 2/ 제 3 절연 물질(101, 103, 104)을 순차적으로 형성, 상기 절연막에 확산 방지막(107)을 형성, 상기 결과물 상에 구리막(109)이 매립되도록 소정의 두께로 형성한다.
상기 제 1 및 제 3 절연막(101, 104)은 연마 공정에 대한 제거율이 동일한 막이고 상기 제 2 절연막(103)은 상기 두 절연막과는 제거율이 다른 막이다.
즉, 상기 제 1및 제 3 절연막(101, 104)은 각기 BPSG, PSG, USG, P-TEOS, FSG, PEOX, HDP, BLACK DIAMOND, SiLK, CORAL, LKD 등 사용 목적에 따라 선택된 막을 사용하고, 상기 제 2 절연막(103)은 SiN, SiON, SiC, SiCN 막중에 선택된 막을 사용하는 것이 적합하다.
스탑핑 층으로 제 2 절연막(103)을 상기 제 1 과 제 3 절연막(101,104) 사이에 형성하여 구리 배선의 두께를 원활하게 조정한다.
상기 구리막(109)이 반도체 기판에 일정하게 분포되도록 상기 확산 방지막(107) 위에 씨드 카파막(도면에는 미도시)을 증착한다.
도 3b 와 같이, 확산 방지막(107)을 스탑핑 층으로 하여서 다마신 패턴(105)내에 매립한 구리막(109)을 화학 기계적 연마를 한다.
도 3c 와 같이, 제 2 절연막(103)을 스탑핑 층으로 하여서 구리막(109)과 확산 방지막(107)및 제 3 절연막(104)을 화학 기계적 연마를 통하여 순차적으로 제거한다.
상기 확산 방지막(107) 하부에 제 3 절연막(104)이 형성된 경우에, 연마 과정에서 노출되는 상기 제 3 절연막(104)의 두께를 고려하여 스탑핑되는 연마 시간을 용이하게 조정할 수 있기 때문에 원하는 구리 배선의 두께및 저항을 구현할 수 있다.
상술한 바와 같이 본 발명에 의하면, 화학 기계적 연마 공정 이후에 일정한 절연막의 두께를 얻어서 반도체 기판내 또는 기판별로 구리 배선에 대한 안정된 저항을 확보할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은
상기 실시예에 한정되지 않으며 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (10)

  1. 반도체 장치의 다마신 공정에 의한 금속배선 형성방법에 있어서,
    반도체 기판에 다마신 패턴을 포함하는 다층 절연막으로 제 1 절연막과 제 2 절연막을 순차적으로 형성하는 단계;
    상기 다층 절연막에 확산 방지막을 형성하는 단계;
    상기 결과물에 구리막이 매립되도록 소정의 두께로 형성하는 단계;
    상기 확산 방지막을 스탑핑 층으로 하여 상기 구리막을 제 1 차 화학 기계적 연마하는 단계;
    상기 연마 단계후에, 상기 스탑핑 층을 제거하여 구리배선을 형성하는 제 2 차 화학 기계적 연마 단계를 갖는 것을 특징으로 하는 다마신 공정에 의한 금속배선 형성방법.
  2. 제 1 항에 있어서, 상기 확산 방지막은 탄탈륨 나이트라이드(TaN)를 증착하는 것을 특징으로 하는 다마신 공정에 의한 금속배선 형성방법.
  3. 제 1 항에 있어서, 상기 제 2 절연막은 상기 제 2 차 화학 기계적 연마시에 스탑핑 층으로 사용하는 것을 특징으로 하는 다마신 공정에 의한 금속배선 형성방법.
  4. 제 1 항 또는 제 3 항에 있어서, 상기 제 2 절연막으로 SiN, SiON, SiC, SiCN 중에 선택된 막을 사용하는 것을 특징으로 하는 다마신 공정에 의한 금속배선 형성방법.
  5. 제 1 항에 있어서, 상기 제 1 절연막은 BPSG, PSG, USG, P-TEOS, FSG, PEOX, HDP, BLACK DIAMOND, SiLK, CORAL, LKD 등 사용 목적에 따라 선택된 막을 사용하는 것을 특징으로 하는 다마신 공정에 의한 금속배선 형성방법.
  6. 반도체 장치의 다마신 공정에 의한 금속배선 형성방법에 있어서,
    반도체 기판에 다마신 패턴을 포함하는 다층 절연막으로 제 1 절연막과 제 2 절연막, 제 3 절연막을 순차적으로 형성하는 단계;
    상기 다층 절연막에 확산 방지막을 형성하는 단계;
    상기 결과물에 구리막이 매립되도록 소정의 두께로 형성하는 단계;
    상기 확산 방지막을 스탑핑 층으로 하여 상기 구리막을 제 1 차 화학 기계적 연마하는 단계;
    상기 연마 단계후에, 상기 스탑핑 층및 제 3 절연막을 제거하여 구리배선을 형성하는 제 2 차 화학 기계적 연마 단계를 갖는 것을 특징으로 하는 다마신 공정에 의한 금속배선 형성방법.
  7. 제 6 항에 있어서, 상기 확산 방지막은 탄탈륨 나이트라이드(TaN)를 증착하는 것을 특징으로 하는 다마신 공정에 의한 금속배선 형성방법.
  8. 제 6 항에 있어서, 상기 제 2 절연막은 상기 제 2 차 화학 기계적 연마시에 스탑핑 층으로 사용하는 것을 특징으로 하는 다마신 공정에 의한 금속배선 형성방법.
  9. 제 6 항 또는 제 8 항에 있어서, 상기 제 2 절연막으로 SiN, SiON, SiC, SiCN 중에 선택된 막을 사용하는 것을 특징으로 하는 다마신 공정에 의한 금속배선 형성방법.
  10. 제 6 항에 있어서, 상기 제 1 및 제 3 절연막은 BPSG, PSG, USG, P-TEOS, FSG, PEOX, HDP, BLACK DIAMOND, SiLK, CORAL, LKD 등 사용 목적에 따라 선택된 막을 사용하는 것을 특징으로 하는 다마신 공정에 의한 금속배선 형성방법.
KR1020020014865A 2002-03-19 2002-03-19 다마신 공정에 의한 금속배선 형성방법 KR20030075580A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020014865A KR20030075580A (ko) 2002-03-19 2002-03-19 다마신 공정에 의한 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020014865A KR20030075580A (ko) 2002-03-19 2002-03-19 다마신 공정에 의한 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20030075580A true KR20030075580A (ko) 2003-09-26

Family

ID=32225387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020014865A KR20030075580A (ko) 2002-03-19 2002-03-19 다마신 공정에 의한 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20030075580A (ko)

Similar Documents

Publication Publication Date Title
US6849549B1 (en) Method for forming dummy structures for improved CMP and reduced capacitance
US7125792B2 (en) Dual damascene structure and method
US6071809A (en) Methods for forming high-performing dual-damascene interconnect structures
US6080656A (en) Method for forming a self-aligned copper structure with improved planarity
US6372632B1 (en) Method to eliminate dishing of copper interconnects by the use of a sacrificial oxide layer
KR0179292B1 (ko) 반도체소자의 다층배선 형성방법
US6211068B1 (en) Dual damascene process for manufacturing interconnects
KR19980063976A (ko) 알루미늄 접촉부 형성 방법
KR20020009211A (ko) 듀얼 다마신 배선구조의 반도체 소자 및 그 제조방법
US6429119B1 (en) Dual damascene process to reduce etch barrier thickness
US6767825B1 (en) Etching process for forming damascene structure of the semiconductor
KR20010062111A (ko) 선택적 덧층을 이용한 집적회로 소자용 다층 인터커넥션제조 방법
US7348277B2 (en) Methods of fabricating semiconductor device using sacrificial layer
US7091612B2 (en) Dual damascene structure and method
JP2004289155A (ja) 選択性エッチング化学薬品及びｃｄ制御のための高重合性ガスを含むｂａｒｃエッチング
KR100419021B1 (ko) 반도체소자의 구리 배선 제조방법
TWI690003B (zh) 用於形成雙鑲嵌互連結構的方法
US6291339B1 (en) Bilayer interlayer dielectric having a substantially uniform composite interlayer dielectric constant over pattern features of varying density and method of making the same
JP2002299437A (ja) 半導体装置の製造方法
US6117787A (en) Planarization method for a semiconductor device
KR20030075580A (ko) 다마신 공정에 의한 금속배선 형성방법
US6720252B2 (en) Method of deep contact fill and planarization for dual damascene structures
KR20020010937A (ko) 함몰부 없는 구리 다마신 구조 제조 방법
KR20040029868A (ko) 반도체 소자 제조 방법
KR100440471B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination