KR20030074185A

KR20030074185A - 발광 장치 및 그 제조 방법

Info

Publication number: KR20030074185A
Application number: KR10-2003-0013281A
Authority: KR
Inventors: 노구찌유끼히로; 쯔찌야히로시; 사노게이이찌
Original assignee: 산요덴키가부시키가이샤
Priority date: 2002-03-05
Filing date: 2003-03-04
Publication date: 2003-09-19
Also published as: CN1259807C; CN1446029A; JP2003257645A; US20030213955A1

Abstract

발광 장치에서의 발광 불량의 발생을 경감한다. 발광 장치(100)에 있어서, 구동용 트랜지스터 Tr2의 소스 전극(24)과 유기 발광 소자의 화소 전극(28)을 전기적으로 접속하기 위해서 형성된 컨택트홀의 상부를 제외하고, 화소 개구부(36)를 형성한다. 화소 전극(28)의 표면이 평탄하지 않는 부분을 절연층으로 덮음으로써, 화소 전극(28)과 대향 전극이 쇼트하는 것에 기인하는 발광 불량의 발생을 억제할 수 있다.

Description

발광 장치 및 그 제조 방법{LIGHT EMITTING DEVICE AND MANUFACTURING METHOD THEREOF}

본 발명은 발광 장치 및 그 제조 방법에 관한 것으로, 특히 발광 장치에서의 발광 불량의 발생을 경감하는 기술에 관한 것이다.

유기 일렉트로 루미네센스 표시 장치(이하, 「유기 EL 표시 장치」 또는「유기 EL 패널」이라고도 함)는 새로운 평면형 표시 장치로서 주목받고 있다. 특히, 박막 트랜지스터(Thin Film Transistor: 이하, 「TFT」라고도 함)를 스위칭 소자로서 구비하는 액티브 매트릭스형 유기 EL 표시 장치는, 현재 널리 보급되어 있는 액정 표시 장치 대신에 차세대 표시 장치의 가장 유력한 후보로, 실용화를 향한 치열한 개발 경쟁이 한창이다.

유기 EL 표시 장치는, 액정 표시 장치와 달리, 소자 자신이 발광하기 때문에, 액정 표시 장치에서는 필수 구성인 백 라이트가 불필요하여, 한층 더 장치의 박형화, 경량화를 기대할 수 있다. 또한, 스스로 발광하는 것을 이용하여, 액정표시 장치의 백 라이트 등, 발광 장치로서의 이용도 기대되고 있다.

그러나, 실용화를 향하여, 극복하여야 할 과제가 많이 남아 있는 것도 사실이다. 그 중의 하나로, 발광 불량의 문제가 있다. 유기 EL 소자에, 어떠한 요인으로 발광 불량이 발생하면, 표시 패널의 화면 내에 비 발광 영역이 생겨 화면이 잘 보이지 않게 되어, 경우에 따라서는 표시 장치로서의 기능에 지장을 초래하는 경우도 있다. 비 발광 영역이 적은 또는 비 발광 영역이 없는 유기 EL 장치를 수율 좋게 제조하기 위해서, 발광 불량의 원인을 구명하여 효과적으로 방지하는 것이 중요한 과제로 되어 있다.

본 발명은 그러한 과제를 감안하여 이루어진 것으로, 그 목적은, 발광 장치에서의 발광 불량의 발생을 경감하는 기술의 제공에 있다.

도 1은 실시예에 따른 발광 장치의 1화소분의 회로 구성을 나타내는 도.

도 2는 실시예에 따른 발광 장치의 단면을 모식적으로 나타내는 도.

도 3은 실시예에 따른 발광 장치의 상면을 모식적으로 나타내는 도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 기판

12 : 절연층

14 : 능동층

16 : 게이트 절연층

18 : 게이트 전극

20 : 층간 절연층

22 : 드레인 전극

24 : 소스 전극

26 : 평탄화층

28 : 화소 전극

30 : 발광 소자층

32 : 대향 전극

34 : 제1 절연층

36 : 화소 개구부

50 : TFT 기판

60 : 유기 발광 소자

100 : 발광 장치

본 발명의 일 형태는 발광 장치의 제조 방법에 관한 것이다. 이 방법은, 적어도 화소 전극 및 발광 소자층을 구비하는 발광 장치를 제조하는 방법으로서, 기판 상에 화소 전극을 형성하는 공정과, 화소 전극 상에 제1 절연층을 형성하는 공정과, 제1 절연층의 일부를 제거하여 화소 전극을 노출시킴으로써 화소 개구부를 형성하는 공정과, 화소 개구부 상에 발광 소자층을 형성하는 공정을 포함하며, 화소 개구부는, 화소 전극 또는 그 하층에서 처리가 실시되어 형상이 변화한 부분을 제외하고 형성된다.

기판은, 예를 들면 액티브 매트릭스형의 유기 EL 패널 등인 경우, 절연성 기판 상에 TFT 등의 스위칭 소자를 포함하는 구동용 회로가 형성되고, 그 위에 평탄화막 등이 형성된 구조로 되어 있지만, 본 명세서에서 「기판」이라는 단어를 사용할 때는, 기판 그 자체를 가리키는 경우도 있고, 기판 상에 형성된 구동용 회로 등의 구성도 포함하여 기판이라고 부르는 경우도 있다. 즉, 화소 전극과 발광 소자층과 대향 전극을 포함하는 발광 장치를 형성하는 대상이 되는 것을 총칭하여 기판이라고 부른다. 화소 전극의 하층에서 형상이 변화한 부분은, 화소 전극도 평탄하게 적층되지 않을 가능성이 높지만, 그 상부에 발광 소자층을 형성하면, 발광 소자층의 형성 불량에 의해 다크 스폿이 생길 우려가 있다. 또한, 그 상부에 대향 전극을 형성하면, 양 전극이 접촉하여 단락을 일으킬 우려가 있다. 형상이 변화한 부분을 제외한 영역의 절연층을 제거하여 화소를 개구함으로써, 전극 간의 단락을 방지하여, 발광 불량의 발생을 억제할 수 있다.

처리는, 에칭 처리이어도 된다. 화소 개구부는, 화소 전극이 단차를 갖는 부분을 제외하고 형성되어도 된다. 화소 개구부는, 화소 전극의 단부를 제외하고 형성되어도 된다. 화소 전극 또는 화소 전극의 하층에서 에칭에 의해 단차가 생긴 부분을 제1 절연층으로 덮음으로써, 발광 소자층의 형성 불량이 개선되며, 전극 간의 쇼트도 방지 할 수 있다.

화소 전극을 형성하는 공정에 앞서, 기판 상에 발광 장치를 제어하기 위한 트랜지스터를 형성하는 공정과, 트랜지스터 상에 제2 절연층을 형성하는 공정과, 제2 절연층에 트랜지스터의 전극으로 관통하는 컨택트홀을 형성하는 공정을 더 포함하고, 화소 전극을 형성하는 공정은 제2 절연층 상의 컨택트홀을 포함하는 영역에 화소 전극을 형성하고, 화소 개구부는 컨택트홀의 상부를 제외하고 형성되어도 된다. 컨택트홀 부분은, 화소 전극의 표면도 오목 형상으로 되어 있기 때문에, 이 부분을 피하여 화소 개구부를 형성하는 것이 바람직하다.

본 발명의 다른 예는 발광 장치에 관한 것이다. 이 발광 장치는, 기판과, 기판 상에 형성된 화소 전극과, 화소 전극상에 형성된 발광 소자층을 구비하며, 발광 소자층은, 화소 전극 또는 그 하층에서 처리가 실시되어 형상이 변화한 부분에서, 화소 전극과 접촉하지 않도록 형성된다. 형상이 변화한 부분은 화소 전극이 단차를 갖는 부분이어도 된다. 형상이 변화한 부분은 화소 전극의 단부이어도 된다. 화소 전극과 발광 소자층 사이에, 형상이 변화한 부분을 덮는 절연층이 형성되어도 된다. 화소 전극이 평탄하지 않은 부분은 절연층으로 덮어, 그 상층에 있는 발광 소자층 및 대향 전극과의 전기적 접촉을 끊음으로써, 그 부분의 발광 불량이나 전극 간의 쇼트를 방지할 수 있다.

또, 이상의 구성 요소를 임의로 조합하여, 본 발명의 표현을 방법, 장치, 시스템 등의 사이에서 변환한 것 또한, 본 발명의 형태로서 유효하다.

<실시예>

도 1은 실시예에 따른 발광 장치(100)의 1화소분의 회로 구성을 나타낸다. 이 회로는, 유기 발광 소자 OLED와, 유기 발광 소자 OLED를 제어하기 위한 2개의 트랜지스터 Tr1 및 Tr2와, 유지 용량 C과, 주사 신호를 전달하는 주사선 SL과, 휘도 데이터를 전달하는 데이터선 DL과, 전압을 공급하는 전원 공급선 Vdd를 구비한다.

전원 공급선 Vdd는 유기 발광 소자 OLED를 발광시키기 위한 전압을 공급한다. 데이터선 DL은 제2 트랜지스터(이하, 「구동용 트랜지스터」라고도 함) Tr2에 설정하여야 할 휘도 데이터의 신호를 흘린다. 주사선 SL은 유기 발광 소자 OLED를 발광시키는 타이밍에서 제1 트랜지스터(이하, 「스위칭 트랜지스터」라고도 함) Tr1를 활성화시키는 주사 신호를 흘린다.

스위칭 트랜지스터 Tr1는, 게이트 전극이 주사선 SL에 접속되고, 드레인 전극(또는 소스 전극)이 데이터선 DL에 접속되고, 소스 전극(또는 드레인 전극)이 구동용 트랜지스터 Tr2의 게이트 전극에 접속된다. 본 실시예에서, 스위칭 트랜지스터는, 2개의 게이트 전극을 갖는 더블 게이트 구조를 취하고 있지만, 다른 실시예에서는, 싱글 게이트 구조 또는 3 이상의 게이트 전극을 갖는 멀티 게이트 구조이어도 된다. 또한, 스위칭 트랜지스터 Tr1는 n 채널 트랜지스터이어도 되며, p 채널 트랜지스터이어도 된다.

구동용 트랜지스터 Tr2는, 소스 전극(또는 드레인 전극)이 유기 발광 소자 OLED의 양극에 접속되고, 드레인 전극(또는 소스 전극)이 전원 공급선 Vdd에 접속된다. 구동용 트랜지스터 Tr2도, 스위칭 트랜지스터 Tr1과 마찬가지로, 싱글 게이트 구조이어도 되고 멀티 게이트 구조이어도 되며, n 채널 트랜지스터이어도 되고 p 채널 트랜지스터이어도 된다.

유기 발광 소자 OLED는, 양극이 구동용 트랜지스터 Tr2의 소스 전극(또는 드레인 전극)에 접속되며, 음극은 접지된다. 유지 용량 C의 일단은 스위칭 트랜지스터 Tr1의 드레인 전극(또는 소스 전극)과 구동용 트랜지스터 Tr2의 게이트 전극에접속되며, 타단은 도시하지 않은 배선에 접속되어 접지된다. 유지 용량 C의 타단은 전원 공급선 Vdd에 접속되어도 된다.

이상의 구성에 의해서 이루어지는 동작을 설명한다. 유기 발광 소자 OLED의 휘도 데이터의 기입을 위해 주사선 SL의 주사 신호가 하이가 되면, 스위칭 트랜지스터 Tr1이 온되어, 데이터선 DL에 입력된 휘도 데이터가 구동용 트랜지스터 Tr2 및 유지 용량 C에 설정된다. 이에 따서, 그 휘도 데이터에 따른 전류가 구동용 트랜지스터 Tr2의 소스 드레인 사이에 흘러, 이 전류가 유기 발광 소자 OLED에 흐름으로써 유기 발광 소자 OLED가 발광한다. 주사선 SL의 주사 신호가 로우가 되면, 스위칭 트랜지스터 Tr1이 오프되지만, 구동용 트랜지스터 Tr2의 게이트 전압은 유지되기 때문에, 유기 발광 소자 OLED는 설정된 휘도 데이터에 따라 계속해서 발광한다.

다음 주사 타이밍이 되면, 다시 주사선 SL의 주사 신호가 하이가 되어, 스위칭 트랜지스터 Tr1이 온되어, 데이터선 DL에 입력된 새로운 휘도 데이터가 구동용 트랜지스터 Tr2 및 유지 용량 C에 설정된다. 이에 따라, 유기 발광 소자 OLED는 새로운 휘도 데이터에 따라 발광한다.

도 2는 실시예에 따른 발광 장치(100)의 단면 구조를 개략적으로 도시한다. 도 2에서는, 도 1에 도시한 1화소분의 회로 중, 구동용 트랜지스터 Tr2 및 유기 발광 소자 OLED가 형성된 부분의 단면 구조를 도시한다. 발광 장치(100)는, 절연성 기판(10) 위에 형성된, 절연층(12), 능동층(14), 게이트 절연층(l6), 게이트 전극(18), 층간 절연층(20), 드레인 전극(22), 소스 전극(24), 및 제2 절연층의 일례로서의 평탄화층(26)을 포함하는 TFT 기판(50)과, 화소 전극(28), 발광 소자층(30), 및 대향 전극(32)을 포함하는 유기 발광 소자(60)와, TFT 기판(50)과 유기 발광 소자(60) 사이에 형성된 제1 절연층(34)을 구비한다.

이 발광 장치(100)를 제조하는 수순을 설명한다. 기판(10)은, 석영, 유리, 무알카리 유리, 유리 세라믹, 실리콘, 금속, 플라스틱 등의 절연성 재료에 의해 형성된 기판이어도 된다. 기판(10) 위에, 산화 규소 SiO₂, 질화 규소 SiN, 질화 산화 규소 SiO_xN_y등의 재료를 플라즈마 CVD법 등으로 적층하여 절연층(12)을 형성한다. 이 절연층(12)은, 유리 등의 재료에 의해 형성된 기판(10)을 이용한 경우에, 나트륨 이온 등의 불순물이 기판(10)으로부터 능동층(14)에 침입하는 것을 방지하기 위해서 형성된다. 이러한 불순물 침입의 우려가 없는 기판(10)을 이용하는 경우에는, 절연층(12)을 형성하지 않아도 된다.

절연층(12) 위에 플라즈마 CVD법 등으로 비정질 실리콘(amorphous silicon: 이하, 「a-Si」라고도 함)막을 형성한다. 계속해서, 그 a-Si막의 표면에 XeCl 엑시머 레이저 빔을 조사하여 어닐링 처리를 행함으로써, a-Si막이 용융 재결정화하여 다결정 실리콘(poly-silicon: 이하, 「p-Si」라고도 함)막으로 개질한다. 또한, p-Si 막을 아일랜드화 에칭함으로써 능동층(14)을 형성한다.

능동층(14) 위에, CVD법에 의해 산화 규소 SiO₂, 질화 규소 SiN 등을 전면에 증착하여, 게이트 절연층(16)을 형성한다. 게이트 절연층(16) 위에, 크롬, 몰리브덴 등의 고융점 금속으로 이루어지는 도전 재료를 스퍼터법 등에 의해 성막하고,포토리소그래피 기술 및 드라이에칭 기술을 이용하여, 능동층(14)과 중첩하도록 게이트 전극(18)을 형성한다. 이때, 이 게이트 전극(18)에 휘도 데이터를 설정하기 위한 배선(도시하지 않음)도 형성한다.

계속하여, 게이트 전극(18)을 마스크로 하여, p-Si의 능동층(14)에 대하여, 게이트 절연층(16)을 통해서 N형 또는 P형의 이온을 주입한다. 이에 따라, 능동층(14) 중 게이트 전극(18)에 덮여 있지 않은 부분에 N형 또는 P형의 불순물 이온이 주입된다. 불순물 이온의 종류는, 형성하여야 할 트랜지스터의 종별에 따라서 선택되면 된다. 게이트 전극(18)의 바로 아래의 능동층(14)은, 진성 또는 실질적으로 진성인 p-Si막 그대로이다.

또한, 능동층(14)의 폭보다도 좁은 폭으로, 게이트 전극(18) 및 게이트 절연층(16)을 덮는 레지스트를 형성한다. 이어서, 이 레지스트를 마스크로 하여 다시 이온 주입을 행한다. 레지스트로 덮여 있지 않은 부분의 능동층(14)은, 불순물 이온이 고농도로 주입되어, 소스 영역(14s) 및 드레인 영역(14d)이 된다. 레지스트로 덮여 있는 부분의 능동층(14)은, 불순물 이온이 저농도로 주입된, 소위 LDD 영역이 된다. 이상의 이온 주입에 의해, 소스 영역(14s), 채널(14c), 드레인 영역(14d), 및 LDD 영역(14LD)이 형성된다.

레지스트를 제거한 후, 플라즈마 CVD법에 의해 SiO₂, SiN 등을 전면에 증착하여 층간 절연층(20)을 형성한다. 계속해서, 소스 영역(14s) 및 드레인 영역(14d)에 대응하는 위치에, 층간 절연층(20)을 관통하여 능동층(14)에 도달하도록 컨택트홀을 형성하고, 그 컨택트홀에 알루미늄 등의 금속을 충전하여 드레인 전극(22) 및 소스 전극(24)을 형성한다. 또한, 그 위에, 유기 수지 등의 재료를 퇴적시켜 평탄화층(26)을 형성한다. 이에 따라, 트랜지스터 등의 회로를 형성한 부분을 덮어, 기판 표면을 평탄화한다. 후술하는 바와 같이, 유기 발광 소자(60)의 형성에 앞서 TFT 기판(50)의 표면을 평탄화해 두는 것은, 유기 발광 소자(60)의 발광 불량을 방지하기 위해서 매우 중요하다.

평탄화층(26)의 소스 전극(24)에 대응하는 위치에, 평탄화층(26)을 관통하여 소스 전극(24)에 도달하도록 컨택트홀을 형성하고, 그 위에서부터 투명 전극 재료인 산화 인듐 주석(Indium Tin 0xide: IT0)를 퇴적시키고, 패턴화하여 화소 전극(28)을 형성한다. 본 실시예에서는 화소 전극(28)은 양극이다. 양극의 재료로서는, ITO 외, 산화주석(SnO₂), 또는 산화 인듐(In₂O₃) 등이 예시되지만, 일반적으로는, 홀 주입 효율이나 표면 저항이 낮아 ITO가 이용된다. ITO를 퇴적시켰을 때, 화소 전극(28)의 바로 아래 층인 평탄화층(26)에 대하여 에칭 처리에 의해 컨택트홀을 형성한 부분은 깊은 오목부로 되어있기 때문에, 그 위에 형성한 화소 전극(28)에서도, 그 부분은 주위보다도 낮은 오목부로 된다. 즉, 이 컨택트홀의 상부에서 화소 전극(28)의 표면은 평탄하지 않고 단차를 갖는다. 또한, 패터닝 시에 에칭된 단부도 단차를 갖는다.

화소 전극(28) 위에, 제1 절연층(34)을 전면에 형성한 후, 제1 절연층(34)의 일부를 에칭에 의해 제거하여 화소 전극(28)을 노출시킴으로써 화소 개구부(36)를형성한다. 이 때, 화소 개구부(36)는, 화소 전극(28)의 하층에서 처리가 실시되어 형상이 변화한 부분, 예를 들면, 화소 전극(28)의 바로 아래에 있는 평탄화층(26)에 형성된 컨택트홀 부분이나, 화소 전극(28)의 단부의 단차 부분 등을 제외하고 형성된다. 즉, 컨택트홀이나 단차 부분은, 제1 절연층(34)에 덮힌 채로, 그 상층에 형성되는 발광 소자층(30)과는 접촉하지 않는다.

화소 전극(28) 위에 발광 소자층(30)이 형성된다. 발광 소자층(30)은 양극 버퍼층, 정공 수송층, 발광층, 전자 수송층 등의 유기층을 포함한다. 일반적으로, 이들 유기층은, 복수의 형성실(形成室)을 구비하는 멀티챔버형 제조 장치에서 진공 증착법을 이용하여 형성된다. 양극 버퍼층, 정공 수송층, 및 전자 수송층은 필요에 따라서 형성하면 된다.

양극 버퍼층의 재료로서는, 구리 프타로시아닌, m-MTDATA, 산화 알루미늄 등이 예시된다. 정공 수송층의 재료로서는, N, N'-디페닐-N, N'-디(3-메틸페닐)-1, 1'-비페닐-4, 4'-디아민(N,N'-diphenyl-N,N'-di(3-methylphenyl)-1, 1'-biphenyl-4,4'-diamine: TPD), 4, 4', 4''-트리스(3-메틸페닐페닐아미노)트리페닐아민(4,4', 4''-tris(3-methylphenylphenylamino)triphenylamine: MTDATA), N, N'-디(나프탈렌-1-일)-N, N'-디페닐-벤디진(N,N'-Di(naphthalene-1-yl)-N, N'-diphenyl-benzidine: NPB) 등이 예시된다. 발광층의 재료로서는, 알루미늄 키놀린 착체(Alq3), 또는 퀴나크리돈 유도체를 포함하는 비스(벤조키노리노라트) 베릴륨 착체(bis(10-hydroxybenzo[h] quinolinato) beryllium: Bebq2) 등이 예시된다. 전자 수송층의 재료로서는 Alq₃또는 Bebq₂등이 예시된다.

발광 소자층(30) 위에 대향 전극(32)이 형성된다. 본 실시예에서는, 대향 전극(32)은 음극이다. 음극의 재료로서는, 예를 들면, 리튬을 미량 포함하는 알루미늄 합금, 마그네슘 인듐 합금, 또는 마그네슘 은 합금 등이 예시된다. 대향 전극(32)은, 전자 수송층측으로부터 순서대로, 불화리튬(LiF)층 및 알루미늄(Al)층을 구비한 2층 구조이어도 된다.

화소 전극(28) 위에 발광 소자층(30)을 증착할 때, 화소 전극(28)의 표면이 평탄하지 않으면, 단차 부분에 유기 발광 재료가 잘 증착하지 않고, 그 부분이 비 발광 영역(다크 스폿)이 될 우려가 있다. 또한, 유기 재료의 증착 불량에 의해 단차 부분에 간극이 생기면, 그 간극에 음극 재료가 들어가 단락이 발생할 우려가 있다. 양극과 음극이 단락된 경우에는, 전압이 인가되었을 때, 그 단락 부분에 집중적으로 전류가 흘러, 발광 소자층(30)에 전류가 흐르지 않게 되기 때문에, 화소 전체에 걸쳐 발광이 발생하지 않고, 멸점(滅点)이 된다.

본 실시예에서는, 상술한 바와 같이, 화소 전극(28)의 하층에서 처리가 실시되어 형상이 변화한 부분을 제1 절연층(34)으로 덮고, 그 부분을 제외하고 화소 개구부(36)를 형성하기 때문에, 발광 소자층(30)의 형성 불량이나 전극 간의 쇼트에 기인하는 발광 불량의 발생을 방지 할 수 있다.

도 3은, 실시예에 따른 발광 장치(100)의 상면을 모식적으로 도시한다. 도 3은, 도 1과 마찬가지로, 1화소분의 회로가 형성된 부분의 상면을 도시한다. 화소전극(28)은 우측 위로부터 좌측 아래로 향하는 사선으로 도시되고, 화소 개구부(36)는 좌측 위로부터 우측 아래로 향하는 사선(단지 일부만)으로 도시된다. 도 2에 도시한 단면도는 도 3의 AA'단면에 대응하고 있다. 구동용 트랜지스터 Tr2의 소스 전극(24)의 상부에 형성된 컨택트홀 부분에는, 화소 전극(28)과 발광 소자층(30) 사이에 제1 절연층(34)이 형성되어 있고 화소로서 개구되어 있지 않다. 이와 같이, 화소 전극(28) 중 평탄한 부분만을 화소로서 개구함으로써 발광 불량의 발생을 억제한다.

이상, 본 발명을 실시예를 바탕으로 설명하였다. 이 실시예는 예시이고, 이들의 각 구성 요소나 각 처리 공정의 조합에 여러가지의 변형이 가능하고, 또한 그러한 변형예도 본 발명의 범위에 있는 것은 당 업자에게 이해될 부분이다. 이하, 그러한 예를 진술한다.

실시예에서는, 구동용 트랜지스터 Tr2는, 게이트 전극(18)이 능동층(14)의 상층에 있는 톱 게이트 방식이지만, 게이트 전극(18)이 능동층(14)의 하층에 있는 보텀 게이트 방식이어도 된다.

실시예에서는, 유기 발광 소자를 예로 들어 설명하였지만, 무기 발광 소자이어도 된다. 실시예에서는, 구동용 트랜지스터 Tr2의 전극은, 유기 발광 소자(60)의 양극에 접속되어 있지만, 다른 예에서는, 유기 발광 소자(60)의 음극에 접속되더라도 된다.

본 발명에 따르면, 발광 장치에서의 발광 불량의 발생을 경감 할 수 있다.

Claims

적어도 화소 전극 및 발광 소자층을 구비하는 발광 장치를 제조하는 방법에 있어서,

기판 상에 상기 화소 전극을 형성하는 공정과,

상기 화소 전극 상에 제1 절연층을 형성하는 공정과,

상기 제1 절연층의 일부를 제거하여 상기 화소 전극을 노출시킴으로써 화소 개구부를 형성하는 공정과,

상기 화소 개구부 상에 상기 발광 소자층을 형성하는 공정을 포함하며,

상기 화소 개구부는, 상기 화소 전극 또는 그 하층에서 처리가 실시되어 형상이 변화한 부분을 제외하고 형성되는 것을 특징으로 하는 발광 장치의 제조 방법.
제1항에 있어서,

상기 처리는 에칭 처리인 것을 특징으로 하는 발광 장치의 제조 방법.
제1항 또는 제2항에 있어서,

상기 화소 개구부는 상기 화소 전극이 단차를 갖는 부분을 제외하고 형성되는 것을 특징으로 하는 발광 장치의 제조 방법.
제1항 또는 제2항에 있어서,

상기 화소 개구부는 상기 화소 전극의 단부를 제외하고 형성되는 것을 특징으로 하는 발광 장치의 제조 방법.
제1항 또는 제2항에 있어서,

상기 화소 전극을 형성하는 공정에 앞서,

상기 기판 상에 상기 발광 장치를 제어하기 위한 트랜지스터를 형성하는 공정과,

상기 트랜지스터 상에 제2 절연층을 형성하는 공정과,

상기 제2 절연층에 상기 트랜지스터의 전극으로 관통하는 컨택트홀을 형성하는 공정을 더 포함하며,

상기 화소 전극을 형성하는 공정은, 상기 제2 절연층 상의 상기 컨택트홀을 포함하는 영역에 상기 화소 전극을 형성하고,

상기 화소 개구부는 상기 컨택트홀의 상부를 제외하고 형성되는 것을 특징으로 하는 발광 장치의 제조 방법.
기판과,

상기 기판 상에 형성된 화소 전극과,

상기 화소 전극 상에 형성된 발광 소자층을 포함하며,

상기 발광 소자층은, 상기 화소 전극 또는 그 하층에서 처리가 실시되어 형상이 변화한 부분에서, 상기 화소 전극과 접촉하지 않도록 형성된 것을 특징으로 하는 발광 장치.
제6항에 있어서,

상기 형상이 변화한 부분은 상기 화소 전극이 단차를 갖는 부분인 것을 특징으로 하는 발광 장치.
제6항에 있어서,

상기 형상이 변화한 부분은 상기 화소 전극의 단부인 것을 특징으로 하는 발광 장치.
제6항 내지 제8항 중 어느 한 항에 있어서,

상기 화소 전극과 상기 발광 소자층 사이에 상기 형상이 변화한 부분을 덮는 절연층이 형성되는 것을 특징으로 하는 발광 장치.