KR20030070188A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20030070188A
KR20030070188A KR1020020009223A KR20020009223A KR20030070188A KR 20030070188 A KR20030070188 A KR 20030070188A KR 1020020009223 A KR1020020009223 A KR 1020020009223A KR 20020009223 A KR20020009223 A KR 20020009223A KR 20030070188 A KR20030070188 A KR 20030070188A
Authority
KR
South Korea
Prior art keywords
semiconductor device
via hole
film
forming
interlayer insulating
Prior art date
Application number
KR1020020009223A
Other languages
English (en)
Inventor
고창진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020009223A priority Critical patent/KR20030070188A/ko
Publication of KR20030070188A publication Critical patent/KR20030070188A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 반도체 기판상에 층간절연막을 형성하는 단계; 상기 층간절연막을 선택적으로 제거하여 비아홀을 형성하는 단계; 상기 비아홀 내표면을 포함한 상기 층간절연막 전면상에 등방성 구조를 포함하는 배리어막을 형성하는 단계; 및 상기 비아홀을 매립하는 단계를 포함하며, SOG 방식의 유전체를 적용하는 비아홀 식각 공정에서 보우잉 현상에 기인하는 후속 배리어막의 스텝 커버리지 불량에 기인하는 볼캐이노 현상을 억제하여 소자의 신뢰성을 증가시킬 수 있는 효과가 있으며, 또한 제조수율도 증가시킬 수 있는 효과가 있는 것이다.

Description

반도체 소자의 금속배선 형성방법{METHOD FOR FORMING METAL LINE IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 상세하게는 텅스텐 볼케이노 현상을 방지하여 소자의 신뢰성과 제조 수율을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.
일반적으로 반도체 소자를 제조하는데 있어서는, 반도체 기판과 배선 사이 또는 상하층 배선 사이를 전기적으로 연결하기 위안 접속 통로로서 비아홀을 형성하고 있으며, 이러한 비아홀을 매립하기 위한 금속 배선 재료로는 전기전도성이 우수하고 경제성이 있는 텅스텐이 플러그로서 사용되고 있다.
한편, 최근의 0.25㎛ 이하의 서브마이크론 씨모오스 테크놀로지(Submicron CMOS technolonogy)의 백엔드(Backend) 기술은 낮은 배선 저항과 배선간의 낮은 정전용량(Capacitance)을 확보하여 동작속도의 저하를 억제하는 것이 관건이다. 이를 위해서, 비유전상수가 낮은 유전체를 층간절연막에 적용하는데, 종래의 비유전상수가 낮은 물질로는 스핀-온-글래스(Spin On Glass;이하, SOG) 방식의 유전체가 있다.
그러나, 종래 기술에 따른 반도체 소자의 금속배선 형성방법에 있어서는 다음과 같은 문제점이 있다.
SOG 방식의 유전체는 화학적기상증착(CVD) 방식의 유전체보다 상대적으로 기계적 화학적 특성이 약하다. 따라서, 도 1에 도시된 바와 같이 와이드 메탈(wide metal) 위에서는 스핀 코터(spin coater) 특성상 SOG(1)가 내로우 메탈(narrow metal) 보다는 많이 남게 되고 비아(7) 식각시 SOG(1)가 TEOS(3;Tetra Ethyl Ortho Silicate)에 비해 식각속도가 높으며, O2에싱(ashing)에 의해 SOG(1)에는 도면부호A에서와 같이 보우잉(bowing) 현상이 발생한다. 이러한 SOG 보우잉 현상이 발생하면 비아홀내의 배리어막으로 쓰이는 Ti/TiN막(5)의 스텝 커버리지(step coverage)가 불량하여 마치 대나무 구조(bamboo structuer)와 같은 TiN(5b)은 Ti(5a)을 충분히 커버하지 못하게 된다.
그 결과, 도 2에 도시된 바와 같이, 후속 텅스텐 증착시 WF6가스가 스텝 커버리지가 불량한 지역의 TiN(5b)의 계면을 따라 확산을 하여 Ti(5a)과 반응하고 기상(gas phase)인 TiFx가 형성되어 터지면서 상부의 TiN(5b)의 파괴를 가져온다. 계속하여 더 많은 TiFX의 생성과 터짐이 반복하면서 볼캐이노(volcano)라 불리우는 결함이 발생하게 되고, 볼캐이노 결함이 발생하게 되면 후속공정의 텅스텐 플러그 형성이 완전치 않게 되어 소자의 신뢰성과 제조수율이 감소한다는 문제점이 있다.
이에, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 WF6의 확산경로를 차단할 수 있도록 비아홀내 배리어막을 등방성 구조를 갖는 TaN을 사용하여 볼캐이노 현상을 방지할 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 있다.
도 1은 종래 기술에 따른 반도체 소자의 금속배선 형성방법에 있어서, 배리어막의 보우잉 현상을 설명하기 위한 단면도.
도 2는 종래 기술에 따른 반도체 소자의 금속배선 형성방법에 있어서, 볼캐이노 현상을 설명하기 위한 부분 단면도.
도 3a 내지 도 3c는 본 발명에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도.
- 도면의 주요부분에 대한 부호의 설명 -
100; 반도체 기판110; 층간절연막
120; 비아홀130; 배리어막
130a; Ti막130b; TaN막
140; 금속층
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속배선 형성방법은, 반도체 기판상에 층간절연막을 형성하는 단계; 상기 층간절연막을 선택적으로 제거하여 비아홀을 형성하는 단계; 상기 비아홀 내표면을 포함한 상기 층간절연막 전면상에 등방성 구조를 포함하는 배리어막을 형성하는 단계; 및 상기 비아홀을 매립하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 배리어막은 이온화 금속 플라즈마(IMP) 방식을 사용하여 하부의 Ti막과 상부의 등방성 구조인 TaN막으로 구성된 이중막으로 형성하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체 소자의 금속배선 형성방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 3a 내지 도 3c는 본 발명에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도이다.
본 발명에 따른 반도체 소자의 금속배선 형성방법은, 도 3a에 도시된 바와 같이, 실리콘과 같은 반도체로 구성된 반도체 기판(100)상에 SOG(spin on glass) 방식의 비유전상수가 낮은 유전체로써 층간절연막(110)을 형성한다.
이때, 도면에는 도시하지 않았지만, 상기 반도체 기판(100)과 층간절연막(110) 사이에 금속배선이 매립된 별도의 층간절연막이 적어도 하나 이상 형성되어 있을 수 있다.
그 다음, 상기 층간절연막(110)을 선택적으로 제거하여 상기 기판(100)의 활성영역에 해당하는 부위에 비아홀(120)을 형성한다.
이어서, 도 3b에 도시된 바와 같이, 상기 비아홀(120)이 형성된 전체구조 상면에 상기 반도체 기판(100)과 후속 형성될 금속배선과의 전자이동 및 응력을 방지하기 위하여 배리어막(130)을 형성한다.
이때, 상기 배리어막(130)으로는 Ti막(130a)과 TaN막(130b)으로 이루어진 이중막으로 형성하는 것이 바람직한데, 그 이유는 상기 배리어막(130)의 일부인 TaN막(130b)은 도 3b의 (B)에 도시된 바와 같이 등방성 구조이므로 후속 공정에서 WF6의 확산경로가 차단되기 때문이다.
따라서, 하부의 Ti(130a)이 불소(F)와 결합하여 티타늄플로라이드로 변형되면서 발생되는 볼캐이노(volcano) 결함 현상이 억제된다.
한편, 상기 배리어막(130)의 형성은 이온화 금속 플라즈마(IMP;Ionized Metal Plasma) 방식을 사용하는데, 특히 상기 TaN막(130b)은 200℃ ~ 300℃ 온도에서 증착하여 약 200Å ~ 300Å 두께로 형성한다.
그다음, 도 3c에 도시된 바와 같이, 상기 비아홀(120)을 매립할 수 있도록 상기 배리어막(130) 상면에 텅스텐과 같은 금속층(140)을 WF6를 포함한 반응가스를 이용하여 증착한 다음, 예정된 후속공정을 진행하여 반도체 소자의 금속배선을 완성한다.
이때, 상기 금속층(140) 형성에 있어서, 원자층 증착(ALD;Atomic Layer Deposition) 방식을 적용하면 매립특성이 우수한 금속층을 얻을 수 있다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 소자의 금속배선 형성방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 있어서는, SOG 방식의 유전체를 적용하는 비아홀 식각 공정에서 보우잉 현상에 기인하는 후속 배리어막의 스텝 커버리지 불량에 기인하는 볼캐이노 현상을 억제하여 소자의 신뢰성을 증가시킬 수 있는 효과가 있으며, 또한 제조수율도 증가시킬 수 있는 효과가 있다.

Claims (3)

  1. 반도체 기판상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 선택적으로 제거하여 비아홀을 형성하는 단계;
    상기 비아홀 내표면을 포함한 상기 층간절연막 전면상에 등방성 구조를 포함하는 배리어막을 형성하는 단계; 및
    상기 비아홀을 매립하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제1항에 있어서,
    상기 배리어막은 이온화 금속 플라즈마(IMP) 방식을 사용하여 하부의 Ti막과 상부의 등방성 구조인 TaN막으로 구성된 이중막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제2항에 있어서,
    상기 TaN막은 200℃ ~ 300℃ 온도에서 증착하여 200Å ~ 300Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020020009223A 2002-02-21 2002-02-21 반도체 소자의 금속배선 형성방법 KR20030070188A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020009223A KR20030070188A (ko) 2002-02-21 2002-02-21 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020009223A KR20030070188A (ko) 2002-02-21 2002-02-21 반도체 소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20030070188A true KR20030070188A (ko) 2003-08-29

Family

ID=32222085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020009223A KR20030070188A (ko) 2002-02-21 2002-02-21 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20030070188A (ko)

Similar Documents

Publication Publication Date Title
US6910907B2 (en) Contact for use in an integrated circuit and a method of manufacture therefor
US6077767A (en) Modified implementation of air-gap low-K dielectric for unlanded via
US6404058B1 (en) Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof
JP2000323479A (ja) 半導体装置およびその製造方法
US7351653B2 (en) Method for damascene process
US5950108A (en) Method of fabricating a conductive plug
JP2002525871A (ja) 集積回路およびその製造方法
US20070152334A1 (en) Semiconductor device and manufacturing method
KR100861837B1 (ko) 반도체 소자의 금속배선 형성방법
KR100778869B1 (ko) 반도체 소자의 콘택 형성 방법
KR100652317B1 (ko) 반도체 소자의 금속 패드 제조 방법
KR20030070188A (ko) 반도체 소자의 금속배선 형성방법
KR100505625B1 (ko) 층간절연막에 에어갭을 갖는 반도체소자 및 그 제조방법
KR20060019357A (ko) 반도체 소자의 제조 방법
KR100701779B1 (ko) 반도체 소자의 콘택 형성 방법
KR100284283B1 (ko) 반도체소자의배선형성방법
KR100791707B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
KR100641488B1 (ko) 반도체 소자의 콘택 제조 방법
KR20050087471A (ko) 반도체 소자의 금속배선 형성방법
KR100349346B1 (ko) 반도체장치의 배선패턴 형성방법
KR20030053203A (ko) 텅스텐 볼케노 방지를 위한 금속배선 형성방법
KR20000031041A (ko) 반도체 장치의 적층플러그 형성 방법
KR20020058430A (ko) 반도체소자의 배선 형성방법
KR100257153B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination