KR20030065706A

KR20030065706A - 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법

Info

Publication number: KR20030065706A
Application number: KR1020020005436A
Authority: KR
Inventors: 박상일; 김창수
Original assignee: 삼성에스디아이 주식회사
Priority date: 2002-01-30
Filing date: 2002-01-30
Publication date: 2003-08-09
Also published as: KR100611216B1

Abstract

본 발명은 투명도전막의 투과도 특성을 이용하여 공정을 단순화하고, 표면단차를 감소시킬 수 있는 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법에 관한 것이다.

본 발명의 평판표시장치의 제조방법은 화소전극이 형성될 제1영역과 박막 트랜지스터가 형성될 제2영역을 구비한 절연기판을 제공하는 단계와; 하프톤 마스크를 이용하여 제1영역에 화소전극을 형성하고, 제2영역에 블랙매트릭스를 형성하는 단계와; 기판전면에 절연막을 형성하는 단계와; 상기 제2영역의 절연막중 상기 블랙매트릭스에 대응하는 부분에, 상기 화소전극에 연결되는 상기 박막 트랜지스터를 형성하는 단계와; 기판 전면에 평탄화막을 형성하는 단계와; 상기 평탄화막을 식각하여 상기 화소전극의 일부분을 노출시키는 개구부를 형성하는 단계를 포함한다.

Description

블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법{Flat Panel Display with Black Matrix and Fabrication Method thereof}

본 발명은 평판표시장치에 관한 것으로서, 더욱 상세하게는 투명도전막의 투과도특성을 이용한 블랙매트릭스를 구비한 유기전계 발광표시소자 및 그의 제조방법에 관한 것이다.

도 1은 종래의 유기전계 발광표시소자의 단면구조를 도시한 것이다. 도 1을 참조하여 종래의 유기 전계 발광 표시장치의 제조 방법을 설명하면 다음과 같다.

먼저, 유리나 합성 수지 등으로 이루어진 투명한 절연 기판(10) 상에 버퍼층(11)을 형성하고, 상기 버퍼층(11)상에 폴리 실리콘막을 도포하고, 반도체층 형성용 마스크(도면상에는 도시되지 않음)를 이용하여 상기 폴리실리콘막을 패터닝하여 반도체층(13)을 형성한다.

상기 반도체층(13)을 포함한 버퍼층(11)상에 게이트 절연막(15)을 형성하고, 상기 게이트 절연막(15)상에 게이트 메탈을 증착한다. 게이트 형성용 마스크(도면상에는 도시되지 않음)를 이용하여 상기 게이트메탈을 패터닝하여 상기 게이트 절연막(15)중 반도체층(13)에 대응되는 부분에 게이트 전극(16)을 형성한다. 게이트 전극(16)을 형성할 때 캐패시터(52)의 하부전극(17)을 동시에 형성한다.

상기 반도체층(13)으로 소정도전형의 불순물, 예를 들면 N형 또는 P형 불순물을 이온주입하여 소오스/드레인영역(13-1), (13-2)을 형성한다. 이때, 반도체층(13)중 소오스/드레인 영역(13-1), (13-2)사이의 부분(13-3)은 채널층으로작용한다.

게이트 전극(16) 및 캐패시터의 하부전극(17)을 포함한 게이트 절연막(15)상에 층간 절연막(19)을 형성한다. 상기 층간 절연막(19)과 게이트 절연막(15)을 식각하여 상기 소오스/드레인 영역(13-1),(13-2)을 노출시키는 콘택홀(20-1), (20-2)을 형성한다.

계속해서, 상기 층간절연막(19)상에 소오스/드레인 메탈을 증착하고, 소오스/드레인 전극형성용 마스크(도면상에는 도시되지 않음)를 이용하여 패터닝하여 상기 소오스/드레인 영역(13-1), (13-2)과 콘택되는 소오스/드레인 전극(22-1), (22-2)을 형성함과 동시에 상기 소오스/드레인 전극(22-1), (22-2)중 하나, 예를 들면 소오스 전극(22-1)과 연결되는 캐패시터(52)의 상부전극(22-3)이 형성된다.

이로써, 유기전계 발광표시장치의 박막트랜지스터(51)와 캐패시터(52)가 형성된다. 이때, 층간 절연막(19)중 상기 캐패시터(52)의 상하부 전극(17), (22-3)사이에 형성된 부분은 캐패시터의 유전체 역할을 한다.

소오스/드레인 전극(22-1), (22-2) 및 상부전극(22-3)을 형성한 후, 층간 절연막(19)상에 패시베이션막(25)을 형성하고, 비어홀 형성용 마스크(도면상에는 도시되지 않음)를 이용하여 상기 패시베이션막(25)을 식각하여 상기 소오스/드레인 전극(22-1), (22-2)중 하나, 예를 들면 드레인 전극(22-2)을 노출시키는 비어홀(26)을 형성한다.

이후에, 투명도전막, 예를 들어 ITO 를 패시베이션막(25)상에 증착시킨 후에 화소전극 형성용 마스크(도면상에 도시되지 않음)를 이용하여 ITO 를 패터닝하여애노드전극인 화소전극(27)을 형성한다. 이때, 화소전극(27)은 비어홀(26)을 통해서 드레인 전극(22-2)과 전기적으로 연결된다.

이와 같이 애노드 전극(27)이 형성되면, 애노드 전극(27)을 포함한 패시베이션막(25)상에 평탄화막(28)을 형성하고, 개구부 형성용 마스크(도면상에 도시되지 않음)을 이용하여 평탄화막(28)중에서 애노드 전극에 대응되는 부분을 식각하여 개구부(28-1)를 형성하여 애노드 전극(27)을 노출시킨다.

이후에, 개구부(28-1)의 애노드전극(27)상에 유기 물질을 증착하여 전류의 흐름에 의해 적색, 녹색, 청색의 빛을 자체적으로 발산시키는 유기 EL층(29)을 형성한다. 기판전면에 캐소드 메탈을 증착시켜 캐소드전극(30)을 형성하여 유기 EL소자(53)를 형성한다.

AMOLED(Active Matrix Organic Light Emitting Device)와 같은 평판표시소자는 스위칭소자와 상기 스위칭소자에 전원을 인가하기 위한 여러 배선들로 이루어지는데, 배선용 금속물질에 의해 외부광이 반사되어 콘트라스트(contrast)가 크게 저하된다. 즉, 도 1에 화살표로 표시한 바와같이 캐패시터의 하부전극을 구성하는 금속물질, 소오스/드레인 전극 및 캐패시터의 상부전극을 구성하는 전극물질 그리고 음극을 구성하는 전극물질 등에 의해 외부광이 반사된다.

종래에는 전면에 고가의 편광판을 부착하여 외부광의 반사에 의한 콘트라스트의 저하를 방지하였으나, 고가의 편광판 사용에 따른 제조 원가의 상승을 초래하할 뿐만 아니라 편광판 자체가 유기 전계발광층으로부터 방출되는 빛을 차단하여 투과도를 저하시킴으로써 휘도가 저하되는 문제점이 있었다.

한편, Cr/CrOx, 또는 유기막 등으로 된 블랙매트릭스를 화소영역을 제외한 TFT 영역, 즉 TFT와 캐패시터가 형성되는 영역에 별도로 형성하는 방법이 있는데, 이러한 방법은 블랙매트릭스를 형성하기 위해 별도의 마스크공정이 요구되는 문제점이 있을 뿐만 아니라 블랙매트릭스가 형성되는 TFT 영역과 화소영역간의 단차가 심해져 금속배선 즉, 소오스/드레인 전극과 게이트 전극간의 쇼트를 유발하는 문제점이 있었다.

따라서, 본 발명은 상기한 바와같은 종래기술의 문제점을 해결하기 위한 것으로서, 공정을 단순화한 블랙매트릭스를 구비한 평판표시장치의 제조방법을 제공하는 데 그 목적이 있다.

본 발명의 다른 목적은 투명도전막의 투과도변형특성을 이용하여 별도의 마스크공정없이 블랙매트릭스와 화소전극을 형성할 수 있는 평판표시장치 및 그의 제조방법을 제공하는 데 있다.

본 발명의 다른 목적은 블랙 매트릭스 형성에 따른 화소영역과 TFT영역간의 단차 발생을 방지할 수 있는 평판표시장치 및 그의 제조방법을 제공하는 데 있다.

도 1은 종래의 유기전계 발광표시소자의 단면구조도,

도 2a 내지 도 2g는 본 발명의 일실시예에 따른 유기전계 발광표시소자의 단면구조도,

도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 유기전계 발광표시소자의 단면구조도,

도 4는 불순물의 이온주입에 따른 투명도전막의 투과도특성을 도시한 도면,

*도면의 주요 부분에 대한 부호의 설명*

100, 300 : 절연기판 120, 310 : 투명도전막

125, 390 : 화소전극 130, 320 : 감광막

140, 320 : 버퍼층 150, 330 : 반도체층

171, 351 : 게이트 151 152, 351 352 : 소오스/드레인 영역

160, 340 : 게이트 절연막 175, 373 : 캐패시터 하부전극

180, 360 : 층간 절연막 181 - 183 : 콘택홀

250 : 하프톤 마스크 191 192, 371 372 : 소오스/드레인 전극

193, 373 : 캐패시터 상부전극 200 : 평탄화막

상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 화소전극이 형성될 제1영역과 박막 트랜지스터가 형성될 제2영역을 구비한 절연기판을 제공하는 단계와; 하프톤 마스크를 이용하여 제1영역에 화소전극을 형성하고, 제2영역에 블랙매트릭스를 형성하는 단계와; 기판전면에 절연막을 형성하는 단계와; 상기 제2영역의절연막중 상기 블랙매트릭스에 대응하는 부분에, 상기 화소전극에 연결되는 상기 박막 트랜지스터를 형성하는 단계와; 기판 전면에 평탄화막을 형성하는 단계와; 상기 평탄화막을 식각하여 상기 화소전극의 일부분을 노출시키는 개구부를 형성하는 단계를 포함하는 평판표시장치의 제조방법을 제공하는 것을 특징으로 한다.

상기 화소전극과 블랙매트릭스를 형성하는 방법은 기판전면에 투명도전막을 형성하는 단계와; 상기 투명도전막상에 감광막을 도포하는 단계와; 상기 감광막을 하프톤 마스크로 패터닝하여 상기 제1영역에 제1감광막 패턴과 제2영역에 상대적으로 제1감광막 패턴보다 두께가 얇은 제2감광막 패턴을 형성하는 단계와; 상기 제1 및 제2감광막 패턴을 이용하여 투명도전막을 식각하여 제1영역에는 상기 제1패턴과 제2영역에 제2패턴을 형성하는 단계와; 제2감광막 패턴을 마스크로 하여 불순물을 이온주입하여 제1패턴의 투과도를 변형시켜 블랙매트릭스를 형성하는 단계와; 남아있는 제2감광막 패턴을 제거하여 그 하부의 제2패턴을 화소전극으로 형성하는 단계를 포함한다.

또한, 본 발명은 화소전극이 형성될 제1영역과 박막 트랜지스터가 형성될 제2영역을 구비한 절연기판을 제공하는 단계와; 상기 기판전면에 투명도전막을 형성하는 단계와; 상기 투명도전막중 상기 제2영역에 대응하는 부분이 노출되도록 감광막을 형성하는 단계와; 상기 감광막을 마스크로 하여 노출된 투명도전막으로 불순물을 주입하여 투과도를 변형시켜 블랙매트릭스를 형성하는 단계와; 상기 기판전면에 제1절연막을 형성하는 단계와; 상기 블랙매트릭스에 대응하는 제1절연막상에 박막 트랜지스터를 형성하는 단계와; 기판전면에 제1절연막을 형성하는 단계와;제1절연막중 제1영역에 대응하는 부분에 상기 박막 트랜지스터와 연결되는 화소전극을 형성하는 단계와; 기판전면에 제2절연막을 형성하는 단계와; 상기 제2절연막을 식각하여 상기 화소전극의 일부분을 노출시키는 개구부를 형성하는 단계를 포함하는 평판표시장치의 제조방법을 제공하는 것을 특징으로 한다.

또한, 본 발명은 화소전극이 형성된 제1영역과 박막 트랜지스터가 형성된 제2영역을 구비한 절연기판과; 상기 절연기판상에 형성된, 제1영역에서 화소전극으로 작용하는 부분과, 제2영역에서 블랙매트릭스로 작용하는 부분을 구비하는 투명도전막을 포함하는 평판표시장치를 제공하는 것을 특징으로 한다.

상기 투명도전막중 제2영역에 형성된 부분은 불순물이온주입에 의해 그의 투과도가 변형된 부분이며, 상기 투명도전막으로의 불순물은 40 내지 100keV의 고에너지원으로 한번이상 이온주입하는 것을 특징으로 한다.

상기 투명도전막중 화소전극으로 작용하는 부분과 블랙매트릭스로서 작용하는 부분은 서로 분리되거나, 또는 기판전면에 형성되어 화소전극으로 작용하는 부분돠 블랙매트릭스로 작용하는 부분은 서로 연결되는 것을 특징으로 한다.

이하, 본 발명의 실시예에 따른 평판표시장치의 제조 방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 유기전계 발광표시소자의 제조방법을 설명하기 위한 공정단면도를 도시한 것이다.

도 2a를 참조하면, TFT와 캐패시터가 형성될 TFT 영역(101)과 화소전극을 포함한 유기전계 발광소자가 형성될 화소영역(102)을 구비한 투명한 절연기판(100)이제공된다. 상기 절연기판(100)상에 투명 도전막(120)을 형성하고, 상기 투명도전막(120)상에 감광막(130)을 도포한다. 이때, 감광막(130)으로는 포토레지스트, BCB, PI, 또는 아크릴중 하나가 사용된다.

다음, 하프톤 마스크(250)를 이용하여 상기 감광막(130)을 패터닝한다. 이때, 하프톤 마스크(250)는 상기 TFT영역(101)의 블랙 매트릭스가 형성될 부분에 대응하는, 빛의 일부분을 투과시키는 반투과영역(251)과, 상기 화소영역(102)의 화소전극이 형성될 부분에 대응하는, 빛을 완전히 차단하기 위한 차단영역(252)을 구비한다. 그리고, 상기 반투과영역(251)과 차단영역(252)을 제외한 나머지 부분은 빛을 완전히 투과시키는 투과영역이 된다.

하프톤 마스크(250)를 이용하여 상기 감광막(130)을 패터닝하면, 도 2b에서와 같은 감광막(130)의 패턴(131), (132)이 얻어지는데, 감광막(130)중 화소영역(102)에 형성된 패턴(132)은 감광막의 두께가 그대로 유지되고, TFT영역(101)에 형성된 패턴(131)은 상기 화소영역(102)에서의 패턴(132)보다 상대적으로 얇은 두께를 갖게 된다.

이어서, 상기 감광막(130)을 이용하여 그 하부의 투명도전막(120)을 패터닝하면, 도 2c에 도시된 바와 같이 TFT영역(101)에는 투명도전막만이 남아있게 되고, 화소영역(102)에서는 투명도전막상에 감광막의 패턴(132)이 존재하게 된다.

다음, 40 내지 100keV의 고에너지로 불순물을 주입하면, 화소영역(102)에서는 감광막의 패턴(132)이 이온주입용 마스크로 작용하여 그 하부의 투명도전막에는 불순물이 주입되지 않고, TFT영역(101)의 투명도전막에만 불순물이 주입된다. 이때, 불순물 주입공정은 이온주입기를 이용하여 H, P, B, As, Ar 등의 불순물을 고에너지로 주입한다. 상기 투명도전막으로는 ITO, IZO, ZnO 등이 사용된다.

도 4를 참조하면, 투명도전막은 불순물이 주입되면 그의 투과도가 변형되는 특성이 있는 물질로서, 일반적으로 사용되는 편광판(λ/4)가 50%의 투과도를 갖음에 비하여 불순물이 이온주입된 투명도전막은 편광판의 투과도보다 낮은 투과도를 갖게 된다.

즉, B2H6 개스를 이용하여 보론을 이온주입하는 경우, 1.5x10¹⁶ions/㎠의 도우즈 량으로 이온주입하면 30%의 투과도를 갖음을 알 수 있다. 따라서, 투명도전막에 본 발명에서와 같이 고에너지원으로 소정의 불순물을 이온주입하면 그의 투과도가 변형되어 블랙매트릭스로서의 역할을 할 수 있게 됨음을 알 수 있다.

상기에서는 한번의 이온주입공정에 의해 투명도전막으로 불순물을 이온주입하였으나, 서로 다른 가속전압으로 2번이상 이온주입하게 되면 그의 투과도는 더욱 더 저하되게 된다. 다수 회 이온주입을 실시하는 경우, 주입되는 불순물의 총 도우즈량은 같다.

따라서, 불순물이 도핑되지 않은 투명도전막(125)은 화소전극으로 작용하고, 불순물이 이온주입되어 그의 투과도가 저하된 투명도전막(121)은 블랙매트릭스로서 작용한다. 이때, 블랙매트릭스용 투명도전막의 패턴(121)은 화소영역을 제외한 전영역에 걸쳐 형성할 수 있다. 그러므로, 본 발명의 일실시예에서는 불순물 이온주입에 따른 투명도전막의 투과도 변형특성을 이용함으로써, 1매의 하프톤 마스크를이용하여 화소전극과 블랙매트릭스를 동시에 형성할 수 있다.

도 2d에 도시된 바와같이, 화소전극(125)과 블랙매트릭스(121)를 구비한 기판(100)상에 버퍼층(140)을 형성하고, TFT영역(101)의 상기 버퍼층(140)상에 폴리실리콘막으로 된 반도체층(150)을 형성한다. 상기 반도체층(150)을 포함한 버퍼층(140)상에 게이트 절연막(160)을 형성한다.

도 2e와 같이, 상기 반도체층(150)상부의 게이트 절연막(160)상에 게이트(171)를 형성함과 동시에 캐패시터의 하부전극(175)을 형성한다. 상기 게이트(171)를 마스크로 하여 상기 반도체층(150)으로 소정 도전형, 예를 들면 n형 또는 p형의 불순물을 이온주입하여 소오스/드레인 영역(151), (152)을 형성한다. 이때, 반도체층(150)중 소오스/드레인 영역(151), (152) 사이의 부분(153)은 채널영역으로 작용한다.

도 2f와 같이, 상기 게이트(171) 및 캐패시터 하부전극(175)을 포함한 게이트 절연막(160)상에 층간 절연막(180)을 형성하고, 상기 소오스/드레인 영역(151), (152) 그리고 화소전극(125)을 각각 노출시키는 제1 내지 제3콘택홀(181 - 183)을 형성한다. 상기 콘택홀(181-183)을 포함한 층간 절연막(180)상에 소오스/드레인 전극물질을 증착한 다음 패터닝한다.

따라서, 상기 제1콘택홀(181)을 통해 소오스영역(151)과 콘택되는 소오스전극(191)과, 상기 제2콘택홀(182)을 통해 상기 드레인 영역(152) 그리고 제3콘택홀(183)을 통해 화소전극에 콘택되는 드레인 전극(192)을 형성한다. 이와 동시에 상기 소오스전극(191)과 연결되어 상기 캐패시터 하부전극(175)과 오버랩되도록 형성되는 캐패시터 상부전극(193)을 형성한다.

상기한 바와같은 본 발명의 일 실시예에 따르면, 화소전극(125)이 기판상에 바로 형성되어 후속공정에서 형성되는 제3콘택홀(183)을 통해 드레인 전극(192)에 연결되므로, 도 1에 도시된 종래의 소자와는 달리 소오스/드레인 전극과 화소전극간에 보호막을 형성하는 공정이 배제될 뿐만 아니라, 소오스/드레인 전극과 화소전극을 형성하기 위한 콘택홀 형성공정이 배제되어 마스크공정이 배제되는 효과가 있다.

도 2g를 참조하면, 기판 전면에 평탄화막(200)을 증착한 다음 상기 화소전극(125)의 일부분을 노출시키는 개구부(210)를 형성한다. 도면에 도시되지는 않았지만 상기 개구부(210)를 포함한 유기전계 발광층을 형성하고 그위에 음극을 형성하면 본 발명의 일실시예에 따른 유기전계 발광표시소자가 얻어진다.

상기한 바와같은 본 발명의 일실시예에 따르면, 블랙매트릭스를 형성하면서도 6매의 마스크공정, 즉 화소전극과 블랙매트릭스를 형성하기 위한 공정, 반도체층 형성공정, 게이트 형성공정, 콘택홀 형성공정, 소오스/드레인 전극 형성공정, 개구부 형성공정의 6매의 마스크공정이 요구되므로, 공정을 단순화할 수 있다. 또한, 화소전극이 기판상에 형성되어 종래의 빛이 다층의 절연막을 통과함에 따른 휘도저하를 방지할 수 있을 뿐만 아니라 화소부를 제외한 전영역에 블랙매트릭스를 형성함으로써 콘트라스트의 저하를 방지할 수 있다.

또한, 본 발명의 일실시예에서는 투명도전막을 하프톤 마스크를 이용하여 패터닝하였으나, EL 영역에 대응하는 부분을 제외한 전면이 차단영역이 되도록 하프톤 마스크를 형성하게 되면 후속의 감광막 패터닝공정에서 EL 영역에서만 감광막이 존재하게 되고 나머지 영역에서는 감광막이 그대로 남아있게 된다. 따라서, 투명도전막중 투과도가 변형된 부분은 블랙매트릭스로서 화소영역에 존재하게 되고, 투과도가 변형되지 않은 부분은 화소전극으로서 기판전면에 존재하게 된다.

도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 유기전계 발광표시소자의 제조방법을 설명하기 위한 단면구조를 도시한 것이다.

도 3a를 참조하면, TFT 와 캐패시터가 형성될 TFT 영역(301)과 화소전극을 포함한 유기전계 발광소자가 형성될 화소영역(302)을 구비한 투명 절연기판(300)을 제공한다. 상기 절연기판(300)상에 투명도전막(310)을 증착한다.

도 3b를 참조하면, 투명도전막(310)상에 감광막(320)을 도포한 다음 패터닝하여 화소영역(302)에만 남겨둔다. 상기 감광막(320)을 마스크로 이용하여 고에너지로 불순물을 TFT영역(301)의 투명도전막으로 이온주입한다. 이로써, 불순물이 주입된 부분(311)은 투과도가 변형되어 블랙매트릭스로 작용하고, 감광막(320) 하부의 부분(315)은 투과도가 변형되지 않아, 후속공정에서 형성되는 유기 EL 층으로부터 발광된 빛을 기판으로 투과시키게 된다.

이때, 제2실시예에 따른 투명도전막의 투과도 특성변형을 위한 불순물의 이온주입공정은 제1실시예에 따른 투명도전막의 투과도 특성변형을 위한 불순물의 이온주입공정과 동일하게 진행한다.

상기 감광막은 포토레지스트, BCB, PI, 또는 아크릴중 하나가 사용되고, 불순물 주입공정은 이온주입기를 이용하여 H, P, B, As, Ar 등의 불순물을 고에너지로 주입한다. 상기 투명도전막으로는 ITO, IZO, ZnO 등이 사용된다.

도 3c에 도시된 바와같이 상기 감광막(320)을 제거한 다음, 도 3d에 도시된 바와같이, 기판전면에 버퍼층(320)을 형성하고, 상기 TFT영역(301)상의 버퍼층(320)상에 폴리실리콘막으로 된 반도체층(330)을 형성한다. 상기 반도체층(330)을 포함한 버퍼층(320)상에 게이트 절연막(340)을 증착하고, 상기 반도체층(330)상부의 게이트 절연막(340)상에 게이트 전극(351)을 형성함과 동시에 상기 게이트 전극(351)과 이격된 캐패시터 하부전극(355)을 형성한다. 상기 게이트 전극(351)을 마스크로 소정 도전형, 예를 들면 n형 또는 p형의 불순물을 기판으로 이온주입하여 소오스/드레인 영역(351), (352)을 형성한다.

상기 게이트전극(351) 및 캐패시터 하부전극(355)을 포함한 게이트 절연막(340)상에 층간 절연막(360)을 증착한 다음, 상기 게이트 절연막(340)과 층간 절연막(360)을 식각하여 상기 소오스/드레인 영역(351), (352)을 노출시키는 콘택홀(361), (362)을 형성한다.

상기 콘택홀(361), (362)을 포함한 층간 절연막(360)상에 소오스/드레인 전극물질을 증착한 다음 패터닝하여 상기 콘택홀(361), (362)을 통해 상기 소오스/드레인 영역(351), (352)과 콘택되는 소오스/드레인 전극(371), (372)을 형성함과 동시에 상기 소오스/드레인 전극(371), (372)중 하나, 예를들면 소오스전극(371)과 연결되어 상기 캐패시터 하부전극(355)과 오버랩되도록 캐패시터 상부전극(373)을 형성한다.

이어서, 상기 소오스/드레인 전극(371), (372)을 포함한 상기 층간절연막(360)상에 보호막(380)을 증착한 다음, 상기 소오스/드레인 전극중 하나, 예를 들면 드레인 전극(372)을 노출시키는 비어홀(381)을 형성한다. 상기 비어홀(381)을 포함한 보호막(380)상에 투명도전막을 증착한 다음 패터닝하여 화소전극(390)을 형성한다.

다음, 상기 화소전극(390)을 포함한 보호막(380)상에 평탄화막(400)을 형성하고, 상기 화소전극(390)의 일부분을 노출시키는 개구부(401)를 형성한다. 상기 개구부(401)상에 유기 EL 층(410)과 음극(420)을 형성하여 본 발명의 유기전계 발광표시소자를 제조한다.

상기한 바와같은 본 발명의 다른 실시예에 따르면, 블랙매트릭스를 형성한 다음 버퍼층을 형성하였으나, 버퍼층을 형성한 다음 블랙매트릭스를 형성할 수도 있디. 또한, 블랙매트릭스를 형성하기 위한 투명도전막을 패터닝하지 않고 화소영역을 제외한 전면에 블랙매트릭스를 형성하여 줌으로써 단차의 발생을 방지할 수 있는 이점이 있다.

상기한 바와같은 본 발명에 따르면, 투명도전막에 선택적으로 불순물을 이온주입하여 그의 투과도를 변형시켜 1매의 마스크공정으로 화소전극과 블랙매트릭스를 동시에 형성할 수 있으므로 1매의 마스크공정을 생략할 수 있으며, 또한 화소전극과 소오스/드레인 전극을 형성하기 위한 비어홀 공정이 생략되어 1매의 마스크공정을 생략할 수 있다. 따라서, 공정을 단순화하고 수율을 향상시킬 수 있는 이점이 있다.

또한, 고가의 편광판을 사용하지 않고 외부광에 의한 반사를 방지하여 투과도를 향상시켜 휘도를 향상시킬 수 있는 이점이 있다. 게다가, 블랙매트릭스형성에 따른 화소영역과 TFT 영역간의 단차의 발생을 방지하여 배선간의 쇼트의 발생을 발지할 수 있는 이점이 있다.

Claims

화소전극이 형성될 제1영역과 박막 트랜지스터가 형성될 제2영역을 구비한 절연기판을 제공하는 단계와;

하프톤 마스크를 이용하여 제1영역에 화소전극을 형성하고, 제2영역에 블랙매트릭스를 형성하는 단계와;

기판전면에 절연막을 형성하는 단계와;

상기 제2영역의 절연막중 상기 블랙매트릭스에 대응하는 부분에, 상기 화소전극에 연결되는 상기 박막 트랜지스터를 형성하는 단계와;

기판 전면에 평탄화막을 형성하는 단계와;

상기 평탄화막을 식각하여 상기 화소전극의 일부분을 노출시키는 개구부를 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
제 1 항에 있어서, 상기 화소전극과 블랙매트릭스를 형성하는 방법은

기판전면에 투명도전막을 형성하는 단계와;

상기 투명도전막상에 감광막을 도포하는 단계와;

상기 감광막을 하프톤 마스크로 패터닝하여 상기 제1영역에 제1감광막 패턴과 제2영역에 상대적으로 제1감광막 패턴보다 두께가 얇은 제2감광막 패턴을 형성하는 단계와;

상기 제1 및 제2감광막 패턴을 이용하여 투명도전막을 식각하여 제1영역에는상기 제1패턴과 제2영역에 제2패턴을 형성하는 단계와;

제2감광막 패턴을 마스크로 하여 불순물을 이온주입하여 제1패턴의 투과도를 변형시켜 블랙매트릭스를 형성하는 단계와;

남아있는 제2감광막 패턴을 제거하여 그 하부의 제2패턴을 화소전극으로 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
제 2 항에 있어서, 상기 불순물 주입은 40 내지 100keV의 고에너지원으로 한번이상 주입하는 것을 특징으로 하는 평판표시장치의 제조방법.
화소전극이 형성될 제1영역과 박막 트랜지스터가 형성될 제2영역을 구비한 절연기판을 제공하는 단계와;

상기 기판전면에 투명도전막을 형성하는 단계와;

상기 투명도전막중 상기 제2영역에 대응하는 부분이 노출되도록 감광막을 형성하는 단계와;

상기 감광막을 마스크로 하여 노출된 투명도전막으로 불순물을 주입하여 투과도를 변형시켜 블랙매트릭스를 형성하는 단계와;

상기 기판전면에 제1절연막을 형성하는 단계와;

상기 블랙매트릭스에 대응하는 제1절연막상에 박막 트랜지스터를 형성하는 단계와;

기판전면에 제1절연막을 형성하는 단계와;

제1절연막중 제1영역에 대응하는 부분에 상기 박막 트랜지스터와 연결되는 화소전극을 형성하는 단계와;

기판전면에 제2절연막을 형성하는 단계와;

상기 제2절연막을 식각하여 상기 화소전극의 일부분을 노출시키는 개구부를 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
제 4 항에 있어서, 상기 불순물 주입은 40 내지 100keV의 고에너지원으로 한번이상 주입하는 것을 특징으로 하는 평판표시장치의 제조방법.
화소전극이 형성된 제1영역과 박막 트랜지스터가 형성된 제2영역을 구비한 절연기판과;

상기 절연기판상에 형성된, 제1영역에서 화소전극으로 작용하는 부분과, 제2영역에서 블랙매트릭스로 작용하는 부분을 구비하는 투명도전막을 포함하는 것을 특징으로 하는 평편표시장치.
제 6 항에 있어서, 상기 투명도전막중 제2영역에 형성된 부분은 불순물이온주입에 의해 그의 투과도가 변형된 것을 특징으로 하는 평판표시장치,
제 6 항에 있어서, 상기 투명도전막중 화소전극으로 작용하는 부분과 블랙매트릭스로서 작용하는 부분은 서로 분리된 것을 특징으로 평판표시장치.
제 6 항에 있어서, 상기 투명도전막은 기판전면에 형성되어, 화소전극으로 작용하는 부분과 블랙매트릭스로 작용하는 부분은 서로 연결되는 것을 특징으로 하는 평판표시장치.