KR100635571B1 - 유기 전계 발광 소자의 제조 방법 - Google Patents

유기 전계 발광 소자의 제조 방법 Download PDF

Info

Publication number
KR100635571B1
KR100635571B1 KR1020040085035A KR20040085035A KR100635571B1 KR 100635571 B1 KR100635571 B1 KR 100635571B1 KR 1020040085035 A KR1020040085035 A KR 1020040085035A KR 20040085035 A KR20040085035 A KR 20040085035A KR 100635571 B1 KR100635571 B1 KR 100635571B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
film
region
planarization
Prior art date
Application number
KR1020040085035A
Other languages
English (en)
Other versions
KR20060035509A (ko
Inventor
강태욱
김무현
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040085035A priority Critical patent/KR100635571B1/ko
Publication of KR20060035509A publication Critical patent/KR20060035509A/ko
Application granted granted Critical
Publication of KR100635571B1 publication Critical patent/KR100635571B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/18—Deposition of organic active material using non-liquid printing techniques, e.g. thermal transfer printing from a donor sheet
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기 전계 발광 소자의 제조 방법을 제공한다. 상기 제조 방법은 제 1 전극이 형성되지 않는 영역에서 평탄화막 상에 형성하는 화소정의막의 높이가 제 1 전극 상에 형성하는 화소정의막의 높이보다 낮거나 또는 같도록 형성하는 것을 특징으로 한다. 유기막층 패턴을 형성함에 있어서 기판 상에 라미네이션(lamination)되는 도너 기판과 제 1 전극과의 거리를 최소화하여 낮은 에너지를 갖는 레이저빔으로도 전사가 가능하므로 결국, 레이저빔의 에너지 효율을 향상시킬 수 있는 효과가 있다. 또한, 전사에너지가 낮으므로 소자의 효율 및 수명을 향상시키는 이점을 제공한다.
라미네이션(lamination), 화소정의막, LITI

Description

유기 전계 발광 소자의 제조 방법{fabrication method of organic electroluminescence display device}
도 1은 단위 화소를 나타낸 평면도,
도 2a 내지 도 2c는 종래 기술에 따른 유기 전계 발광 소자의 제조 방법을 나타낸 공정순서도,
도 3a 내지 도 3d는 본 발명의 제 1 실시예에 따른 유기 전계 발광 소자의 제조 방법을 설명하는 공정순서도,
도 4a 내지 도 4c는 본 발명의 제 2 실시예에 따른 유기 전계 발광 소자의 제조 방법을 설명하는 공정순서도,
도 5a 내지 도 5c는 본 발명의 제 3 실시예에 따른 유기 전계 발광 소자의 제조 방법을 설명하는 공정순서도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 110 : 게이트 메탈
120 : 층간 절연막 130 : 소오스/드레인 메탈
135 : 드레인 전극 140 : 커패시터
150 : 패시배이션막 260, 360, 460. 560 : 평탄화막
270, 370, 470, 570 : 제 1 전극 280, 380, 480, 580 : 화소정의막
290, 390, 490, 590 : 도너 기판 296, 396 : 유기막층 패턴
297, 397 : 제 2 전극
본 발명은 유기 전계 발광 소자의 제조 방법에 관한 것으로, 보다 상세하게는 제 1 전극이 형성되지 않는 영역에서의 평탄화막 상에 형성되는 화소정의막의 높이가 제 1 전극 상에 형성되는 화소정의막의 높이보다 낮거나 또는 같도록 형성하는 유기 전계 발광 소자의 제조 방법에 관한 것이다.
일반적으로 평판 표시 소자인 유기 전계 발광 소자는 애노드전극과 캐소드전극 그리고, 상기 애노드전극과 캐소드전극 사이에 개재된 유기막층들을 포함한다. 상기 유기막층들은 최소한 발광층을 포함하며, 상기 발광층외에도 정공주입층, 정공수송층, 전자수송층, 전자주입층을 더욱 포함할 수 있다. 이러한 유기 전계 발광 소자는 상기 유기막층 특히, 상기 발광층을 이루는 물질에 따라서 고분자 유기 전계 발광 소자와 저분자 유기 전계 발광 소자로 나뉘어진다.
이러한 유기 전계 발광 소자에 있어 풀칼라화를 구현하기 위해서는 상기 발광층을 패터닝해야 하는데, 상기 발광층을 패터닝하기 위한 방법으로 저분자 유기 전계 발광 소자의 경우 섀도우 마스크(shadow mask)를 사용하는 방법이 있고, 고분자 유기 전계 발광 소자의 경우 잉크-젯 프린팅(ink-jet printing) 또는 레이저 열 전사법(Laser Induced Thermal Imaging; 이하 LITI라 한다)이 있다. 이 중에서 상기 LITI는 상기 유기막층을 미세하게 패터닝할 수 있고, 대면적에 사용할 수 있으며 고해상도에 유리하다는 장점이 있을 뿐만 아니라, 상기 잉크-젯 프린팅이 습식 공정인데 반해 이는 건식 공정이라는 장점이 있다.
이러한 LITI에 의한 유기막층 패턴의 형성 방법은 적어도 광원, 유기 전계 발광 소자 기판 및 도너 기판을 필요로 한다. 상기 기판 상에 유기막층을 패터닝하는 것은 상기 광원에서 나온 빛이 상기 도너 기판의 광-열 변환층에 흡수되어 열에너지로 변환되고, 상기 열에너지에 의해 전사층을 이루는 물질이 상기 기판 상으로 전사되면서 수행된다. 이는 한국 특허 출원 제 1998-51844호 및 미국 특허 제 5,998,085호, 6,214,520호 및 6,114,088호에 개시되어 있다.
도 1은 단위 화소를 나타낸 평면도이다.
도 1을 참조하면, 단위화소는 일방향으로 배열된 스캔 라인(111), 상기 스캔 라인(111)과 서로 절연되면서 교차하는 데이터 라인(112), 상기 스캔 라인(111)과 서로 절연되면서 교차하고 상기 데이터 라인(112)에는 평행한 공통 전원라인(113), 스위칭 박막트랜지스터(114), 캐패시터(140), 구동 박막트랜지스터(115) 및 유기 전계 발광 다이오드(116)를 구비한다. 상기 스캔 라인(111) 및 상기 데이터 라인(112)의 교차에 의해 단위화소영역이 정의된다.
상기 스위칭 박막트랜지스터(114)는 게이트 전극이 상기 스캔 라인(111)에 연결되고, 소오스 전극이 상기 데이터 라인(112)에 연결되어, 상기 스캔 라인(111)에 인가된 스캔 신호에 의해 상기 데이터 라인(112)에 인가된 데이터 신호를 스위칭한다.
상기 캐패시터(140)는 하부전극이 상기 스위칭 박막트랜지스터(114)의 드레인 전극에 연결되고, 상부전극이 상기 공통 전원라인(113)에 연결되어, 상기 스위칭 박막트랜지스터(114)에 의해 스위칭된 데이터 신호와 상기 공통 전원라인(113)에 인가된 전압의 차이에 해당하는 전압을 충전함으로써, 상기 데이터 신호를 일정기간 유지한다.
상기 구동 박막트랜지스터(115)는 게이트 전극이 상기 캐패시터(140)의 하부전극에 연결되고, 소오스 전극이 상기 공통 전원라인(113)에 연결되고, 드레인 전극이 상기 유기 전계 발광 다이오드(116)에 연결되어, 상기 캐패시터(140)에 유지된 데이터 신호의 크기에 비례하는 전류를 유기 전계 발광 다이오드(116)에 공급한다. 상기 유기 전계 발광 다이오드(116)는 공급된 전류에 대응하여 발광한다.
상기 유기 전계 발광 다이오드(116)는 상기 구동 박막트랜지스터(115) 즉, 구동 박막트랜지스터(115)의 드레인 전극(135)과 비아홀(165)을 통해 전기적으로 연결된 제 1 전극(170)을 구비한다. 상기 제 1 전극(170)은 빛을 투과시킬 수 있는 영역인 개구영역(P)을 구비한다.
도 2a 내지 도 2c는 종래 기술에 따른 유기 전계 발광 소자의 제조 방법을 나타낸 공정순서도이다.
도 2a를 참조하면, 도 1의 절단선 I-I′를 따라 취해진 단면구조로서 화소부와 그 이외의 영역을 나타내고 있다. 먼저 화소부를 살펴보면, 기판(100) 상에 층간 절연막(120)을 형성하고, 상기 층간 절연막(120) 상에 드레인 전극(135)을 포함하는 구동 박막트랜지스터를 형성한다. 상기 드레인 전극(135) 상에 패시배이션막 (150)과 평탄화막(260)을 순차적으로 형성하고, 상기 평탄화막(260) 상에 제 1 전극(270)을 형성한다. 이때, 상기 제 1 전극(270)은 상기 평탄화막(260) 및 패시배이션막(150)에 형성된 비아홀(165)을 통해 상기 드레인 전극(135)과 연결한다. 상기 제 1 전극(270) 상에 화소정의막(280)을 형성하고, 상기 제 1 전극(270)의 적어도 일부를 노출시키도록 개구부를 형성한다.
화소부 이외의 영역을 살펴보면, 기판(100) 상에 게이트 메탈(110), 층간 절연막(120) 및 소오스/드레인 메탈(130)을 순차적으로 형성하며, 상기 메탈들과 절연막에 의해 커패시터(140)를 형성하고 있음을 알 수 있다. 상기 게이트 메탈(110)은 커패시터(140)의 하부전극으로, 상기 소오스/드레인 메탈(130)은 커패시터(140)의 상부전극으로서의 역할을 담당한다. 상기 커패시터(140) 상에 패시배이션막(150)과 평탄화막(260)을 순차적으로 형성하고, 상기 평탄화막(260) 상에 화소정의막(280)을 형성한다. 이때, 제 1 전극이 형성되지 않는 영역에서의 평탄화막(260)의 높이가 평탄화막(260) 상에 형성된 제 1 전극(270)의 높이 보다 높게 형성됨을 알 수 있다. 기판의 단차를 극복하기 위하여 상기 평탄화막(260)을 적용하더라도 공통전원선이 형성된 부분이나 커패시터가 형성되어 있는 부분의 단차가 가장 높음을 알 수 있다.
도 2b를 참조하면, 상기 화소정의막(280) 및 제 1 전극(270) 상에 레이저 열 전사법(LITI)을 이용하여 유기막층 패턴을 형성하는바, 전사층(291)이 형성되어 있는 도너 기판(290)을 상기 기판(100) 상에 라미네이션한다. 상기 도너 기판(290)에는 유기막으로 이루어진 전사층(291)을 비롯한 광열변환층 등 다양한 층이 형성 되어 있을 수 있다. 이때, 상기 도너 기판(290)은 상기 기판(100)을 기준으로 가장 높은 영역에 밀착되므로, 커패시터가 형성된 영역에서의 화소정의막(280) 상에 밀착된다. 따라서, 레이저빔이 조사되어 유기막층 패턴이 형성되는 영역(295)을 살펴보면, 상기 도너 기판(290)과 제 1 전극(270)과의 거리(t)가 멀어지고 들뜸이 심하여 전사시 많은 레이저 전사 에너지가 필요하게 된다. 결국, 전사되는 유기막층이 손상될 우려가 있어 유기 발광 소자의 발광 효율 및 수명이 감소하는 문제점이 발생할 수 있다.
이는, 제 1 전극이 형성되지 않는 영역에서의 화소정의막의 높이(A)가 제 1 전극이 형성된 영역에서의 화소정의막의 높이(A')보다 높기 때문에, 도너 기판(290)과 제 1 전극(270)과의 거리(t)가 상기 도너 기판(290)이 제 1 전극이 형성된 영역에서의 화소정의막 상에 밀착되는 경우보다도 제 1 전극이 형성되지 않는 영역에서의 화소정의막 상에 밀착되는 경우에 더욱 멀어지기 때문임을 알 수 있다.
도 2c를 참조하면, 상기 도너 기판(290)의 소정 영역에 레이저빔을 조사하여 유기막층 패턴(296)을 형성하고, 상기 유기막층 패턴(296) 상에 제 2 전극(297)을 형성하여 유기 전계 발광 소자를 완성한다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 유기막층 패턴을 형성함에 있어서 기판 상에 라미네이션(lamination)하는 도너 기판과 제 1 전극과의 거리를 최소로 하여 전사시 제공되는 레이저빔 에너지를 최소화할 뿐만 아니라, 소자의 효율 및 수명을 향상시키는 유기 전계 발광 소자를 제공하는데 그 목적이 있다.
상기 기술적 과제들을 이루기 위하여 본 발명은 유기 전계 발광 소자의 제조 방법을 제공한다. 상기 제조 방법은 박막트랜지스터가 형성되어 있는 기판을 제공하는 것을 구비한다. 상기 기판 전면에 걸쳐 평탄화막을 형성한다. 상기 평탄화막에 비아홀을 형성하고, 상기 비아홀을 통해 상기 박막트랜지스터의 소오스/드레인전극 중 어느 하나의 전극과 연결되는 제 1 전극을 상기 평탄화막 상의 소정 영역에 형성한다. 상기 제 1 전극을 포함한 기판 전면에 걸쳐 화소정의막을 형성한다. 상기 화소정의막을 패터닝하여 적어도 상기 제 1 전극 상부의 적어도 일부를 노출시키는 개구부를 형성한다. 상기 제 1 전극의 개구부 및 상기 패터닝된 화소정의막의 양 단부 상에 적어도 발광층을 포함하는 유기막층 패턴을 형성한다. 상기 유기막층 패턴 상부에 제 2 전극을 형성하는 것을 포함하며, 상기 제 1 전극이 형성되지 않는 영역에서의 상기 평탄화막 상에 형성하는 화소정의막의 높이가 상기 제 1 전극 상에 형성하는 화소정의막의 높이보다 낮거나 또는 같도록 상기 화소정의막을 형성한다. 상기 제 1 전극이 형성되지 않는 영역에서 상기 평탄화막 상에 형성하는 화소정의막은 하프 톤(half tone) 마스크 또는 적어도 둘 이상의 마스크를 이용하여 형성할 수 있으며 또한, 드라이 에칭을 이용하여 형성할 수도 있다.
상기 제 1 전극의 높이가 상기 제 1 전극이 형성되지 않는 영역에서의 평탄화막의 높이보다 높거나 또는 같도록 상기 제 1 전극을 형성하는 것이 바람직하다. 이로써, 상기 제 1 전극이 형성되지 않는 영역 상에 형성하는 화소정의막의 높이가 상기 제 1 전극 상에 형성하는 화소정의막의 높이보다 낮거나 또는 같게 형성할 수 있다.
상기 제 1 전극이 형성되지 않는 영역에서의 평탄화막의 높이가 상기 제 1 전극이 형성되는 영역에서의 평탄화막의 높이보다 낮거나 또는 같도록 상기 평탄화막을 형성할 수 있다. 상기 제 1 전극이 형성되지 않는 영역에 형성되는 평탄화막은 하프 톤 마스크 또는 적어도 둘 이상의 마스크를 이용하여 형성할 수 있으며 또한, 드라이 에칭을 이용하여 형성할 수 있다.
상기 제 1 전극이 형성되지 않는 영역에서의 평탄화막 하부에는 커패시터가 형성되어 있을 수 있다.
상기 화소정의막은 유기물질 또는 무기물질로 이루어질 수 있으며, 실리콘 산화막, 실리콘 질화막 및 실리콘 산화질화막으로 이루어진 군에서 선택된 어느 하나의 무기물질로 이루어질 수 있다.
상기 제 1 전극은 애노드전극이고, 상기 제 2 전극은 캐소드전극일 수 있다. 이와는 달리, 상기 제 1 전극은 캐소드전극이고, 상기 제 2 전극은 애노드전극으로 이루어질 수 있다.
상기 유기 전계 발광 소자는 전면 또는 배면 발광일 수 있으며 특히, 전면 발광일 경우에는 상기 제 1 전극은 애노드전극이고, 상기 애노드전극 하부에 반사막이 형성되어 있는 것이 바람직하다.
상기 유기막층 패턴은 필름을 이용한 전사법 특히, 레이저 열 전사법 (LITI:Laser Induced Thermal Imaging)을 이용하여 형성할 수 있으며, 형성되는 상기 유기막층 패턴은 발광층, 정공주입층, 정공전달층, 전자전달층 및 전자주입층으로 이루어진 군에서 선택되는 1종의 단일층 또는 2종 이상의 다중층일 수 있다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 명세서 전체에 걸쳐 동일한 참조 번호는 동일한 구성 요소를 나타낸다.
도 3a 내지 도 3d는 본 발명의 제 1 실시예에 따른 유기 전계 발광 소자의 제조 방법을 설명하는 공정순서도이다.
도 3a를 참조하면, 도 1의 절단선 I-I′를 따라 취해진 단면구조로서 화소부와 그 이외의 영역을 나타내고 있다. 먼저 화소부를 살펴보면, 기판(100) 상에 층간 절연막(120)을 형성하고, 상기 층간 절연막(120) 상에 드레인 전극(135)을 포함하는 구동 박막트랜지스터를 형성한다. 상기 드레인 전극(135) 상에 패시배이션막(150)과 평탄화막(360)을 순차적으로 형성하고, 상기 평탄화막(360) 상에 제 1 전극(370)을 형성한다. 이때, 상기 평탄화막(360) 및 패시배이션막(150)에 형성된 비아홀(165)을 통해 상기 제 1 전극(370)과 상기 드레인 전극(135)을 연결한다.
화소부 이외의 영역을 살펴보면, 기판(100) 상에 게이트 메탈(110), 층간 절연막(120) 및 소오스/드레인 메탈(130)을 순차적으로 형성하며, 상기 메탈들과 절연막에 의해 커패시터(140)를 형성하고 있음을 알 수 있다. 상기 게이트 메탈(110)은 커패시터(140)의 하부전극으로, 상기 소오스/드레인 메탈(130)은 커패시터(140) 의 상부전극으로서의 역할을 담당한다. 상기 커패시터(140) 상에 패시배이션막(150)과 평탄화막(360)을 순차적으로 형성한다.
상기 평탄화막(360)은 소정의 소자가 형성된 기판을 평탄화하기 위해 형성하는 것으로서, 통상 유기막으로 형성되며, 폴리아미드, 벤조사이클로부틴계 수지 또는 폴리아크릴 수지 등이 사용될 수 있다. 그러나, 상기 평탄화막(360)의 평탄화 성능이 우수할지라도 상기 평탄화막(360)의 하부 구조에 의해 요철 구조가 생기게 마련이다. 따라서, 상기 평탄화막(360)의 하부 구조가 높게 형성되어 있다면 상기 평탄화막(360)의 높이도 높게 형성된다. 도 3a에서와 같이, 제 1 전극이 형성되지 않는 영역에서의 평탄화막(360)의 높이가 평탄화막(360) 상에 형성된 제 1 전극의 높이 보다 높게 형성됨을 알 수 있다. 현재 사용되고 있는 유기 전계 발광 소자에서 상기 평탄화막을 적용하더라도 공통전원선이 형성된 부분이나 커패시터가 형성되어 있는 부분의 단차가 가장 높음을 알 수 있다.
도 3b를 참조하면, 상기 평탄화막(360) 및 상기 제 1 전극(370) 상에 화소정의막(380)을 형성한다. 상기 화소정의막(380)은 화소영역을 정의하는 막으로서, 제 1 전극이 형성되지 않는 영역에서의 평탄화막(360)의 높이가 평탄화막(360) 상에 형성된 제 1 전극의 높이 보다 높으므로, 제 1 전극이 형성되지 않는 영역에서의 평탄화막(360) 상에 형성된 화소정의막의 높이가 제 1 전극(370) 상에 형성된 화소정의막의 높이 보다 높게 형성되게 된다.
상기 화소정의막(380)은 폴리스티렌, 폴리아미드, 폴리이미드, 아크릴 또는 페놀계 수지 등의 유기물질을 이용하여 형성할 수 있다.
또한, LITI를 적용함에 있어서는 상기 화소정의막(380)의 단차가 낮을수록 소자의 효율 및 수명을 향상시킬 수 있으므로, 상기 화소정의막(380)을 무기물질을 이용하여 형성할 수 있다. 즉, 실리콘 산화막, 실리콘 질화막 및 실리콘 산화질화막 등과 같은 무기물질을 이용함으로써 두께가 얇은 화소정의막(380)을 형성할 수 있다.
이어서, 상기 제 1 전극(370)의 적어도 일부를 노출시키는 개구부를 형성하기 위해 상기 화소정의막(380)을 패터닝한다.
이때, 상기 화소정의막(380)은 하프톤 마스크를 이용하여 패터닝할 수 있다. 즉, 상기 제 1 전극(370)이 형성되지 않은 영역은 하프 톤(half tone) 마스크를 이용하고 상기 제 1 전극(370)이 형성된 영역에서는 하프 톤이 아닌 마스크를 이용함으로써, 상기 제 1 전극(370)이 형성되지 않은 영역에서 상기 평탄화막(360) 상에 형성되는 상기 화소정의막의 높이(A)가 상기 제 1 전극(370)이 형성된 영역에서 형성되는 상기 화소정의막의 높이(A')보다 같거나 또는 낮게 형성할 수 있다.
또한, 상기 화소정의막(380)은 적어도 둘 이상의 마스크를 이용하여 패터닝할 수 있다. 즉, 하나의 마스크를 이용하여 상기 제 1 전극(370) 상에 개구부가 구비되도록 상기 화소정의막(380)을 패터닝하고 이후, 또 다른 마스크를 이용하여 상기 제 1 전극(370)이 형성되지 않은 영역에 형성된 상기 화소정의막(380)을 패터닝한다. 이때, 상기 제 1 전극(370)이 형성되지 않은 영역에 형성된 상기 화소정의막의 높이(A)가 상기 제 1 전극(370)이 형성된 영역에서 형성되는 상기 화소정의막의 높이(A')보다 낮거나 또는 적어도 같도록 상기 화소정의막(380)을 패터닝한다. 또 한, 상기 제 1 전극(370)이 형성되지 않은 영역에 형성된 상기 화소정의막(380)을 둘 이상의 마스크를 이용하여 패터닝함으로써 그 높이를 낮출 수 있다.
상기 화소정의막(380)은 드라이 에칭을 이용하여 형성할 수 있다. 즉, 화소정의막(380)을 형성한 후, 상기 제 1 전극(370)이 형성되지 않은 영역에 형성된 상기 화소정의막을 드라이 에칭을 이용하여 식각함으로써 상기 제 1 전극(370)이 형성된 영역에서 형성되는 상기 화소정의막의 높이(A')보다 낮거나 또는 적어도 같게 형성할 수 있다.
따라서, 상기 제 1 전극(370)이 형성되지 않은 영역에 형성된 상기 평탄화막(360)의 높이는 상기 평탄화막(360) 상에 형성된 제 1 전극의 높이보다 높더라도, 상기 제 1 전극(370)이 형성되지 않은 영역에 형성한 상기 화소정의막의 높이(A)가 상기 제 1 전극(370)이 형성된 영역에서 형성되는 상기 화소정의막의 높이(A')보다 낮거나 또는 적어도 같게 형성할 수 있다.
도 3c를 참조하면, 상기 개구부를 구비한 제 1 전극(370) 및 화소정의막(380) 상에 유기막층 패턴을 형성하는바, 필름을 이용한 전사법을 사용하여 상기 유기막층 패턴을 형성할 수 있으며 특히, LITI를 이용하여 형성할 수 있다.
상기 LITI를 이용하여 상기 유기막층 패턴을 형성함에 있어서 먼저, 전사층(391)이 형성되어 있는 도너 기판(390)을 기판(100) 상에 라미네이션한다. 이후, 상기 도너 기판(390)의 소정 영역에 레이저빔을 조사하여 상기 기판 상에 유기막층 패턴을 형성한다.
이때, 레이저빔을 조사하여 유기막층 패턴이 형성되는 영역(395)을 살펴보 면, 상기 도너 기판(390)과 제 1 전극(370)과의 거리(t)가 종래보다 줄어들어 들뜸이 감소하였음을 알 수 있다. 따라서, 상기 유기막층 패턴의 형성시 낮은 에너지를 갖는 레이저빔으로 전사가 가능하여 레이저빔의 효율을 향상시킬 수 있다. 또한, 전사에 낮은 레이저빔이 요구됨으로써 소자의 효율 및 수명도 향상시킬 수 있다.
도 3d를 참조하면, 상기 제 1 전극(370)이 형성되지 않은 영역에 형성한 상기 화소정의막의 높이(A)가 상기 제 1 전극(370)이 형성된 영역에서 형성한 상기 화소정의막의 높이(A')보다 낮거나 또는 적어도 같게 형성되었음을 알 수 있다.
상기 개구부를 구비한 제 1 전극(370) 및 화소정의막(380) 상에 유기막층 패턴(396)을 형성하였는바, 상기 유기막층 패턴은 적어도 발광층을 포함하고 있다. 또한, 상기 유기막층 패턴은 발광층으로 이루어진 1종의 단일층이거나 또는, 상기 발광층과 함께 정공주입층, 정공전달층, 전자전달층 및 전자주입층으로 이루어진 군에서 선택된 2종 이상의 다중층으로 형성할 수 있다.
상기 유기막층 패턴(396) 상부에 제 2 전극(397)을 형성하여 유기 전계 발광 소자가 완성한다.
상기 제 2 전극(397)은 제 1 전극(370)이 애노드전극 즉, 투명 전극이거나 반사막을 포함하는 투명 전극인 경우에는 일함수가 낮은 도전성의 금속으로 Mg, Ca, Al, Ag 및 이들의 합금으로 이루어진 군에서 선택된 하나의 물질로서 반사전극 즉, 캐소드전극으로 형성하고, 상기 제 1 전극(370)이 캐소드전극인 경우에는 ITO 또는 IZO와 같은 투명 전극 즉, 애노드전극으로 형성할 수 있다.
상기 유기 전계 발광 소자는 전면발광 또는 배면발광으로 작용할 수 있다. 전면발광으로 작용할 경우 상기 제 1 전극(370)은 일함수가 높은 물질을 이용한 애노드전극으로 형성하는 것이 일반적이고, 상기 애노드전극 하부에 반사막을 형성하여 소자 내로 투입되는 빛들을 반사시킨다. 상기 반사막들은 알루미늄(Al)막, 알루미늄 합금막, 은(Ag)막 및 은 합금막으로 이루어진 군에서 선택되는 하나의 막으로 형성할 수 있고, 바람직하게는 은 합금막으로 형성할 수 있다.
도 4a 내지 도 4c는 본 발명의 제 2 실시예에 따른 유기 전계 발광 소자의 제조 방법을 설명하는 공정순서도이다.
도 4a를 참조하면, 도 1의 절단선 I-I′를 따라 취해진 단면구조로서 화소부와 그 이외의 영역을 나타내고 있다. 기판(100) 전면에 걸쳐 평탄화막(460)을 형성한다. 상기 평탄화막(460) 상에 제 1 전극(470)을 형성하며, 상기 평탄화막(460)에 형성된 비아홀(165)을 통해 상기 제 1 전극(470)을 구동 트랜지스터의 드레인 전극(135)과 연결한다.
상기 제 1 전극(470)은 ITO(indium tin oxide)막 또는 IZO(indium zinc oxide)막일 수 있다. 상기 제 1 전극(470)은 스퍼터링(Sputtering) 또는 이온 플레이팅(ion plating) 방법으로 증착할 수 있으며 더욱 바람직하게, 상기 스퍼터링 방법으로 증착 후 사진공정에서 패터닝된 포토레지스트(PR;Photo Resist)를 마스크로하여 습식 식각(Wet Etching)을 통해 선택적으로 패터닝하여 형성할 수 있다.
이때, 상기 평탄화막(460) 상에 형성하는 제 1 전극의 높이(B')가 상기 제 1 전극(470)이 형성되지 않는 영역에 형성하는 평탄화막의 높이(B)보다 높거나 또는 적어도 같도록 상기 제 1 전극(470)을 형성한다.
도 4b를 참조하면, 상기 제 1 전극(470) 및 평탄화막(460) 상에 화소정의막(480)을 형성한다. 상기 평탄화막(460) 상에 형성한 제 1 전극의 높이(B')가 상기 제 1 전극(470)이 형성되지 않는 영역에 형성한 평탄화막의 높이(B)보다 높거나 또는 적어도 같으므로, 상기 제 1 전극(470)이 형성되지 않은 영역에 형성하는 상기 화소정의막의 높이(A)가 상기 제 1 전극(470)이 형성된 영역에서 형성하는 상기 화소정의막의 높이(A')보다 낮거나 또는 적어도 같게 형성할 수 있다.
도 4c를 참조하면, LITI를 이용하여 유기막층 패턴을 형성하는바, 상기 제 1 전극(470) 및 화소정의막(480)을 구비한 기판(100) 상에 전사층(491)을 구비한 도너 기판(490)을 라미네이션한다.
이때, 레이저빔이 조사되어 유기막층 패턴이 형성되는 영역(495)을 살펴보면, 상기 도너 기판(390)과 제 1 전극(470)과의 거리(t)가 줄어들어 들뜸이 감소하였음을 알 수 있다.
상술한 것을 제외하고는 본 발명의 제 1 실시예에 따른 유기 전계 발광 소자의 제조 방법과 동일하다.
도 5a 내지 도 5c는 본 발명의 제 3 실시예에 따른 유기 전계 발광 소자의 제조 방법을 설명하는 공정순서도이다.
도 5a를 참조하면, 도 1의 절단선 I-I′를 따라 취해진 단면구조로서 화소부와 그 이외의 영역을 나타내고 있다. 소정의 소자가 형성된 기판(100) 전면에 패시배이션막(150)을 형성한다. 상기 패시배이션막(150) 상에 평탄화막(560)을 형성한다.
이때, 상기 평탄화막(560)은 하프톤 마스크를 이용하여 패터닝할 수 있다. 즉, 상기 제 1 전극(570)이 형성되지 않은 영역은 하프 톤(half tone) 마스크를 이용하고 상기 제 1 전극(570)이 형성된 영역에서는 하프 톤이 아닌 마스크를 이용함으로써, 상기 제 1 전극(570)이 형성되지 않은 영역에서 상기 평탄화막의 높이(B)가 상기 제 1 전극(570)이 형성된 영역에서 형성되는 상기 평탄화막의 높이(B')보다 같거나 또는 낮게 형성한다.
또한, 상기 평탄화막(560)은 적어도 둘 이상의 마스크를 이용하여 형성할 수 있다. 즉, 하나의 마스크를 이용하여 상기 제 1 전극(570) 상에 평탄화막을 형성하고 이후, 또 다른 마스크를 이용하여 상기 제 1 전극(570)이 형성되지 않은 영역에 형성하는 상기 평탄막의 높이(B)가 상기 제 1 전극(570)이 형성된 영역에 형성하는 상기 평탄화막의 높이(B')보다 낮거나 또는 적어도 같도록 상기 평탄화막(560)을 형성한다. 또한, 상기 제 1 전극(570)이 형성되지 않은 영역에 형성된 상기 평탄화의막(560)을 둘 이상의 마스크를 이용하여 패터닝함으로써 그 높이를 낮출 수 있다.
또한, 상기 평탄화막(560)은 드라이 에칭을 이용하여 형성할 수 있다. 즉, 평탄화막(560)을 형성한 후, 상기 제 1 전극(570)이 형성되지 않은 영역에 형성한 상기 평탄화막을 드라이 에칭을 이용하여 식각함으로써 상기 제 1 전극(570)이 형성되지 않는 영역에 형성하는 평탄화막의 높이(B)가 상기 제 1 전극(570)이 형성된 영역에 형성한 상기 평탄화막의 높이(B')보다 낮거나 또는 적어도 같게 형성할 수 있다.
도 5b를 참조하면, 상기 제 1 전극(570) 및 평탄화막(560) 상에 화소정의막(580)을 형성하고 패터닝하여 개구부를 형성한다.
도 5c를 참조하면, 상기 제 1 전극(570) 및 화소정의막(580)을 구비한 기판(100) 상에 전사층(591)을 구비한 도너 기판(590)을 라미네이션한다.
레이저빔이 조사되어 유기막층 패턴이 형성되는 영역(595)을 살펴보면, 상기 도너 기판(590)과 제 1 전극(570)과의 거리(t)가 줄어들어 들뜸이 감소하였음을 알 수 있다.
상술한 것을 제외하고는 본 발명의 제 1 실시예에 따른 유기 전계 발광 소자의 제조 방법과 동일하다.
상술한 바와 같이 본 발명에 따르면, 제 1 전극이 형성되지 않는 영역에서 평탄화막 상에 형성하는 화소정의막의 높이를 제 1 전극 상에 형성하는 화소정의막의 높이보다 낮거나 또는 같게 형성함으로써, 유기막층 패턴을 형성함에 있어서 기판 상에 라미네이션(lamination)되는 도너 기판과 제 1 전극과의 거리를 최소화하여 낮은 에너지를 갖는 레이저빔으로도 전사가 가능하다. 또한, 레이저빔의 에너지 효율을 향상시킬 수 있으며, 제공하는 전사에너지가 낮으므로 소자의 효율 및 수명을 향상시키는 이점을 제공한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있 을 것이다.

Claims (19)

  1. 박막트랜지스터가 형성되어 있는 기판을 제공하는 단계;
    상기 기판 전면에 걸쳐 평탄화막을 형성하는 단계;
    상기 평탄화막에 비아홀을 형성하고, 상기 비아홀을 통해 상기 박막트랜지스터의 소오스/드레인전극 중 어느 하나의 전극과 연결되는 제 1 전극을 상기 평탄화막 상의 소정 영역에 형성하는 단계;
    상기 제 1 전극을 포함한 기판 전면에 걸쳐 화소정의막을 형성하는 단계;
    상기 화소정의막을 패터닝하여 적어도 상기 제 1 전극 상부의 적어도 일부를 노출시키는 개구부를 형성하는 단계;
    상기 제 1 전극의 개구부 및 상기 패터닝된 화소정의막의 양 단부 상에 적어도 발광층을 포함하는 유기막층 패턴을 형성하는 단계; 및
    상기 유기막층 패턴 상부에 제 2 전극을 형성하는 단계를 포함하며,
    상기 제 1 전극이 형성되지 않는 영역에서의 상기 평탄화막 상에 형성하는 화소정의막의 높이가 상기 제 1 전극 상에 형성하는 화소정의막의 높이보다 낮거나 또는 같도록 상기 화소정의막을 형성하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 전극이 형성되지 않는 영역에서 상기 평탄화막 상에 형성하는 화소정의막은 하프 톤(half tone) 마스크 또는 다수의 마스크를 이용하여 형성하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 1 전극이 형성되지 않는 영역에서 상기 평탄화막 상에 형성하는 화소정의막은 드라이 에칭을 이용하여 형성하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 1 전극의 높이가 상기 제 1 전극이 형성되지 않는 영역에서의 평탄화막의 높이보다 높거나 또는 같도록 상기 제 1 전극을 형성하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 제 1 전극이 형성되지 않는 영역에서의 평탄화막의 높이가 상기 제 1 전극이 형성되는 영역에서의 평탄화막의 높이보다 낮거나 또는 같도록 상기 평탄화막을 형성하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  6. 제 5 항에 있어서,
    상기 제 1 전극이 형성되지 않는 영역에 형성하는 평탄화막은 하프 톤 마스크 또는 다수의 마스크를 이용하여 형성하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  7. 제 1 항에 있어서,
    상기 제 1 전극이 형성되지 않는 영역에 형성하는 평탄화막은 드라이 에칭을 이용하여 형성하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  8. 제 1 항에 있어서,
    상기 제 1 전극이 형성되지 않는 영역에서의 평탄화막 하부에는 커패시터가 형성되어 있는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  9. 제 1 항에 있어서,
    상기 유기막층 패턴은 필름을 이용한 전사법으로 형성하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  10. 제 9 항에 있어서,
    상기 유기막층 패턴은 레이저 열 전사법(LITI:Laser Induced Thermal Imaging)을 이용하여 형성하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  11. 제 1 항에 있어서,
    상기 화소정의막은 유기물질을 이용하여 형성하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  12. 제 1 항에 있어서,
    상기 화소정의막은 무기물질을 이용하여 형성하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  13. 제 12 항에 있어서,
    상기 화소정의막은 실리콘 산화막, 실리콘 질화막 및 실리콘 산화질화막으로 이루어진 군에서 선택된 어느 하나의 무기물질을 이용하여 형성하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  14. 제 1 항에 있어서,
    상기 제 1 전극으로서 애노드전극을 형성하고, 상기 제 2 전극으로서 캐소드전극을 형성하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  15. 제 1 항에 있어서,
    상기 제 1 전극으로서 캐소드전극을 형성하고, 상기 제 2 전극으로서 애노드 전극을 형성하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  16. 제 1 항에 있어서,
    상기 유기 전계 발광 소자는 전면 발광을 하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  17. 제 16 항에 있어서,
    상기 제 1 전극으로서 애노드전극을 형성하고, 상기 애노드전극 하부에 반사막을 형성하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  18. 제 1 항에 있어서,
    상기 유기 전계 발광 소자는 배면 발광을 하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  19. 제 1 항에 있어서,
    상기 유기막층 패턴은 발광층, 정공주입층, 정공전달층, 전자전달층 및 전자주입층으로 이루어진 군에서 선택되는 1종의 단일층 또는 2종 이상의 다중층으로 형성하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
KR1020040085035A 2004-10-22 2004-10-22 유기 전계 발광 소자의 제조 방법 KR100635571B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040085035A KR100635571B1 (ko) 2004-10-22 2004-10-22 유기 전계 발광 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040085035A KR100635571B1 (ko) 2004-10-22 2004-10-22 유기 전계 발광 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060035509A KR20060035509A (ko) 2006-04-26
KR100635571B1 true KR100635571B1 (ko) 2006-10-17

Family

ID=37144063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040085035A KR100635571B1 (ko) 2004-10-22 2004-10-22 유기 전계 발광 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100635571B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101429933B1 (ko) * 2007-07-03 2014-08-14 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030024095A (ko) * 2001-09-17 2003-03-26 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
JP2003100465A (ja) * 1996-11-29 2003-04-04 Sanyo Electric Co Ltd アクティブマトリックス方式の表示装置
KR20030054798A (ko) * 2001-12-26 2003-07-02 삼성에스디아이 주식회사 엠아이에이치엘을 이용한 평판표시장치 및 그의 제조방법
KR20030065706A (ko) * 2002-01-30 2003-08-09 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법
KR20040054474A (ko) * 2002-12-17 2004-06-25 삼성에스디아이 주식회사 레이저 전사법을 사용하는 저분자 풀칼라 유기 전계 발광소자용 도너 필름 및 그 필름을 사용하는 저분자 풀칼라유기 전계 발광 소자의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100465A (ja) * 1996-11-29 2003-04-04 Sanyo Electric Co Ltd アクティブマトリックス方式の表示装置
KR20030024095A (ko) * 2001-09-17 2003-03-26 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
KR20030054798A (ko) * 2001-12-26 2003-07-02 삼성에스디아이 주식회사 엠아이에이치엘을 이용한 평판표시장치 및 그의 제조방법
KR20030065706A (ko) * 2002-01-30 2003-08-09 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법
KR20040054474A (ko) * 2002-12-17 2004-06-25 삼성에스디아이 주식회사 레이저 전사법을 사용하는 저분자 풀칼라 유기 전계 발광소자용 도너 필름 및 그 필름을 사용하는 저분자 풀칼라유기 전계 발광 소자의 제조 방법

Also Published As

Publication number Publication date
KR20060035509A (ko) 2006-04-26

Similar Documents

Publication Publication Date Title
JP4648823B2 (ja) 両面発光型有機電界発光素子及びその製造方法
KR101391977B1 (ko) 표시 장치의 제조 방법 및 표시 장치
KR100805154B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US6768257B1 (en) Display apparatus with ribs having conductive material
JP4690187B2 (ja) 有機電界発光表示素子及びその製造方法
WO2019196601A1 (zh) Oled显示面板及其制造方法、显示装置
KR100643404B1 (ko) 디스플레이장치 및 그 제조방법
TWI250814B (en) Organic electroluminescent device and method of fabricating the same
KR100742370B1 (ko) 유기전계발광표시장치의 제조방법
KR20010051318A (ko) 디스플레이 장치 및 그 제조 방법
KR20130018501A (ko) 유기 발광 표시 장치의 제조 방법
US7888856B2 (en) Organic electroluminescence device and display apparatus containing the same, method for making organic electroluminescence device and method for making display apparatus
KR100579186B1 (ko) 유기 전계 발광 소자
KR100762686B1 (ko) 유기 전계 발광표시장치 및 그의 제조방법
JP2005056846A (ja) 有機電界発光素子及びその製造方法
KR20060057945A (ko) 유기전계 발광소자 및 그 제조 방법
KR100635571B1 (ko) 유기 전계 발광 소자의 제조 방법
JP5543599B2 (ja) 発光素子の製造方法
JP2008134647A (ja) 有機ｅｌ装置
KR100709195B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100623717B1 (ko) 유기전계 발광소자 및 그 제조 방법
KR100685418B1 (ko) 유기전계 발광소자 및 그 제조 방법
KR20080063539A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100760881B1 (ko) 유기 일렉트로 루미네센스 소자, 그 제조 방법, 및표시장치
KR100708855B1 (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee