KR20030061578A - 전계 방출 소자의 제조방법 - Google Patents

전계 방출 소자의 제조방법 Download PDF

Info

Publication number
KR20030061578A
KR20030061578A KR1020020002213A KR20020002213A KR20030061578A KR 20030061578 A KR20030061578 A KR 20030061578A KR 1020020002213 A KR1020020002213 A KR 1020020002213A KR 20020002213 A KR20020002213 A KR 20020002213A KR 20030061578 A KR20030061578 A KR 20030061578A
Authority
KR
South Korea
Prior art keywords
cathode electrode
gate
forming
field emission
electrode
Prior art date
Application number
KR1020020002213A
Other languages
English (en)
Other versions
KR100447129B1 (ko
Inventor
권기진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0002213A priority Critical patent/KR100447129B1/ko
Publication of KR20030061578A publication Critical patent/KR20030061578A/ko
Application granted granted Critical
Publication of KR100447129B1 publication Critical patent/KR100447129B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/312Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of metal-insulator-metal [MIM] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

본 발명은 우수한 전기적 특성을 가지는 게이트절연막을 사용하여 게이트전극과 캐소드전극 간의 전기적 절연특성을 향상시킬 수 있는 전계 방출 소자의 제조방법에 관한 것이다.
본 발명에 따른 전계 방출 소자의 제조방법은 기판 상에 캐소드전극을 형성하는 단계와, 캐소드전극 상에 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴이 형성된 상기 캐소드전극 상에 게이트 절연막을 형성하는 단계와, 양극산화법을 이용하여 포토레지스트 패턴을 제거하여 전계방출공을 형성하는 단계와, 포토레지스트 패턴이 제거되어 상기 캐소드전극이 노출됨과 아울러 게이트 절연막 상에 게이트전극을 형성하는 단계와, 노출된 캐소드전극 상에 에미터 팁을 형성시키는 단계를 포함하는 것을 특징으로 한다.
이에 따라, 본 발명에 따른 전계 방출 소자는 우수한 전기적 특성을 가지는 게이트절연막을 사용하여 게이트전극과 캐소드전극 간의 전기적 절연특성을 향상시킬 수 있다.

Description

전계 방출 소자의 제조방법{Method Of Fabricating Field Emission Device}
본 발명은 전계 방출 소자의 제조방법에 관한 것으로, 특히 우수한 전기적 특성을 가지는 게이트절연막을 사용하여 게이트전극과 캐소드전극 간의 전기적 절연특성을 향상시킬 수 있는 전계 방출 소자의 제조방법에 관한 것이다.
전계 방출 소자가 표시소자에 응용되면서 이를 이용하여 경박 단소하게 제작될 수 있는 딘씨알티(Thin Cathod Ray Tube ; 이하, "Thin CRT"라 함)의 개발이 가속화되고 있다. 이 전계 방출 표시소자(Field Emission Display ; 이하 "FED"라 함)는 얇으면서도 기존의 CRT와 같은 광시야각 특성과 높은 휘도와 선명도로 영상을 표시할 수 있다. FED는 저해상도에서 고해상도까지 노트북 PC나 프로젝션 TV 등을 포함하여 소형/대형의 거의 모든 디스플레이로의 응용이 가능하다.
FED는 음극선관과 같이 전자선 여기 형광체 발광을 이용하는 것으로 첨예한 에미터에 고전계를 집중함으로써 양자역학적인 터널(Tunnel) 효과로 전자를 방출하게 된다. 에미터로부터 방출된 전자는 양극(Anode) 및 음극(Cathode) 간의 전압으로 가속되어 양극에 형성된 형광체막에 충돌되어 형광체를 발광시킨다.
도 1은 FED의 에미터로 사용되고 있는 메탈 팁(몰리브덴 : MO)을 이용한 스핀트 타입(Spindt Type)의 전계 방출 소자를 나타낸 것이다.
도 1을 참조하면, 스핀트 타입의 전계 방출 소자는 유리기판(2) 위에 형성된 캐소드전극(4)과, 캐소드전극(4) 위에 원추 형태로 형성된 에미터 팁(10)과, 에미터 팁(10)에 인접하여 캐소드전극(4) 위에 형성된 절연층(6)과, 절연층(6) 위에 형성되는 게이트전극(8)을 구비한다.
캐소드전극(4)은 에미터 팁(10)으로부터 방출된 전자를 도시하지 않은 애노드전극 쪽으로 가속시킨다. 에미터 팁(10)은 캐소드전극(4)에 의해 자신에게 고전계가 인가되면 전자를 방출한다. 게이트전극(8)은 전자를 방출시키기 위한 인출전극으로 사용된다.
도 1에 도시된 전계 방출 소자의 제조방법을 도 2a 내지 도 2f를 결부하여 단계적으로 설명하면 다음과 같다.
도 2a와 같이 유리기판(2) 위에 캐소드전극 물질층(4a)을 성막하고 에미터 팁(10)과 게이트전극(8) 간의 절연을 위한 절연물질 예를 들면, SiO2를 플라즈마 인핸스드 화학 증착법(Plasma Enhanced Chemical Vapor Deposition) 등으로 증착하여 절연물질층(6a)을 형성한다. 이후, 게이트전극 물질 예를 들면, 몰리브덴(Mo), 탄탈(Ta), 니오븀(Nb), 크롬(Cr) 등 중 어느 하나를 선택하여 스퍼터링(Sputtering) 방법으로 게이트전극 물질층(8a)을 형성한다.
도 2b에서, 포토 레지스터 마스크(Photo Resistor Mask : PR Mask)를 캐소드전극 물질층(4a), 절연물질층(6a) 및 게이트전극 물질층(8a)이 형성된 기판(2) 상에 정렬하고 반응 이온 에칭(Reactive Ion Etching : RIE)을 실시함으로써 게이트전극 물질층(8a) 상에 환형의 게이트 홀을 형성한다.
도 2c에서, 절연물질층(6a)에 대한 식각공정에 의해 절연층 물질층(6a)과 게이트전극 물질층(8a) 사이에 팁의 형성 공간을 마련한다.
도 2d에서, 니켈(Ni), 아르곤(Ar) 중 어느 하나의 희생층물질을 E-빔(Beam)을 이용하여 회전 증착하여 희생층(12)을 게이트전극 물질층(8a) 상에 성막한다. 여기서, 기판(2)과 빔소스의 각도는 경사각도로 약 15°의 각도로 제어된다. 희생층(12)의 홀 직경은 팁 형상에 결정적인 영향을 미치기 때문에 E-빔의 각도가 정밀하게 제어되어야 한다.
도 2e에서, 몰리브덴(Mo)을 E-빔을 이용하여 유리기판(2)에 수직하게 회전 증착을 하게 되면 몰리브덴(Mo)이 증착되면서 캐소드전극(4) 위에도 Mo가 증착되며 이 증착과정이 진행됨에 따라 희생층(12) 상에 퇴적된 몰리브덴층(Mo)의 홀 직경이 감소하여 원추 형태의 에미터 팁(10)이 캐소드전극(4) 위에 형성된다.
마지막으로, 도 2f와 같이 희생층(12)은 전기화학적인 방법에 의해 제거된다.
또는 전계 방출 소자는 인터피어런스 리쏘그래피(Interference Lithography ; 이하 "IL"이라 함) 방법으로 형성될 수 있다.
IL 방법을 이용한 전계 방출 소자의 제조방법을 도 3a 내지 도 3f를 결부하여 단계적으로 설명하면 다음과 같다.
도 3a를 참조하면, 유리기판(2) 상에 캐소드전극 물질층을 형성한 후, 마스크를 정렬하고 노광 및 현상공정과 습식 식각 공정으로 캐소드전극 물질층을 패터닝하여 캐소드전극(4)을 형성한다.
이어서, 도 3b에 도시된 바와 같이 캐소드전극(10) 상에 절연물질 예를 들면, SiO2를 화학 증착법(Chemical Vapor Deposition)을 이용하여 게이트 절연막(6)을 형성한다. 이 게이트 절연막(6) 상에 IL법을 이용한 포토레지스트 패턴(5)을 형성시킨다. 포토레지스트 패턴(5)은 게이트 홀과 대응되는 영역에 형성된다.
이후, 도 3c에 도시된 바와 같이 포토레지스트 패턴(5)이 형성된 게이트 절연막(6) 상에 게이트 물질층(8)을 형성한다. 게이트 물질층(8)은 포토 레지스터 마스크 패턴(5)과 게이트 절연막(6)이 높이가 다르므로 게이트 물질층(8)은 서로 분리되어 형성된다.
이후 도 3d에 도시된 바와 같이 포토레지스트 패턴(5)을 리프트 오프(Lift-Off) 방법을 이용하여 게이트 홀을 형성한다.
도 3e에서, 게이트 절연막(6a)에 대한 식각공정에 의해 게이트 절연막(6)과 게이트전극 물질층(8) 사이에 팁의 형성 공간을 마련한다.
도 3f에서, 니켈(Ni), 아르곤(Ar) 중 어느 하나의 희생층물질을 E-빔(Beam)을 이용하여 회전 증착하여 희생층(12)을 게이트전극 물질층(8) 상에 성막한다. 여기서, 기판(2)과 빔소스의 각도는 경사각도로 약 15°의 각도로 제어된다. 희생층(12)의 홀 직경은 팁 형상에 결정적인 영향을 미치기 때문에 E-빔의 각도가 정밀하게 제어되어야 한다.
도 3g에서, 몰리브덴(Mo)을 E-빔을 이용하여 유리기판(2)에 수직하게 회전 증착을 하게 되면 몰리브덴(Mo)이 증착되면서 캐소드전극(4) 위에도 Mo가 증착되며 이 증착과정이 진행됨에 따라 희생층(12) 상에 퇴적된 몰리브덴층(Mo)의 홀 직경이 감소하여 원추 형태의 에미터 팁(10)이 캐소드전극(4) 위에 형성된다.
마지막으로, 도 3h와 같이 희생층(12)은 전기화학적인 방법에 의해 제거된다.
이와 같이, 전계 방출 소자에서 게이트 절연막은 화학기상증착법 또는 IL 방법을 사용하여 얇은 두께로 형성되어 게이트전극과 캐소드전극 간의 전압차가 형성되도록 한다. 그런데, 게이트 절연막의 두께가 너무 얇으면 전압이 인가되었을 때 게이트 절연막이 파괴된다. 화학기상증착법으로 게이트 절연막을 형성시키는 경우, 실리콘 화합물의 열분해를 통해 산화막을 형성하므로 게이트 절연막의 특성이 우수하지만, 고온 공정에서는 적합하지 않다. 이에 따라, 저온 게이트 절연막을 사용하고 있지만, 절연막의 밀도가 낮고 절연막 내에 불순물 입자들이 형성되어 내압특성을 저하시키기 쉽다.
또한, IL 방법을 이용한 전계 방출 소자에서 게이트홀 크기의 게이트 절연막을 형성한다. 예를 들어, 0.1㎛ 크기의 게이트 홀에는 약 0.1㎛ 크기의 게이트 절연막이 형성된다. 이때, 게이트 절연막에 결함이 발생되면 캐소드전극과 게이트전극 간에 쇼트가 일어나가나 게이트 절연막이 파괴될 수 있다.
따라서, 본 발명의 목적은 우수한 전기적 특성을 가지는 게이트절연막을 사용하여 게이트전극과 캐소드전극 간의 전기적 절연특성을 향상시킬 수 있는 전계 방출 소자의 제조방법을 제공하는데 있다.
도 1은 종래의 스핀트 타입의 전계 방출 표시장치의 동작원리를 나타내는 개략적인 종단면도.
도 2a 내지 도 2f는 도 1에 도시된 스핀트 타입의 전계 방출 소자의 제조방법을 나타내는 단면도.
도 3a 내지 도 3h는 IL 방법을 이용한 전계 방출 소자의 제조방법을 나타내는 도면.
도 4a 내지 도 4g는 본 발명의 실시 예에 따른 전계 방출 소자의 제조방법를 나타내는 단면도.
도 5는 도 4에 도시된 전계 방출 소자의 게이트 절연막을 형성하기 위한 양극산화법을 나타내는 도면.
도 6은 도 5에 도시된 게이트전극 상의 Mo를 선택적으로 제거하기 위한 공정을 나타내는 도면.
<도면의 주요부분에 대한 부호의 설명>
2, 20 : 기판 4, 22 : 캐소드전극
6, 26 : 게이트 절연막 8, 28 : 게이트전극
5, 24 : 포토레지스트 패턴 10, 30 : 에미터 팁
상기 목적을 달성하기 위하여, 본 발명에 따른 전계 방출 소자의 제조방법은 기판 상에 캐소드전극을 형성하는 단계와, 캐소드전극 상에 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴이 형성된 캐소드전극 상에 게이트 절연막을 형성하는 단계와, 양극산화법을 이용하여 포토레지스트 패턴을 제거하여 전계방출공을 형성하는 단계와, 포토레지스트 패턴이 제거되어 상기 캐소드전극이 노출됨과 아울러 게이트 절연막 상에 게이트전극을 형성하는 단계와, 노출된 캐소드전극 상에 에미터 팁을 형성시키는 단계를 포함하는 것을 특징으로 한다.
상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 실시 예를 첨부한 도 4a 내지 도 6을 참조하여 상세히 설명하기로 한다.
도 4a 내지 도 4g에서와 같이 본 발명의 실시 예에 따른 전계 방출 소자의 제조방법은 캐소드전극 상에 포토레지스트 패턴을 형성한후, 양극산화법을 이용하여 게이트 절연막을 형성하는 것을 특징으로 한다.
도 4a를 참조하면, 본 발명에 따른 전계 방출 소자의 제조방법은유리기판(20) 상에 알루미늄(Al)을 전면 증착한 후, 습식식각방법으로 알루미늄(Al)을 패터닝하여 캐소드전극(22)을 형성한다. 이때, 캐소드전극(22)의 두께는 1000 ~ 5000Å 정도가 된다.
이렇게 형성된 캐소드전극(22) 상에 도 4b에 도시된 바와 같이 IL 방법이나 스텝퍼(stepper)를 이용하여 포토레지스트 패턴(24)을 형성한다. 이때, 토레지스트 패턴(24)은 게이트 홀의 폭과 대응되도록 형성된다.
이후, 도 4c에 도시된 바와 같이 양극산화법을 이용하여 캐소드전극(22) 상에 게이트 절연막(26)을 형성한다. 양극산화법은 도 5와 같이 양극산화액(34)이 담긴 용기 내에 캐소드전극(22)을 양극으로 하고, 백금이나 탄소전극의 애노드용 전극(32)을 음극으로 하여 전계를 인가시킴으로써 캐소드전극(22)을 산화시켜 캐소드전극(22) 상에 게이트 절연막(26)을 형성시키는 방법이다. 이렇게 형성된 게이트 절연막(26)은 Al2O3이다. 이때, 캐소드전극(22)이 산화되어 형성되는 게이트 절연막(26)의 두께는 인가되는 전압의 크기에 의해 결정된다. 즉, 인가되는 전압이 크면 클수록 산화되는 Al이 많아지므로 게이트 절연막(22)의 두께가 두꺼워지며, 반대로 인가되는 전압이 작을수록 게이트 절연막(22)의 두께는 얇아지게 된다. 통상적으로 100V의 전압이 인가될 때 게이트 절연막(22)은 약 1000Å 정도의 두께로 형성된다.
이어서, 도 4d에 도시된 바와 같이 포토레지스터패턴 스프리퍼(stripper)나 아세톤을 이용하여 포토레지스터패턴(24)을 제거한다. 이에 따라, 제거된 포토레지스터 패턴(24)의 위치는 팁이 형성될 위치가 된다.
도 4e에서 패터닝된 게이트 절연막(26) 상에 게이트전극(28)을 형성한다. 게이트전극(28)은 E-빔(Beam)응 이용하여 경사증착방법으로 알루미늄(Al)의 금속재료를 게이트 절연막(26) 상에 형성시킨다.
이어서, 도 4f에 도시된 바와 같이 몰리브덴(Mo)을 E-빔을 이용하여 유리기판(20)에 수직하게 회전 증착하면 몰리브덴(Mo)이 증착되면서 캐소드전극(22) 위에도 Mo이 증착되며 이 증착과정이 진행됨에 따라 게이트전극(28) 상에 퇴적된 몰리브덴층(Mo)의 홀 직경이 감소하여 원추 형태의 에미터 팁(30)이 캐소드전극(22) 위에 형성된다. 통상적으로 에니터 팁을 형성시킬 때 게이트전극(28) 상에 형성되는 Mo를 제거하기 위하여 희생층을 사용하였다. 이러한 희생층을 사용하는 경우 캐소드전극과 게이트절연막이 손상될 수 있으므로 본 발명에서는 게이트전극(28) 상의 Mo를 전기화학적인 방법으로 제거될 수 있는 물질을 사용한다. 즉, 양극산화액 내에서 게이트전극(28)의 평형전압이 에미터 팁(30)의 금속에 비해 큰 평형전압을 가지는 물질을 사용한다.
이후, 도 4g에 도시되 바와 같이 게이트전극(28) 상에 형성된 Mo를 제거하기 위한다. 도 6에 도시된 바와 같이 게이트전극(28) 상의 Mo을 선택적으로 식각하여 전계 방출 소자를 완성한다. Mo의 제거는 게이트전극(28)을 양극으로 하고, 상대전극을 양극으로 하여 게이트전극(28)을 손상시키지 않고 평형전압 차이를 이용하여 Mo을 제거한다.
상술한 바와 같이, 본 발명에 따른 전계 방출 소자의 제조방법은 게이트절연막을 양극산화법을 이용하여 형성시킨다. 이에 따라, 본 발명에 따른 전계 방출 소자의 제조방법은 게이트절연막이 우수한 전기적 특성을 가지게 되므로 게이트전극과 캐소드전극 간의 전기적 절연특성이 향상될 수 있다. 이와 같이, 게이트 절연막을 양극산화법을 이용하여 형성하게 되면 대면적에 형성시키기에 용이한 장점을 가진다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (5)

  1. 기판 상에 캐소드전극을 형성하는 단계와,
    상기 캐소드전극 상에 포토레지스트 패턴을 형성하는 단계와,
    상기 포토레지스트 패턴이 형성된 상기 캐소드전극 상에 게이트 절연막을 형성하는 단계와,
    양극산화법을 이용하여 상기 포토레지스트 패턴을 제거하여 전계방출공을 형성하는 단계와,
    상기 포토레지스트 패턴이 제거되어 상기 캐소드전극이 노출됨과 아울러 상기 게이트 절연막 상에 게이트전극을 형성하는 단계와,
    상기 노출된 캐소드전극 상에 에미터 팁을 형성시키는 단계를 포함하는 것을 특징으로 하는 전계 방출 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 경사증착법에서 상기 게이트전극 상에 형성된 에미터 팁 물질을 선택적 식각법으로 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 전계 방출 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 게이트 절연막은 양극산화법으로 형성되는 것을 특징으로 하는 전계 방출 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 게이트전극은 경사증착방법으로 형성되는 것을 특징으로 하는 전계 방출 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 캐소드전극은 수직증착방법으로 형성되는 것을 특징으로 하는 전계 방출 소자의 제조방법.
KR10-2002-0002213A 2002-01-15 2002-01-15 전계 방출 소자의 제조방법 KR100447129B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0002213A KR100447129B1 (ko) 2002-01-15 2002-01-15 전계 방출 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0002213A KR100447129B1 (ko) 2002-01-15 2002-01-15 전계 방출 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20030061578A true KR20030061578A (ko) 2003-07-22
KR100447129B1 KR100447129B1 (ko) 2004-09-04

Family

ID=32218055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0002213A KR100447129B1 (ko) 2002-01-15 2002-01-15 전계 방출 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100447129B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280881B1 (ko) * 1998-04-18 2001-05-02 구자홍 전계 방출 소자의 제조방법
JP3658342B2 (ja) * 2000-05-30 2005-06-08 キヤノン株式会社 電子放出素子、電子源及び画像形成装置、並びにテレビジョン放送表示装置

Also Published As

Publication number Publication date
KR100447129B1 (ko) 2004-09-04

Similar Documents

Publication Publication Date Title
US6062931A (en) Carbon nanotube emitter with triode structure
JP2008130574A (ja) 表面伝導型電子放出素子及び該電子放出素子を利用する電子源
JP2008130573A (ja) 表面伝導型電子放出素子の製造方法
KR100343222B1 (ko) 전계방출표시소자의제조방법
US5378182A (en) Self-aligned process for gated field emitters
US5628661A (en) Method for fabricating a field emission display
KR100314830B1 (ko) 전계방출표시장치의제조방법
US5969467A (en) Field emission cathode and cleaning method therefor
JP3246137B2 (ja) 電界放出カソード及び電界放出カソードの製造方法
JP2005158748A (ja) カーボンナノチューブエミッタの形成方法及びそれを利用した電界放出表示素子の製造方法
US5580467A (en) Method of fabricating a field emission micro-tip
KR100447129B1 (ko) 전계 방출 소자의 제조방법
US7056753B2 (en) Field emission display with double gate structure and method of manufacturing therefor
US7563148B2 (en) Method for manufacturing a field emission display
KR100452693B1 (ko) 전계 방출 소자의 제조방법
KR100415597B1 (ko) 전계방출소자와 그 제조방법
KR100448479B1 (ko) 박막형 전계 방출 소자의 제조방법
KR100724369B1 (ko) 자외선 차폐층을 구비한 전계방출소자 및 그 제조 방법
JP7279936B2 (ja) 電界放出素子
KR100292829B1 (ko) 3극구조의몰리브덴팁전계효과전자방출표시소자제조방법
JPH04284325A (ja) 電界放出型陰極装置
KR100205056B1 (ko) 화산형 금속 에프이에이 제조방법
JP4693980B2 (ja) 電界電子放出素子の製造方法
KR100278502B1 (ko) 더블 게이트를 갖는 화산형 금속 fea 제조방법
KR100290136B1 (ko) 전계방출소자제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee