KR20030057063A - 다른 위상을 갖는 공통전압이 인가되는 액정표시소자 및액정표시소자의 구동방법 - Google Patents

다른 위상을 갖는 공통전압이 인가되는 액정표시소자 및액정표시소자의 구동방법 Download PDF

Info

Publication number
KR20030057063A
KR20030057063A KR1020010087435A KR20010087435A KR20030057063A KR 20030057063 A KR20030057063 A KR 20030057063A KR 1020010087435 A KR1020010087435 A KR 1020010087435A KR 20010087435 A KR20010087435 A KR 20010087435A KR 20030057063 A KR20030057063 A KR 20030057063A
Authority
KR
South Korea
Prior art keywords
voltage
common electrode
liquid crystal
common
gate
Prior art date
Application number
KR1020010087435A
Other languages
English (en)
Other versions
KR100438966B1 (ko
Inventor
박광균
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0087435A priority Critical patent/KR100438966B1/ko
Publication of KR20030057063A publication Critical patent/KR20030057063A/ko
Application granted granted Critical
Publication of KR100438966B1 publication Critical patent/KR100438966B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0291Details of output amplifiers or buffers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0257Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 액정표시소자는 공통전압의 직류성분에 의한 잔상 및 배선저항과 기생용량에 의한 신호지연을 방지하기 위한 것으로, m개의 게이트라인 및 n개의 데이터라인이 종횡으로 배열되어 n×m개의 화소영역를 정의하며, 각 화소내에는 박막트랜지스터가 배치되어 게이트라인을 통해 게이트신호가 입력됨에 따라 스위칭되어 데이터라인을 통해 입력되는 데이터신호를 화소내의 화소전극에 인가하는 액정패널과, 액정패널에 외부에 설치되어 게이트라인과 데이터라인에 각각 게이트신호와 데이터신호를 공급하는 게이트구동회로 및 데이터구동회로와, 액정패널 외부에 설치되며, n개의 데이터라인중 첫번째 열의 데이터라인(D1)에 접속된 화소의 공통전극과 n번째 열의 데이터라인(Dn)에 접속된 화소의 공통전극에 각각 180°의 위상차 및 서로 다른 진폭을 갖는 교류 공통전압을 동시에 인가하는 공통전극 구동회로로 구성된다.

Description

다른 위상을 갖는 공통전압이 인가되는 액정표시소자 및 액정표시소자의 구동방법{A LIQUID CRYSTAL DISPLAY DEVICE APPLYING COMMON VOLTAGE HAVING DIFFERENT PHASE AND A METHOD OF OPERATING THEREOF}
본 발명은 액정표시소자에 관한 것으로, 특히 첫번째 열의 데이터라인에 연결된 화소의 공통전극과 마지막 열의 데이터라인에 연결된 화소의 공통전극에 진폭이 다르고 각각 180° 위상차를 갖는 공통전압을 인가하여 공통전극에 잔존하는 직류성분을 제거함과 동시에 신호지연을 방지할 수 있는 액정표시소자 및 액정표시소자 구동방법에 관한 것이다.
액정표시소자(Liquid Crystal Display device)는 투과형 평판표시장치로서, 핸드폰(mobile phone), PDA, 노트북컴퓨터와 같은 각종 전자기기에 널리 적용되고 있다. 이러한 LCD는 경박단소화가 가능하고 고화질을 구현할 수 있다는 점에서 다른 평판표시장치에 비해 현재 많은 실용화가 이루어지고 있는 실정이다. 더욱이, 디지털TV나 고화질TV, 벽걸이용 TV에 대한 요구가 증가함에 따라 TV에 적용할 수 있는 대면적 LCD에 대한 연구가 더욱 활발히 이루어지고 있다.
일반적으로 LCD는 액정분자를 동작시키는 방법에 따라 몇 가지 방식으로 나누어질 수 있지만, 현재에는 반응속도가 빠르고 잔상이 적다는 점에서 주로 액티브매트릭스(active matrix) 박막트랜지스터(Thin Film Transistor) LCD가 주로 사용되고 있다.
도 1에 상기 TFT LCD의 패널(1) 구조가 도시되어 있다. 도면에 도시된 바와 같이, 액정패널(1)에는 종횡으로 배열되어 복수의 화소를 정의하는 복수의 게이트라인(3)과 데이터라인(5)이 형성되어 있다. 각 화소 내에는 스위칭소자인 박막트랜지스터(Thin Film Transistor;6)가 배치되어 상기 게이트라인(3)을 통해 주사신호가 입력되는 경우 스위칭되어 데이터라인(5)을 통해 입력되는 신호를 액정층(9)에 인가한다. 도면에서, 도면부호 Cst는 데이터신호를 다음 주사신호의 인가시까지 유지하는 역할을 하는 축적캐패시터이고 CLC는 액정층(9)에 의해 형성되는 캐패시터이다.
도 2는 상기와 같이 구성된 액정표시소자의 한 화소의 구조를 상세히 도시한 단면도이다. 도면에 도시된 바와 같이, 액정표시소자는 유리와 같은 투명한 절연물질로 이루어진 하부 기판(20)상에 형성된 게이트전극(22)과, 상기 게이트전극(22)이 형성된 기판(20) 전체에 걸쳐서 적층된 게이트절연층(24)과, 상기 게이트절연층(24) 위에 형성된 반도체층(26)과, 상기 반도체층(26) 위에 형성된 소스/드레인전극(28)으로 구성되어 있다. 한편, 화소의 화상표시영역에는 ITO(Indium Tin Oxide)와 같은 투명한 금속으로 이루어진 화소전극(30)이 형성되어, 상기 소스/드레인전극(28)과 전기적으로 접속되며, 그 위에 보호층(passivation layer;32)이 적층되어 있다.
또한, 상부 기판(40)에는 화소의 화상 비표시영역, 즉 화소와 화소 사이 및 TFT영역으로 광이 누설되어 화질이 저하되는 것을 방지하기 위한 광차단층인 블랙매트릭스(42)가 형성되어 있으며, 화상표시영역에는 실제 컬러를 구현하는 컬러필터층(44)이 형성되어 있다. 상기 블랙매트릭스(42)와 컬러필터층(44) 위에는 ITO와 같은 투명한 금속으로 이루어진 공통전극(13)이 형성되어 있다.
상기와 같이, 박막트랜지스터가 형성된 하부기판(20)과 컬러필터층(44)이 형성된 상부기판(40) 사이에는 스페이서(spacer;52)가 위치하여 일정한 셀갭(cell gap)을 유지하며, 그 사이에 액정이 주입되어 액정층(50)이 형성되고 상기 하부기판(20)과 상부기판(40)을 실링, 합착함으로써 액정표시소자를 완성한다.
또한, 도면에는 도시하지 않았지만, 상기 하부 기판(20)의 보호층(32) 및 상부기판(40)의 공통전극(46) 위에는 각각 액정층(50)의 액정분자를 배향하기 위한 배향막이 적층되어 있다.
상기와 같이 구성된 액정패널(1)의 외부에는 도 1에 도시된 바와 같은 게이트구동IC(15), 데이터구동IC(16) 및 공통전극 구동회로(17)가 장착되어 각각 게이트라인(3), 데이터라인(5) 및 공통전극(13)에 신호를 인가한다. 게이트라인(3)을 통해 외부의 게이트구동IC(16)로부터 주사신호가 액정패널(1)로 입력됨에 따라 반도체층(26)이 활성화되어 TFT(6)에는 채널층이 형성되며, 이와 동시에 데이터구동회로(16)에서 데이터라인(5)으로 인가된 데이터신호가 상기 채널층을 통해 액정층(50)에 인가된다.
도면에는 도시하지 않았지만, 상기 게이트라인(3)과 데이터라인(5)은 하부기판상에 형성되어 있는 반면에 공통전극(13)은 상부기판에 형성되어 있다. 따라서, 하부기판의 패드를 통해 입력되는 공통전극신호를 공통전극(13)에 인가하기 위해서는 상부기판과 하부기판을 전기적으로 연결시키는 수단이 필요하게 된다. 통상적으로, 이러한 상부기판과 하부기판의 전기적 연결은 하부기판에 외곽부에 Ag페이스트를 도포한 후 이 Ag페이스트를 상부기판에 형성된 공통전극의 패드에 접속시킴으로써 이루어진다.
도 3에 상기 게이트구동IC(15)와 데이터구동IC(16)에서 액정패널(1)로 인가되는 게이트신호(Vg) 및 데이터신호(Vd)가 도시되어 있다. 도 3(a)에 도시된 바와 같이, TFT(6)의 게이트전극(22)에 설정된 주파수의 전압(Vg)이 인가됨에 따라 TFT(6)의 반도체층이 활성화되어 TFT(6)의 소스/드레인전극(28)을 통해 액정패널(1)의 화소전극(30)에는 도 3(b)에 도시된 전압(Vd)이 인가되며, 동시에 공통전극(13)에는 공통전압(Vcom)이 인가된다. 따라서, 액정패널(1)에는 상기 화소전극(30)과 공통전극(13)에 인가되는 전압의 차(|Vd-Vcom|)에 해당하는 전압이 걸리게 된다. 한편, 도면에 도시된 바와 같이, 상기 화소전극(30)에 인가되는 데이터신호는 프레임마다 공통전극신호를 중심으로 정극성(+)과 부극성(-)으로 위상이 반전된다. 이와 같이, 데이터신호를 공통전극신호를 중심으로 위상을 반전시켜 데이터라인에 인가하는 이유는 화소전극과 공통전극 사이에 동일한 전압을 계속하여 인가하는 경우 액정이 열화되어 액정표시소자를 제작했을 때, 화면에 크로스토크(cross-talk)현상이 발생하는 것을 방지하기 위한 것이다.
그러나, 상기한 바와 같이 프레임별로 위상반전된 데이터신호가 인가되는 경우에도, 액정패널(1)의 공통전극(13)에는 직류전압이 인가되기 때문에 액정층(50)은 상기 직류전압성분이 잔존하게 되어 액정패널(1)의 장시간 구동시 화면상에 잔상이 나타나게 된다.
또한, 공통전압(Vcom)이 인가되는 공통전극(13)에는 패널(1) 전체에 걸쳐서 동일한 전압(Vcom)이 형성되지만, 실제의 액정패널(1)에서는 하부기판의 외곽부 한쪽에 형성된 Ag페이스트를 통해 상부기판의 공통전극단자부로 상기 전압(Vcom)이 인가되어 그 반대쪽으로 신호가 전송되므로, 상기 공통전극(13)에 존재하는 배선저항과 전극들 사이에 발생하는 기생용량에 의해 신호전송이 지연(delay)이 발생하게 된다. 따라서, 액정패널(1) 전체에 형성된 화소에 충전되는 전하의 양이 다르게 된다. 다시 말해서, 도 1에 도시된 액정패널(1)의 경우 첫번째 열의 데이터라인(D1)에 접속되는 화소와 마지막 열의 데이터라인(Dn)에 접속된 화소에는 각각 다른 양의 전하가 충전되는 문제가 있었다.
본 발명은 상기한 문제를 해결하기 위한 것으로, m개의 게이트라인 및 n개의 데이터라인에 의해 정의되는 복수의 화소중 첫번째열의 데이터라인에 연결된 화소의 공통전극과 n번째 열의 데이터라인에 연결된 화소의 공통전극 각각에 180°의 위상차를 갖고 진폭이 다른 공통전압을 동시에 인가함으로써 액정층에 잔존하는 직류성분을 제거함과 동시에 배선저항 및 기생용량에 의한 신호지연을 방지할 수 있는 액정표시소자 및 그 구동방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명에 따른 액정표시소자는 m개의 게이트라인 및 n개의 데이터라인이 종횡으로 배열되어 n×m개의 화소영역를 정의하며, 각 화소내에는 박막트랜지스터가 배치되어 상기 게이트라인을 통해 게이트신호가 입력됨에 따라 스위칭되어 상기 데이터라인을 통해 입력되는 데이터신호를 화소내의 화소전극에 인가하는 액정패널과, 상기 액정패널에 외부에 설치되어 상기 게이트라인과 데이터라인에 각각 게이트신호와 데이터신호를 공급하는 게이트구동회로 및 데이터구동회로와, 상기 액정패널 외부에 설치되며, n개의 데이터라인중 첫번째 열의 데이터라인(D1)에 접속된 화소의 공통전극과 n번째 열의 데이터라인(Dn)에 접속된 화소의 공통전극에 각각 180°의 위상차 및 서로 다른 진폭을 갖는 교류 공통전압을 동시에 인가하는 공통전극 구동회로로 구성된다.
또한, 본 발명에 따른 액정표시소자의 구동방법은 액정패널에 배치된 m개의 게이트라인을 통해 박막트랜지스터의 게이트전극에 게이트신호를 인가하여 상기 박막트랜지스터를 스위칭시키는 단계와, 상기 박막트랜지스터가 스위칭됨에 따라 액정패널에 배치된 n개의 데이터라인에 데이터신호를 출력하여 박막트랜지스터의 소스/드레인전극을 통해 화소전극에 인가하는 단계와, 액정패널에 배치된 첫번째 열의 데이터라인에 접속된 공통전극에 교류의 제1공통전압을 인가하고 n번째 열의 데이터라인에 접속된 공통전극에 상기 제1공통전압과는 180°의 위상차를 갖는 교류의 제2공통전압을 상기 제1공통전압과 동시에 인가하여 상기 화소전극과의 전압차에 의해 액정분자를 구동하는 단계로 구성된다.
도 1은 종래의 액정표시소자의 구조를 나타내는 평면도.
도 2는 도 1의 액정표시소자의 한화소의 구조를 나타내는 단면도.
도 3은 종래 액정표시소자의 신호파형도.
도 4는 본 발명에 따른 액정표시소자의 구조를 나타내는 도면.
도 5는 공통전극 구동회로의 회로도.
도 6은 본 발명에 따른 액정표시소자의 신호파형도.
도 7은 본 발명에 따른 액정표시소자의 개략사시도.
** 도면의 주요부분에 대한 부호의 설명 **
101 : 액정패널 103 : 게이트라인
105 : 데이터라인 106 : 박막트랜지스터
109 : 액정층 113 : 공통전극
115 : 게이트구동IC 116 : 데이터구동IC
117 : 공통전극 구동회로 123 : 연산증폭기
125 : 인버터 140 : 상부패널
143 : 공통전극패드 150 : 하부패널
152 : Ag페이스트
본 발명에서는 잔상을 제거하고 액정패널의 화소 전체에 걸쳐 동일한 양의 전하가 충전되는 액정표시소자를 제공한다. 이를 위해서 본 발명에서는 공통전극에 위상반전되는 교류전압을 인가한다. 특히, 본 발명에서는 서로 위상차를 갖는 2개의 전압을 액정패널의 첫번째 열에 데이터라인에 접속된 화소의 공통전극과 마지막 열의 데이터라인에 접속된 화소의 공통전극에 동시에 인가함으로서 공통전극의 배선저항과 기생용량에 의한 신호지연을 방지한다.
상기 첫번째 열의 화소에 형성된 공통전극에 인가되는 전압과 마지막열의 공통전극에 인가되는 전압은 서로 180°의 위상차를 갖는 교류전압이기 때문에, 결국 합성된 전압은 크기가 교류전압 진폭의 대략 1/2인 직류전압으로 될 것이다. 그러나, 이때 상기 첫번째 열 화소의 공통전극에 인가되는 전압과 마지막 열 화소의 공통전극에 인가되는 전압의 진폭을 다르게 설정함으로써 액정패널의 공통전극 전체에는 교류전압을 인가할 수 있게 되며, 따라서, 직류의 공통전극신호에 의해 액정층이 영향을 받게 되는 것을 방지할 수 있게 되어, 잔상발생을 방지할 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시소자에 대해 더욱 상세히 설명한다.
도 4는 본 발명에 따른 액정표시소자를 나타내는 도면이다. 도면에 도시된 바와 같이, 액정패널(101)에는 종횡으로 배열되어 n×m개의 화소를 정의하는 m개의 게이트라인(103)과 n개의 데이터라인(105)이 형성되어 있다. 각 화소 내에는 박막트랜지스터(106)가 배치되어 상기 게이트라인(103)을 통해 주사신호가 입력되는 경우 스위칭되어 데이터라인(105)을 통해 입력되는 신호를 액정층(109)에 인가한다.
상기 게이트라인(103)은 패널(101) 외부에 장착된 게이트구동IC(115)에 접속되어 주사신호가 입력되며, 데이터라인(105)은 데이터구동IC(116)에 접속되어 있다. 또한, 상기 패널(101) 외부에는 액정패널(101)의 공통전극(113)에 신호를 인가하기 위한 공통전극 구동회로(117)가 구비되어 있다. 도면에는 도시하지 않았지만, 상기 게이트구동IC(115), 데이터구동IC(116) 및 공통전극 구동회로(117)는 제어부에 연결되어 있다. 외부에 위치한 호스트(host) 등으로부터 상기 제어부에 신호가 입력됨에 따라 전원공급부(도면표시하지 않음)가 상기 게이트구동IC(115), 데이터구동IC(116) 및 공통전극 구동회로(117)에 전원을 공급하고 제어부가 게이트구동IC(115), 데이터구동IC(116) 및 공통전극 구동회로(117)를 제어하여 신호를 출력하도록 한다.
도면에 도시된 바와 같이, 상기 공통전극 구동회로(117)는 2개의 출력단자(A,B)가 형성되어 있다. 제1출력단자(A)는 액정패널(101)에 배열된 n개의 데이터라인(105) 중 첫번째 데이터라인(D1)에 접속된 화소들의 공통전극으로 신호를 인가하고 제2출력단자(B)는 데이터라인(105)의 마지막 라인(Dn)에 접속된 화소들의 공통전극에 신호를 인가한다.
상기와 같이, 첫번째 열의 데이터라인(D1)에 입력된 데이터신호는 다음열의 데이터라인들(D2, D3...Dn)로 전송되고 마지막 n번째 열의 데이터라인(Dn)을 통해 입력된 데이터신호는 이전 열의 데이터라인들(Dn-1, Dn-2...D1)로 전송된다. 따라서, 상기 첫번째 열의 데이터라인(D1)과 n번째 열의 데이터라인(Dn)에 접속된 화소의 공통전극(113)에는 각각 동등한 크기의 데이터신호가 동시에 입력되기 때문에, 배선저항이나 기생저항에 의한 신호지연을 방지할 수 있게 된다.
또한, 상기 공통전극 구동회로(117)로부터 공급되는 신호는 교류신호이다. 도 6에 도시된 바와 같이, TFT(6)의 게이트전극에 인가되는 게이트전압(Vg)과 동기하여 상기 공통전극 구동회로(117)에서는 A단자 및 B단자를 통해 도 6(b)에 도시된 바와 같이 교류전압(Vcom1, Vcom2)이 공급된다. 이때, 도면에 도시된 바와 같이,상기 A단자로부터 출력되는 공통전압(Vcom1)과 B단자로부터 출력되는 공통전압(Vcom2)은 서로 180°의 위상차를 가지며, 그 진폭이 다르다. 도면에서는 A단자로부터 출력되는 전압(Vcom1)의 진폭(a)이 B단자로부터 출력되는 전압(Vcom2)의 진폭(b) 보다 작게 설정되어 있지만, Vcom1의 진폭(a)이 Vcom2의 진폭(b) 보다 크게 설정될 수도 있다. A단자 및 B단자를 통해 첫번째 열의 공통전극과 n번째 열의 공통전극에 각각 A단자 및 B단자로부터 출력되는 공통전압(Vcom1,Vcom2)이 인가됨에 따라, 최초(공급 초기의 임계시간)에는 상기 첫번째 열의 공통전극과 n번째 열의 공통전극에는 각각 교류전압이 인가되지만, 도 6(c)에 도시된 바와 같이, 일정 시간이 경과함에 따라 전체 화소에 걸쳐서 Vcom1과 Vcom2의 평균값(c=(a+b)/2)을 갖는 교류전압(Vcom3)이 인가된다.
이 평균값이 결국 화소 전체의 공통전극에 인가되는 공통전압으로서 데이터신호의 기준 전압이 된다. 이 경우, 도면에 도시된 바와 같이, 공통전압은 진폭 c를 가진 교류전압이 된다. 이 진폭(c)은 화소전극에 인가되는 데이터전압(Vd)의 진폭보다는 매우 작은 크기이기 때문에, 비록 공통전압(Vcom3)이 교류전압일지라도 데이터전압(Vd)의 기준전압으로 사용할 수 있게 된다. 물론, 이때 상기 데이터전압(Vd)의 진폭을 상기 교류전압(Vcom3)의 진폭(c)에 대응하도록 수정하는 것이 더욱 바람직 할 것이다.
상기와 같이, 본 발명에서는 공통전극 구동회로(117)로부터 다른 진폭을 갖는 교류전압이 액정패널의 첫번째 열 데이터라인(D1)에 접속된 화소의 공통전극과 n번째 열의 데이터라인(Dn)에 접속된 화소의 공통전극에 각각 인가되어 전체 화소의 공통전극에 작은 진폭의 교류전압이 인가되기 때문에, 종래에 공통전극에 직류전압이 인가됨으로써 발생하는 잔상을 제거할 수 있게 된다.
도 5는 본 발명의 공통전극 구동회로(117)의 구조를 나타내는 도면이다. 도면에 도시된 바와 같이, 상기 공통전극 구동회로(117)는 2개의 연산증폭기(123a,123b)가 구비되어 있다. 제1연산증폭기(123a)의 양단자에는 각각 전원전압(VDD)과 신호전압(VCAC) 입력되어 Vcom1의 공통전압이 단자 A를 통해 출력된다.
반면에, 제2연산증폭기(123b)의 전단에는 인버터(125)가 접속되어 상기 제2연산증폭기(123b)에는 위상 반전된 전원전압(VDD)이 입력되어, 결국 상기 제1연산증폭기(123a)에서 출력되는 전압(Vcom1)과는 180°의 위상차를 가진 공통전압(Vcom2)이 단자 B를 통해 출력된다. 이때, 상기 제1연산증폭기(123a) 및 제2연산증폭기(123b)에 입력되는 전원전압(VDD)에는 각각 서로 다른 값을 갖는 가변저항(VR1,VR2)이 연결되어 있기 때문에, 상기 가변저항기(VR1,VR2)를 조정하므로써 출력되는 공통전압(Vcom1,Vcom2)의 진폭을 조정할 수 있게 되며, 결국 패널 전체의 공통전극에 인가되는 교류전압의 진폭을 제어할 수 있게 된다.
상기 공통전극 구동회로(117)는 상기한 바와 같이 하나의 구동회로로 구성하여 인버터에 의해 서로 위상차가 다른 공통전압을 첫번째 열의 데이터라인에 접속된 화소의 공통전극과 n번째 열의 데이터라인에 접속된 화소의 공통전극에 각각 공급할 수도 있지만, 상기 공통전극 구동회로(117)를 위상차가 다른 신호를 각각 출력하는 2개의 회로로 구성할 수도 있다. 이 경우, 상기 2개의 공통전극 구동회로는 도면표시하지 않은 제어부에 의해 제어되어 위상 및 진폭이 다른 신호를 공통전극에 인가할 수 있게 된다.
도 7은 본 발명에 따라 제작된 액정표시소자의 개략사시도로서, 공통전극 구동회로(117)로부터 공통전극에 실제 신호를 인가하기 위한 개략적인 형상을 나타내는 도면이다. 공통전극 구동회로(117)는 게이트구동IC와 데이터구동IC와 마찬가지로 액정표시소자의 하부패널(150)에 접속되어 있다. 따라서, 상부패널(140)에 형성된 공통전극에 공통전압(Vcom)을 인가하기 위해 하부패널(150)의 외곽부에는 전기적인 링크에 의해 서로 연결된 Ag페이스트(152)가 도포되어 있으며, 이 Ag페이스트(152)가 상부패널(140)에 형성된 공통전극패드(또는 단자;143)와 전기적으로 연결되어 공통전극에 전압(Vcom)이 인가된다. 특히, 본 발명에서는 공통전극 구동회로(117)의 A단자 및 B단자에서 출력되는 공통전압(Vcom)이 액정패널에 배열된 첫번째 열의 공통전극과 마지막열의 공통전극에 동시에 인가되기 때문에, 첫번째 열에 공통전압(Vcom)을 인가하기 위한 Ag페이스트(152)와 마지막 열에 공통전압(Vcom)을 인가하기 위한 Ag페이스트(152)가 하부패널(150)의 양측면에 형성되어 있으며, 각 측면의 Ag페이스트가 공통전극 구동회로(117)의 A단자 및 B단자에 접속된다.
상술한 바와 같이, 본 발명에서는 액정패널의 첫번째 열의 데이터라인에 접속된 화소의 공통전극과 마지막 열의 데이터라인에 접속된 화소의 공통전극에 동시에 공통전압을 인가하기 때문에, 배선저항 및 기생용량에 의한 신호지연을 방지할 수 있게 된다. 또한, 본 발명에서는 상기 첫번째 열의 공통전극과 마지막 열의 공통전극에 180°의 위상차와 서로 다른 진폭을 갖는 공통전압을 인가함으로써 직류전압성분에 의해 야기되는 잔상을 효과적으로 제거할 수 있게 된다.

Claims (10)

  1. m개의 게이트라인 및 n개의 데이터라인이 종횡으로 배열되어 n×m개의 화소영역를 정의하며, 각 화소내에는 박막트랜지스터가 배치되어 상기 게이트라인을 통해 게이트신호가 입력됨에 따라 스위칭되어 상기 데이터라인을 통해 입력되는 데이터신호를 화소내의 화소전극에 인가하는 액정패널;
    상기 액정패널에 외부에 설치되어 상기 게이트라인과 데이터라인에 각각 게이트신호와 데이터신호를 공급하는 게이트구동회로 및 데이터구동회로; 및
    상기 액정패널 외부에 설치되며, n개의 데이터라인중 첫번째 열의 데이터라인(D1)에 접속된 화소의 공통전극과 n번째 열의 데이터라인(Dn)에 접속된 화소의 공통전극에 각각 180°의 위상차를 갖는 교류 공통전압을 동시에 인가하는 공통전극 구동회로로 구성된 액정표시소자.
  2. 제1항에 있어서, 상기 박막트랜지스터는,
    기판;
    상기 기판 위에 형성된 게이트전극;
    게이트전극이 형성된 기판 전체에 걸쳐 적층된 게이트절연층;
    상기 게이트절연층 위에 형성된 반도체층;
    상기 반도체층 위에 형성된 소스/드레인전극; 및
    상기 기판 전체에 걸쳐 적층된 보호층으로 이루어진 것을 특징으로 하는 액정표시소자.
  3. 제1항에 있어서, 상기 첫번째 열의 데이터라인에 접속된 화소의 공통전극에 인가되는 교류전압의 진폭(a)과 n번째 열의 데이터라인에 접속된 화소의 공통전극에 인가되는 교류전압의 진폭(b)은 서로 다른 것을 특징으로 하는 액정표시소자.
  4. 제3항에 있어서, 액정패널 전체의 공통전극에 인가되는 전압은 진폭 c=|(a+b)/2|의 진폭을 갖는 교류전압인 것을 특징으로 하는 액정표시소자.
  5. 제1항에 있어서, 상기 공통전극 구동회로는,
    신호전압과 전원전압이 입력되어 제1공통전압을 출력하는 제1연산증폭기;
    전단에 인버터가 설치되어 위상반전된 신호전압과 전원전압이 입력되어 제2공통전압을 출력하는 제2연산증폭기; 및
    상기 제1연산증폭기 및 제2연산증폭기의 입력단에 연결되어 입력되는 전원전압의 저항을 조절하는 제1가변저항 및 제2가변저항으로 이루어진 것을 특징으로 하는 액정표시소자.
  6. 제1항에 있어서, 상기 공통전극 구동회로는,
    액정패널의 외부에 설치되어 첫번째 열의 데이터라인에 접속된 공통전극에 제1공통전압을 인가하는 제1공통전극 구동회로; 및
    액정패널의 외부에 설치되어 n번째 열의 데이터라인에 접속된 공통전극에 상기 제1공통전압과는 위상 및 진폭이 다른 제2공통전압을 인가하는 제2공통전극 구동회로로 이루어진 것을 특징으로 하는 액정표시소자.
  7. 제1항에 있어서, 상기 액정패널의 양측 외곽부에 형성되며 상기 공통전극 구동회로와 연결되어, 상기 공통전극 구동회로로부터 출력되는 공통전압을 첫번째 열의 데이터라인에 접속된 공통전극과 n번째 열의 데이터라인에 접속된 공통전극으로 각각 인가하는 Ag페이스트를 추가로 포함하는 것을 특징으로 하는 액정표시소자.
  8. 액정패널에 배치된 m개의 게이트라인을 통해 박막트랜지스터의 게이트전극에 게이트신호를 인가하여 상기 박막트랜지스터를 스위칭시키는 단계;
    상기 박막트랜지스터가 스위칭됨에 따라 액정패널에 배치된 n개의 데이터라인에 데이터신호를 출력하여 박막트랜지스터의 소스/드레인전극을 통해 화소전극에 인가하는 단계; 및
    액정패널에 배치된 첫번째 열의 데이터라인에 접속된 공통전극에 교류의 제1공통전압을 인가하고 n번째 열의 데이터라인에 접속된 공통전극에 상기 제1공통전압과는 180°의 위상차를 갖는 교류의 제2공통전압을 상기 제1공통전압과 동시에 인가하여 상기 화소전극과의 전압차에 의해 액정분자를 구동하는 단계로 구성된 액정표시소자의 구동방법.
  9. 제8항에 있어서, 상기 제1공통전압의 진폭(a) 및 제2공통전압의 진폭(b)은 서로 다른 것을 특징으로 하는 구동방법.
  10. 제8항에 있어서, 액정패널 전체의 공통전극에 인가되는 전압은 진폭 c=|(a+b)/2|의 진폭을 갖는 교류전압인 것을 특징으로 하는 액정표시소자.
KR10-2001-0087435A 2001-12-28 2001-12-28 다른 위상을 갖는 공통전압이 인가되는 액정표시소자 및액정표시소자의 구동방법 KR100438966B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087435A KR100438966B1 (ko) 2001-12-28 2001-12-28 다른 위상을 갖는 공통전압이 인가되는 액정표시소자 및액정표시소자의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087435A KR100438966B1 (ko) 2001-12-28 2001-12-28 다른 위상을 갖는 공통전압이 인가되는 액정표시소자 및액정표시소자의 구동방법

Publications (2)

Publication Number Publication Date
KR20030057063A true KR20030057063A (ko) 2003-07-04
KR100438966B1 KR100438966B1 (ko) 2004-07-03

Family

ID=32215190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0087435A KR100438966B1 (ko) 2001-12-28 2001-12-28 다른 위상을 갖는 공통전압이 인가되는 액정표시소자 및액정표시소자의 구동방법

Country Status (1)

Country Link
KR (1) KR100438966B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984812B1 (ko) * 2003-07-08 2010-10-01 삼성전자주식회사 액정 표시 장치의 공통 전극 전압 발생 장치
KR101127856B1 (ko) * 2005-10-18 2012-03-22 엘지디스플레이 주식회사 액정표시장치
CN104537985A (zh) * 2015-01-19 2015-04-22 深圳市华星光电技术有限公司 一种有机发光显示面板及其压降补偿方法
CN106448531A (zh) * 2015-08-13 2017-02-22 三星电子株式会社 补偿显示器扇出的源极驱动器集成电路与包括其的显示系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH024213A (ja) * 1988-06-22 1990-01-09 Seikosha Co Ltd アクティブマトリクス型の液晶表示器の駆動方法
JPH02223927A (ja) * 1989-02-27 1990-09-06 Hitachi Ltd 液晶表示パネル
JPH0720821A (ja) * 1993-06-24 1995-01-24 Internatl Business Mach Corp <Ibm> 多階調薄膜トランジスタ液晶表示装置
JPH0720821U (ja) * 1993-09-28 1995-04-18 和雄 峠 バッジ
KR100235592B1 (ko) * 1997-01-22 1999-12-15 구본준 평행전계형 액정표시장치
KR20020057236A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 액정표시소자의 구동방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984812B1 (ko) * 2003-07-08 2010-10-01 삼성전자주식회사 액정 표시 장치의 공통 전극 전압 발생 장치
KR101127856B1 (ko) * 2005-10-18 2012-03-22 엘지디스플레이 주식회사 액정표시장치
CN104537985A (zh) * 2015-01-19 2015-04-22 深圳市华星光电技术有限公司 一种有机发光显示面板及其压降补偿方法
CN104537985B (zh) * 2015-01-19 2017-06-30 深圳市华星光电技术有限公司 一种有机发光显示面板及其压降补偿方法
CN106448531A (zh) * 2015-08-13 2017-02-22 三星电子株式会社 补偿显示器扇出的源极驱动器集成电路与包括其的显示系统
CN106448531B (zh) * 2015-08-13 2021-07-13 三星电子株式会社 补偿显示器扇出的源极驱动器集成电路与包括其的显示系统

Also Published As

Publication number Publication date
KR100438966B1 (ko) 2004-07-03

Similar Documents

Publication Publication Date Title
JP5414974B2 (ja) 液晶表示装置
KR101623593B1 (ko) 액정표시장치
US8878829B2 (en) Liquid crystal display and common electrode drive circuit thereof
JP5302292B2 (ja) 液晶表示装置
US20070097052A1 (en) Liquid crystal display device
US8139012B2 (en) Liquid-crystal-device driving method, liquid crystal device, and electronic apparatus
KR101746862B1 (ko) 액정표시장치
KR20060106168A (ko) 액정표시장치
US8619014B2 (en) Liquid crystal display device
KR20110107659A (ko) 액정표시장치
US8054393B2 (en) Liquid crystal display device
JP4480821B2 (ja) 液晶表示装置
KR20040036260A (ko) 액정표시장치
WO2019085179A1 (zh) 液晶显示装置
KR100438966B1 (ko) 다른 위상을 갖는 공통전압이 인가되는 액정표시소자 및액정표시소자의 구동방법
US6950162B2 (en) Liquid crystal display device and method of driving the same
KR100949499B1 (ko) 액정표시장치의 구동방법 및 그의 구동회로
US7903065B2 (en) Liquid crystal display and driving method
JP2008276116A (ja) 液晶表示装置及び液晶表示装置の駆動方法
US20070171178A1 (en) Active matrix display device
KR20120114108A (ko) 박막트랜지스터 어레이 기판
KR101036687B1 (ko) 액정 표시장치 및 그 구동방법
US20190139503A1 (en) Liquid crystal display device
KR101469988B1 (ko) 액정표시장치
KR20020057225A (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 16