KR20030056732A - Device and Method for Transferring and Receiving IPC Basing on ATM Cell Between Processor - Google Patents
Device and Method for Transferring and Receiving IPC Basing on ATM Cell Between Processor Download PDFInfo
- Publication number
- KR20030056732A KR20030056732A KR1020010087016A KR20010087016A KR20030056732A KR 20030056732 A KR20030056732 A KR 20030056732A KR 1020010087016 A KR1020010087016 A KR 1020010087016A KR 20010087016 A KR20010087016 A KR 20010087016A KR 20030056732 A KR20030056732 A KR 20030056732A
- Authority
- KR
- South Korea
- Prior art keywords
- processor
- cell
- unit
- channel
- standby
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
본 발명은 프로세서간 프로세서간 에이티엠 셀 기반의 아이피씨 송수신 장치 및 방법에 관한 것으로, 특히 프로세서간 통신 시와 프로세서 자체 룩백 테스트 시 발생되는 셀 수신시 비정상적인 리어셈블(Reassemble)을 방지하도록 한 프로세서간 에이티엠 셀 기반의 아이피씨 송수신 장치 및 방법에 관한 것이다.The present invention relates to an inter-processor inter-processor AMT cell-based IP transceiver device and method, and more particularly, to prevent abnormal reassembly when receiving a cell generated during inter-processor communication and the processor's own lookback test. The present invention relates to an ATM cell based IPC transceiver and method.
일반적으로, 에이티엠(ATM) 교환기는 도1에 도시된 바와 같이, 유사 유토피아(Pseudo Universal Test & Operations PHY Interface for ATM) 버스로 연결되어 프로세서와 통신 메시지의 루팅 기능을 수행하는 AMC(ATM Port Management Control)부(10)와, AMC와 프로세서 사이에서 시리얼(Serial) 데이터를 유토피아(Universal Test & Operations PHY Interface for ATM : UTOPIA) 데이터로 변환하는 셀 다중화/역다중화(Cell Mux & Demux Assembly : 이하, "CMDA"라 칭함)부(20)와, 프로세서부(30)와, ATM 스위치부(40)로 크게 나뉘며, 해당 프로세서부(30)와 CMDA부(20)는 크로스 이중화된 핫 링크(hot link)로 정합되며, CMDA부(20)와 AMC부(10)는 유사 유토피아 버스로 연결되며, AMC부(10)와 ATM 스위치부(40)는 622Mbps LVDS(Low Voltage Differential Signal) 링크로 연결된다.In general, the ATM switch is connected to a Pseudo Universal Test & Operations PHY Interface for ATM (ATM) bus as shown in FIG. 1 to perform routing functions for routing messages with the processor. Cell Mux & Demux Assembly (hereinafter referred to as "Cell Mux & Demux Assembly"), which converts serial data between the control unit 10 and the AMC and the processor into UTOPIA data. The "CMDA" unit 20, the processor unit 30 and the ATM switch unit 40 is largely divided into the processor unit 30 and the CMDA unit 20 is a cross-duplex hot link (hot link) ), The CMDA unit 20 and the AMC unit 10 are connected by a similar utopia bus, and the AMC unit 10 and the ATM switch unit 40 are connected by a 622 Mbps Low Voltage Differential Signal (LVDS) link.
CMDA부(20)는 M 개의 프로세서부를 동시에 정합하여 운영될 수 있으며, 제 1 프로세서부(30)는 시스템의 운용 및 유지 보수를 담당하는 프로세서부(SMP : System Management Processor)로, 로딩 및 과금 등을 담당한다. 모든 프로세서는 SMP로부터 프로그램을 다운받아 동작하게 되는데, 액티브 프로세서가 아닌 경우, 즉 스탠바이 프로세서가 SMP로부터 프로그램을 다운로딩 받는 경우를 스탠바이 로딩(Stand-by Loading)이라고 한다.The CMDA unit 20 may operate by matching M processor units at the same time, and the first processor unit 30 is a processor unit (SMP: System Management Processor) in charge of operating and maintaining the system. In charge of. All processors download and operate a program from the SMP. When the non-active processor, that is, a standby processor downloads a program from the SMP, is called standby loading.
종래의 ATM 교환기에서의 CMDA부(20)에 다수의 프로세서부가 차례대로 정합되며, CMDA부(20)는 정합된 프로세서부(30)와 ATM 셀 기반의 IPC(Inter Processor Communication)를 핫 링크(Hot Link)를 통해 주고받게 된다. 프로세서부(30)의 송신 셀은 CMDA부(20)의 각각의 포트(Port)로 송신되며, CMDA부(20)는 각 포트에서 수신된 ATM 셀을 56 바이트의 유사 유토피아 ATM 셀로 변환하여 AMC부(10)로 송신될 수 있도록 FIFO(First-in-First-out)에 라이트(Write)하게 되면 유사 유토피아 마스터부인 AMC부(10)는 이 ATM 셀을 스위치에서 라우팅(Routing)될 수 있도록 연결(Connection) 정보 필드(Field)를 삽입한 셀 단위로 ATM 스위치부(40)로 송신하게 된다. 이 때, ATM 스위치부(40)로 송신된 메시지는 해당 프로세서부가 존재하는 위치를 연결 정보를 보고 라우팅하게 되며, 다시 AMC부(10)로 수신된다. AMC부(10)는 이렇게 수신된 셀을 다시 분석한 후, 해당 프로세서의 포트 정보를 찾아내게 되며, 이 정보를 56 바이트의 셀 내에 삽입하여 유사 유토피아 버스를 통하여 CMDA부(20)의 FIFO에 전송하게 되며, CMDA부(20)는 이 셀을 분석하여 해당 포트를 찾아 핫 링크에 전송하게 된다. 각각의 프로세서는 VPI/VCI(Virtual Path Identifier/Virtual Channel Identifier)를 각각 갖게 되는데, 전송하는 프로세서는 수신 프로세서의 VPI/VCI로 송신하게 되며, 이 VPI/VCI 및 포트 정보를 가지고 AMC부(10)는 연결 정보를 붙여서 ATM 스위치부(40)로 셀을 전송하고, 역수신된 셀은 AMC부(10)에서 송신한 프로세서의 VPI/VCI 정보를 셀에 바꾸어 해당되는 프로세서로 전송하게 된다. 수신하는 프로세서는 해당 VPI/VCI 채널을 미리 준비하고 있어야 하며, 같은 VPI/VCI로 수신된 메시지는 리어셈블링 과정을 통하여 IPC 메시지를 수신하게 된다.In the conventional ATM switch, a plurality of processor units are sequentially matched to the CMDA unit 20, and the CMDA unit 20 hot links the IPC (Inter Processor Communication) based on the matched processor unit 30 and the ATM cell. Link). The transmitting cell of the processor unit 30 is transmitted to each port of the CMDA unit 20, and the CMDA unit 20 converts the ATM cell received at each port into a 56-byte pseudo utopia ATM cell and converts it into an AMC unit. When writing to FIFO (First-in-First-out) so that it can be transmitted to (10), AMC unit 10, which is a similar utopia master unit, is connected so that this ATM cell can be routed from the switch. Connection) is transmitted to the ATM switch unit 40 in units of cells in which an information field is inserted. At this time, the message transmitted to the ATM switch unit 40 is routed to the location where the corresponding processor unit exists by looking at the connection information, and is received by the AMC unit 10 again. The AMC unit 10 analyzes the received cell again, finds the port information of the processor, inserts the information into the 56-byte cell, and transmits the information to the FIFO of the CMDA unit 20 through the pseudo-utopia bus. The CMDA unit 20 analyzes the cell to find the corresponding port and transmits it to the hot link. Each processor has a VPI / VCI (Virtual Path Identifier / Virtual Channel Identifier), respectively. The transmitting processor transmits to the VPI / VCI of the receiving processor. The AMC unit 10 has the VPI / VCI and port information. Attach the connection information to transmit the cell to the ATM switch unit 40, the reverse cell is transferred to the processor by changing the VPI / VCI information of the processor transmitted from the AMC unit 10 to the cell. The receiving processor must prepare a corresponding VPI / VCI channel in advance, and a message received with the same VPI / VCI receives an IPC message through reassembly.
종래에는 핫 링크가 고정된 포트를 가지고 있는데, 프로세서부의 액티브와 스탠바이가 절체될 때, 핫 링크 포트는 바뀌지 않게 되고, CMDA부(20)는 포트 정보를 VPI/VCI와 함께 56 바이트 셀로 AMC부(10)에 주게 되므로, 이 메시지를 통해 AMC부(10)는 프로세서부(30)의 액티브와 스탠바이의 위치를 구분할 수 없었다.Conventionally, the hot link has a fixed port. When the active and standby of the processor unit are switched, the hot link port is not changed, and the CMDA unit 20 converts the port information into a 56 byte cell along with the VPI / VCI. 10), the AMC unit 10 could not distinguish between active and standby positions of the processor unit 30 through this message.
또한, 프로세서부(30)는 액티브 측의 VPI/VCI가 항상 고정되어 있으므로 A 사이드와 B 사이드가 서로 정보를 바꾸더라도 항상 같은 정보를 유지하는 구조로 되어 있다. ATM 스위치부(40)를 향하는 셀을 인그레스 셀(Ingress Cell)이라고 하며, ATM 스위치부(40)에서 나가는 셀은 에그레스 셀(Egress Cell)이라고 칭하는데, AMC부(10)는 56 바이트의 인그레스 셀 내에 포함된 포트/VPI/VCI 정보를 바탕으로 연결 정보를 붙여 ATM 스위치부(40)로 송신하고, 에그레스 셀을 수신한 AMC부(10)는 다시 셀을 분석하여 해당 VPI/VCI를 에그레스 테이블에서 찾아 송신한 프로세서의 포트/VPI/VCI 정보를 변경한 후, CMDA부(20)에 송신하게 되며, CMDA부(20)는 해당 포트로 전송한다.In addition, the processor unit 30 has a structure in which the VPI / VCI on the active side is always fixed so that the same information is always maintained even when the A side and the B side exchange information. The cell destined for the ATM switch unit 40 is called an ingress cell, and the cell exiting from the ATM switch unit 40 is called an egress cell. The AMC unit 10 is 56 bytes long. Based on the port / VPI / VCI information included in the ingress cell, the connection information is pasted and transmitted to the ATM switch unit 40, and the AMC unit 10 receiving the egress cell analyzes the cell again and analyzes the corresponding VPI / VCI. It changes the port / VPI / VCI information of the processor to find the transmission in the table, and transmits to the CMDA unit 20, CMDA unit 20 transmits to the corresponding port.
이렇게 바뀐 정보를 AMC부(10)에서 셀에 포함된 정보로는 판단 할 수 없어서 프로세서부(30)의 절체 여부와 관계없이 항상 A 사이드(0,2,4,6...port)가 액티브 프로세서에서 보내는 셀로 판단하게 되어 있으며, 이를 기반으로 셀 변경이 일어나게 되므로 룩백 테스트(Lookback Test)를 할 경우도 B 사이드가 액티브 상태에서 보낸 메시지는 마치 AMC부(10)에서 A 사이드에서 수신된 메시지로 판단하여 A 사이드에 연결된 포트 정보로 CMDA부(20)로 송신하게 되고, CMDA부(20)는 A 사이드(0,2,4,6...port)로 전송하게 된다. 이 경우, B 사이드에 있는 프로세서는 자기 메시지를 영원히 받을 수 없는 구조로 되어 있다. 즉, B 사이드가 액티브인 경우 룩백 셀은 CMDA부(20), AMC부(10), ATM 스위치부(40)를 거치면서 A 사이드로 보내지게 되므로 룩백 테스트가 이루어지지 않는다. 마찬가지로 타 프로세서로부터 수신된 메시지도 같은 결과를 초래하게 된다. 이를 방지하기 위하여 CMDA부(20)는 AMC부(10)로 수신된 메시지를 (0,1), (2,3)...과 같은 군을 이루어 셀을 복사하는 기능을 갖게 되었다. 이렇게 복사하면 룩백 메시지가 SMP 프로세서인 경우, 스탠바이 로딩을 수행할 경우 액티브 프로세서로부터 프로그램을 IPC를 통하여 수신되는 과정에서 셀이 섞이면서 리어셈블(Reassemble) 되는 현상이 발생하고 결과적으로 수신된 메시지가 깨지는 현상이 발생한다. ATM 셀은 채널별로 전송되는 시간이 셀과 채널별로 다르므로 서로 다른 채널에 전송되는 셀이라도 수신단에서 볼 때, VPI/VCI가 같으면 같은 채널에서 리어셈블(Reassemble)이 되는데, SMP인 경우 A 사이드에서 B 사이드로 스탠바이 로딩 시, 전송된 메시지가 A 사이드 자체 룩백 테스트 메시지와 B 사이드와 같은 채널에서 리어셈블(Reassemble)되는 현상이 발생하여 깨지는 결과를 초래하는 문제점이 있었다. 또한, SMP로부터 스탠바이 로딩을 하는 타 프로세서도 A 사이드와 B 사이드가 같은 채널로 SMP로부터 전송된 메시지를 수신하면서 잘못된 리어셈블(Reassemble)을 수행하는 경우가 발생한다.The changed information cannot be determined by the information contained in the cell in the AMC unit 10, so the A side (0, 2, 4, 6 ... port) is always active regardless of whether the processor unit 30 is switched. Since the cell is determined to be sent by the processor, and the cell change is made based on this, even when the lookback test is performed, the message sent by the B side in the active state is similar to the message received from the A side by the AMC unit 10. It is determined and transmitted to the CMDA unit 20 as port information connected to the A side, and the CMDA unit 20 is transmitted to the A side (0, 2, 4, 6 ... port). In this case, the processor on the B side has a structure that cannot receive its own messages forever. That is, when the B side is active, the lookback cell is sent to the A side while passing through the CMDA unit 20, the AMC unit 10, and the ATM switch unit 40. Similarly, messages received from other processors have the same effect. In order to prevent this, the CMDA unit 20 has a function of copying a cell by forming a group such as (0, 1), (2, 3) ... received by the AMC unit 10. When copying like this, when the lookback message is an SMP processor, when a standby loading is performed, the cells are mixed and reassembled while receiving a program from the active processor through IPC. As a result, the received message is broken. This happens. ATM cells have different transmission times for each channel and channel, so even if cells are transmitted on different channels, the receivers will reassemble on the same channel if they have the same VPI / VCI. In the case of standby loading to the B side, there is a problem that the transmitted message is reassembled in a channel such as the A side itself lookback test message and B side, resulting in a broken result. In addition, another processor performing standby loading from the SMP may also perform a wrong reassembly while the A side and the B side receive a message transmitted from the SMP on the same channel.
본 발명은 전술한 바와 같은 제반적인 문제점을 해결하기 위한 것으로, 그 목적은 프로세서간 통신 시와 프로세서 자체 룩백 테스트 시 발생되는 셀 수신시 비정상적인 리어셈블(Reassemble)을 방지하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned general problems, and an object thereof is to prevent abnormal reassembly upon reception of a cell generated during inter-processor communication and a processor self-lookback test.
도1은 본 발명에 의한 프로세서간 ATM 셀 기반의 IPC 송수신 장치를 나타내 도.1 is a diagram showing an interprocessor ATM cell-based IPC transmission and reception apparatus according to the present invention.
도2는 스탠바이 로딩 및 룩백 테스트시에 ATM 셀이 SMP 프로세서에 섞이는 경우를 도시한 도.Fig. 2 shows a case where an ATM cell is mixed with an SMP processor during standby loading and lookback test.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10 : AMC부10: AMC part
20 : CMDA부20: CMDA Department
30 : 프로세서부30: processor unit
40 : ATM 스위치부40: ATM switch unit
상기한 바와 같은 목적을 달성하기 위한 본 발명의 프로세서간 ATM 셀 기반의 IPC 송수신 장치는 상위 블록으로부터 수신된 ATM 셀을 액티브와 스탠바이 사이드에 군을 이루어 복제하는 셀 다중화/역다중화부와; 타 프로세서의 액티브 측의 VPI/VCI 채널로 메시지를 전송하는 프로세서부를 포함하여 이루어진 것을 특징으로 하는 한다.In accordance with an aspect of the present invention, there is provided an interprocessor ATM cell-based IPC transmission / reception apparatus including: a cell multiplexing / demultiplexing unit for replicating ATM cells received from an upper block in a group on an active and standby side; Characterized in that it comprises a processor for transmitting a message to the VPI / VCI channel of the active side of the other processor.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 프로세서간 ATM 셀 기반의 IPC 송수신 방법은 상위 블록으로부터 전송된 ATM 셀은 해당 포트를 찾아 짝을 이루는 포트에 같은 메시지가 발생하도록 복제하는 과정과; 프로세서간 자체 룩백 채널은 SMP의 스탠바이 사이드가 액티브 측으로부터 스탠바이 로딩 시, 액티브는 스탠바이 측 채널로, 스탠바이는 액티브 측 채널로 전송하는 과정을 포함하여 이루어진 것을 특징으로 한다.In accordance with an aspect of the present invention, there is provided a method of transmitting and receiving an ATM cell-based IPC transmission / reception method for an ATM cell transmitted from an upper block so as to find a corresponding port and copy the same message to a paired port; The processor-to-processor lookback channel may include transmitting a standby side to an active side channel and a standby side to an active side channel when the standby side of the SMP is in a standby loading state from the active side.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 실시예에 따른 에이티엠 교환기는 도1과 유사하다. AMC부(10)로부터 수신하는 모든 셀은 해당 포트를 찾아 그 포트와 짝을 이루는 포트에 똑같은 메시지가 복제될 수 있도록 한다. 즉, (0,1),(2,3)...으로 군을 이루어 같은 핫 링크군의 A 사이드와 B 사이드에 동시에 메시지가 전달될 수 있도록 한다. 또한, 타 프로세서로 메시지를 전송하는 프로세서는 액티브 VPI/VCI에 해당하는 채널을 통하여 전송하며, 룩백 테스트시에만 서로 반대편 프로세서로 송신하는 VPI/VCI를 이용하여 룩백하도록 한다.The ATM switch according to the embodiment of the present invention is similar to FIG. Every cell receiving from the AMC unit 10 finds a corresponding port so that the same message can be duplicated in a port paired with the port. In other words, (0, 1), (2, 3) ... grouped so that messages can be simultaneously delivered to the A side and B side of the same hot link group. In addition, the processor that transmits a message to another processor transmits through a channel corresponding to the active VPI / VCI, and uses the VPI / VCI transmitted to the opposite processor only during the lookback test.
송신측은 수신측 프로세서의 VPI/VCI에 해당하는 채널을 모두 가지고 있어야 하며, 수신측 프로세서는 송신측의 VPI/VCI에 해당하는 채널을 가지고 있어야 한다. 이러한 채널은 비동기 전송 방식인 ATM 가상 채널을 의미한다. 또한, 각각의 프로세서는 각기 서로 다른 VPI/VCI를 가지며 이를 기반으로 통신이 이루어진다.The transmitting side must have all channels corresponding to the VPI / VCI of the receiving processor, and the receiving side processor must have the channels corresponding to the VPI / VCI of the transmitting side. This channel refers to an ATM virtual channel, which is an asynchronous transmission method. In addition, each processor has a different VPI / VCI and communication based on it.
전송 프로세서는 수신측 VPI/VCI로 송신하지만, 수신측에 전달되는 동안 ATM 헤더에 해당하는 VPI/VCI 필드가 변경되며 수신측이 받는 ATM 셀 헤더의 VPI/VCI는 송신측의 VPI/VCI로 바뀌어 전달되는 구조로 되어 있다.The transmitting processor transmits to the receiving VPI / VCI, but the VPI / VCI field corresponding to the ATM header is changed during delivery to the receiving side, and the VPI / VCI of the ATM cell header received by the receiving side is replaced with the VPI / VCI of the sending side. It is structured to be delivered.
본 발명의 실시예에 따른 프로세서간 ATM 셀 기반의 IPC 송수신 방법을 설명하면 다음과 같다.Referring to the processor-to-processor ATM cell-based IPC transmission and reception method according to an embodiment of the present invention as follows.
먼저, 모든 프로세서는 핫 링크의 정상 여부를 감시하기 위하여 룩백 테스트를 하며 타 프로세서와 메시지의 송수신이 필요한데 이 때, 항상 액티브 측 채널을 통하여 메시지 교환을 하며, 룩백 테스트는 서로 상대 프로세서 채널을 찾아 메시지를 송수신하도록 하면, 셀의 섞임 현상이 발생하지 않게 되어 원하는 모든 통신이 가능하게 한다.First, all processors perform a lookback test to monitor the normality of the hot link, and need to send and receive messages with other processors. At this time, messages are exchanged through the active side channel. By transmitting and receiving, cell mixing does not occur, thereby enabling all desired communication.
우선, CMDA부(20)는 모든 셀을 AMC부(10)로부터 수신하면 포트의 군을 분석하여 짝을 이루는 군에 셀을 카피할 수 있도록 하여 프로세서부(30)의 절체와 관계없이 셀이 전달되도록 구성하며, 이 구조를 바탕으로 SMP는 스탠바이 로딩 요구 시 스탠바이 사이드로 전송되는 메시지도 액티브 채널을 이용하여 전송하게 되면 같은 채널에서 전송되는 메시지는 셀의 순서가 바뀌지 않게 되고, 수신측도 같은 순서로 CMDA부(20)로부터 순서를 유지하면서 리어셈블을 하게 되므로 셀의 비정상적인 수신은 발생하지 않는다.First, when the CMDA unit 20 receives all the cells from the AMC unit 10, the cell is analyzed so that the cells can be copied to the paired group by analyzing the group of ports so that the cells are transferred regardless of the switching of the processor unit 30. Based on this structure, the SMP transmits messages sent to the standby side using the active channel when a standby loading request is made. The messages transmitted on the same channel do not change the order of the cells. Since reassembly is performed while maintaining the order from the CMDA unit 20, abnormal reception of the cell does not occur.
CMDA부(20)의 카피 기능을 이용한 이중화된 프로세서로 메시지 전송시는 액티브 측 채널을 이용하여 송신하고, 수신측에서는 내부에 포함된 실제 프로세서 정보만으로 메시지의 처리 여부를 선택하면 된다.When transmitting a message to a redundant processor using the copy function of the CMDA unit 20, the message is transmitted using an active side channel, and the receiving side may select whether to process the message using only actual processor information included therein.
예를 들어, SMP와 또 다른 프로세서는 4개의 채널을 다음과 같이 갖는다고 가정하자.For example, suppose SMP and another processor have four channels as follows.
VPI/VCI 정보, 즉 1/24(채널 2), 1/25(채널 3), 1/36(채널 4), 1/37(채널 5)를 각 프로세서가 채널을 4개씩 가진다. M 프로세서로 전송되는 메시지의 경로를 보면, M 프로세서는 스탠바이 로딩 시 액티브 측으로 보낸 메시지를 1/24(채널 2)로 수신하게 되며, SMP에서 볼 때, M 프로세서로 전송하는 채널은 1/36(채널 4)밖에 없게 되며 이중화된 M 프로세서는 이 메시지를 1/24(채널 2)로 수신하게 된다.Each processor has four channels of VPI / VCI information, that is, 1/24 (channel 2), 1/25 (channel 3), 1/36 (channel 4), and 1/37 (channel 5). If you look at the path of the message sent to the M processor, the M processor receives 1/24 (channel 2) of the message sent to the active side during standby loading, and in SMP, the channel sent to the M processor is 1/36 ( There is only channel 4) and the redundant M processor receives this message on 1/24 (channel 2).
따라서, 1/36에서 1/24로 최종 수신단에 변경되어 들어오게 되어 정상적으로 수신이 이루어진다.Therefore, it is changed into 1/34 to 1/24 in the final receiver and reception is normally performed.
하지만, M 프로세서로 액티브 측과 스탠바이 측을 서로 상이한 채널인 1/36(채널 3), 1/37(채널 4)로 전송한다면 수신측은 1/24(채널 2)로 수신하게 되며 이는 서로 다른 셀이 1/24(채널 2)로 수신되는 결과를 초래하여 비정상적인 메시지의 수신이 발생하게 된다.However, if the M processor transmits the active side and the standby side to different channels 1/36 (channel 3) and 1/37 (channel 4), the receiving side receives 1/24 (channel 2). This results in reception on 1/24 (channel 2) resulting in abnormal reception of messages.
즉, 1/36(SMP에서 액티브 프로세서로 주는 셀)->1/24(수신시)과, 1/37(SMP에서 스탠바이 프로세서로 주는 셀)->1/24(수신시)로 수신측 프로세서는 같은 채널로 수신하게 되어 비정상 리어셈블의 결과를 초래하지만 액티브나 스탠바이 사이드로의 전송을 모두 액티브측의 VPI/VCI를 이용하게 되면, 결국은 1 채널만 1:1로 운용하는 것과 마찬가지이므로 정상적인 송수신이 가능하게 된다. 기존에 M 프로세서로 전송할 때 액티브와는 채널 4로 스탠바이는 채널 5로 전송하던 것을 채널 4로만 전송함으로써 수신시 셀의 비정상 리어셈블을 방지 할 수 있고, 한 개의 채널만으로 액티브와 스탠바이와 통신할 수 있는 구조를 작게 된다.I.e. 1/36 (cell giving SMP to active processor)-> 1/24 (when receiving) and 1/37 (cell giving SMP to standby processor)-> 1/24 (when receiving) Is received on the same channel, resulting in abnormal reassembly.However, if both active and standby side transmissions use VPI / VCI on the active side, only one channel is 1: 1. Transmission and reception are possible. When transmitting to the M processor, the standby transmits to channel 4 with active channel 5 only, which prevents abnormal reassembly of the cell when receiving, and communicates with active and standby using only one channel. The structure is small.
프로세서간 자체 룩백 채널도 SMP의 스탠바이 사이드가 액티브측으로부터 스탠바이 로딩시 종래에는 도2에 도시된 바와 같이, 자기 자신 채널로 전송하는 구조가 있어서, 룩백 테스트 셀과 스탠바이 로딩 셀이 섞이는 현상이 있었으나, 룩백 테스트 메시지의 경우는 액티브는 액티브로, 스탠바이는 스탠바이로 전송하여 테스트하는 방식에서 액티브는 스탠바이 측 채널로 스탠바이는 액티브 측 채널로 전송하는 구조로 바꿈으로써 SMP에서의 스탠바이 로딩 시 비정상적인 셀의 리어셈블을 방지할 수 있다. 즉, SMP는 액티브 측은 1/25(채널 3)으로 송신하고 스탠바이는 1/24(채널 2)로 송신되면서 룩백 테스트를 하면 스탠바이 로딩시에도 정상적인 메시지를 수신할 수 있다.When the standby side of the SMP has a structure in which the standby side of the SMP is standbyly loaded from the active side, as shown in FIG. 2, the lookback channel between the processors is mixed with the lookback test cell and the standby loading cell. In the case of the lookback test message, the active is active, the standby is transmitted to standby, and the standby is transmitted to the standby channel and the standby is transmitted to the active side channel. Can be prevented. That is, if the SMP transmits to the active side at 1/25 (channel 3) and the standby is transmitted to 1/24 (channel 2), and the lookback test is performed, a normal message can be received even during standby loading.
이상으로 본 발명의 바람직한 실시예에 대해 상세히 기술되었지만, 본 발명이 속하는 기술 분야에 있어서 통상의 지식을 가진 사람이라면, 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 실시예들의 변경은 본 발명의 기술적 범위를 벗어날 수 없을 것이다.Although the preferred embodiments of the present invention have been described in detail above, it will be understood by those skilled in the art that the present invention may be modified or modified in various ways. Therefore, changes of the embodiments of the present invention will not be able to escape the technical scope of the present invention.
이상에서 설명한 바와 같이 본 발명은 프로세서간 통신 시와 프로세서 자체 룩백 테스트 시 발생되는 셀 수신시 비정상적인 리어셈블(Reassemble)을 방지하는효과가 있다.As described above, the present invention has an effect of preventing abnormal reassembly when receiving a cell generated during inter-processor communication and during a processor self-lookback test.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0087016A KR100436138B1 (en) | 2001-12-28 | 2001-12-28 | Device and Method for Transferring and Receiving IPC Basing on ATM Cell Between Processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0087016A KR100436138B1 (en) | 2001-12-28 | 2001-12-28 | Device and Method for Transferring and Receiving IPC Basing on ATM Cell Between Processor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030056732A true KR20030056732A (en) | 2003-07-04 |
KR100436138B1 KR100436138B1 (en) | 2004-06-14 |
Family
ID=32214901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0087016A KR100436138B1 (en) | 2001-12-28 | 2001-12-28 | Device and Method for Transferring and Receiving IPC Basing on ATM Cell Between Processor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100436138B1 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0174690B1 (en) * | 1996-08-13 | 1999-04-01 | 삼성전자주식회사 | Multiplexing demultiplexing methdo and system of atm interprocessor communication cell in switching system |
KR100251740B1 (en) * | 1997-12-30 | 2000-04-15 | 윤종용 | Method of duplicating ipc cell path in atm exchange |
KR20000039063A (en) * | 1998-12-10 | 2000-07-05 | 서평원 | Cell multiplexer/de-multiplexor board assembly in asynchronous transfer mode exchange and method for processing local inter-processor communication therein |
KR20000017480U (en) * | 1999-02-26 | 2000-09-25 | 서평원 | IPC link selecting apparatus by using VPI for time of standby loading |
-
2001
- 2001-12-28 KR KR10-2001-0087016A patent/KR100436138B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100436138B1 (en) | 2004-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5724348A (en) | Efficient hardware/software interface for a data switch | |
US6411599B1 (en) | Fault tolerant switching architecture | |
US6647429B1 (en) | Method and apparatus for interconnecting token ring lans operating in ATM | |
KR20010056735A (en) | System of Multiplexing and Demultiplexing Cell in the Switching System | |
US20060215568A1 (en) | System and method for data collection in an avionics network | |
US8064347B2 (en) | System and method for redundant switched communications | |
EP1501246A2 (en) | Network data re-routing | |
US6466576B2 (en) | ATM switching unit | |
KR100436138B1 (en) | Device and Method for Transferring and Receiving IPC Basing on ATM Cell Between Processor | |
KR20050065370A (en) | Network-based data distribution system | |
US7274657B2 (en) | Methods and apparatus for providing redundancy in an asynchronous data transfer and source traffic control system | |
KR100299907B1 (en) | Broadcast packet transfer method in lan emulation and an lsi device for same | |
KR100198467B1 (en) | Stand-by processor communication apparatus of atm switching system and communication method using thereof | |
KR100334803B1 (en) | Cell copy device and method in an atm communication system having the utopia interface for cell transmission between nodes | |
KR100241333B1 (en) | T1/e1 frame relay interworking module | |
KR100237403B1 (en) | Apparatus of interfacing ds1e subscriber of atm switching system | |
KR0168918B1 (en) | Method for testing function of stm cell transmission reception | |
KR100286749B1 (en) | Cell transfer device of interface module in asynchronous transfer mode switch network | |
KR100314355B1 (en) | A method to receive and to trasmit Asynchronous Transfer Mode cells in Host Digital Terminals of Fiber Loop Carrier-Curb systems | |
KR20000034424A (en) | Host digital terminal in demand-concentrated optical subscriber transmission system | |
KR100547883B1 (en) | How to Diagnose Status of Call Processing System in Mobile Communication System | |
KR970002748B1 (en) | Inner cell generator in atm switch | |
KR100459165B1 (en) | Method for Managing Link Information in ATM Network, Apparatus for the same | |
KR100413520B1 (en) | Asynchronous transfer mode cell multiple link control apparatus and method | |
JP2853698B2 (en) | Cell transmission device for duplex switching |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090529 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |