KR20030054904A - Method of forming a metal fuse in semiconductor device - Google Patents

Method of forming a metal fuse in semiconductor device Download PDF

Info

Publication number
KR20030054904A
KR20030054904A KR1020010085338A KR20010085338A KR20030054904A KR 20030054904 A KR20030054904 A KR 20030054904A KR 1020010085338 A KR1020010085338 A KR 1020010085338A KR 20010085338 A KR20010085338 A KR 20010085338A KR 20030054904 A KR20030054904 A KR 20030054904A
Authority
KR
South Korea
Prior art keywords
insulating layer
metal
fuse
fuses
metal fuse
Prior art date
Application number
KR1020010085338A
Other languages
Korean (ko)
Inventor
이형종
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010085338A priority Critical patent/KR20030054904A/en
Publication of KR20030054904A publication Critical patent/KR20030054904A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PURPOSE: A method for forming a metal fuse of a semiconductor device is provided to be capable of easily obtaining laser repair, and reducing the area of metal fuse by improving the stacked structure of metal fuse. CONSTITUTION: A plurality of lower conductive fuses(15) are formed on the first insulating layer(11). The second insulating layer(12) is formed on the first insulating layer. A plurality of upper conductive fuses(14) are formed on the second insulating layer without overlapping the lower conductive fuses(15), wherein the upper conductive fuses(14) bend to 90 degree. The third insulating layer(13) is formed on the resultant structure. The third insulating layer(13) is selectively removed to expose the upper conductive fuse(14) for laser repairing. The second insulating layer(12) is selectively removed to expose the lower conductive fuse(15) for laser repairing.

Description

반도체 소자의 메탈퓨즈 형성 방법{Method of forming a metal fuse in semiconductor device}Method of forming a metal fuse in semiconductor device

본 발명은 반도체 소자의 메탈퓨즈 형성 방법에 관한 것으로, 메탈 퓨즈를 적층으로 형성하여 칩(Chip)에서 메탈퓨즈의 면적을 줄일 수 있고, 상부의 메탈 퓨즈를 굴절시켜 하부의 메탈퓨즈가 레이저에 의해 리페어 되는 것을 용이하게 할 수 있는 반도체 소자의 메탈퓨즈 형성 방법에 관한 것이다.The present invention relates to a method for forming a metal fuse of a semiconductor device, by forming a metal fuse in a stack to reduce the area of the metal fuse in the chip (Chip), the upper metal fuse is refracted by the lower metal fuse by the laser The present invention relates to a method for forming a metal fuse of a semiconductor device that can be easily repaired.

일반적으로, 종래에는 퓨즈(Fuse)를 리페어(Repair)하는 방법은 폴리 실리콘층(Poly)또는 메탈층(Metal)으로 이루어진 퓨즈를 레이저광을 이용하여 끊어줌으로 리던던시(Redundancy)에 어드레스(Address)를 할당하여 이루어진다.In general, a method of repairing a fuse is performed by breaking a fuse made of a polysilicon layer or a metal layer using a laser beam to address redundancy. Is done by assigning

도 1은 종래의 기술에 의한 메탈 퓨즈가 형성된 레이아웃 도이다.1 is a layout diagram of a metal fuse according to the related art.

도 1에 도시된 바와 같이, 제 1 내지 제 4 메탈 퓨즈(4)를 동일한 층으로 구성한다. 만일 제 1 메탈 퓨즈(4)가 레이저에 의해 리페어될때 레이저광에 의해 주변의 제 2 내지 제 4 메탈 퓨즈(4)가 영향을 받지 않아야 한다.As shown in FIG. 1, the first to fourth metal fuses 4 are formed of the same layer. If the first metal fuse 4 is repaired by a laser, the surrounding second to fourth metal fuses 4 should not be affected by the laser light.

도 2a는 도 1의 A-A를 절단한 단면도이다.2A is a cross-sectional view taken along the line A-A of FIG. 1.

도 2a에 도시된 바와 같이, 반도체 기판상에 제 1 및 제 2 유전체층(1 및 2)을 형성한 후 제 1 내지 제 4 메탈퓨즈(4)를 상기 제 2 유전체층(2) 상에 형성한다. 전체 구조상부에 제 3 유전체층(3)을 형성한다.As shown in FIG. 2A, after forming the first and second dielectric layers 1 and 2 on the semiconductor substrate, first to fourth metal fuses 4 are formed on the second dielectric layer 2. The third dielectric layer 3 is formed on the entire structure.

도 2b 및 2c는 도 1의 B-B를 절단한 단면도이다.2B and 2C are cross-sectional views taken along line B-B of FIG. 1.

도 2b 및 2c에 도시된 바와 같이, 반도체 기판상에 포토레지스트(5)를 도포한 후 메탈퓨즈용 마스크를 이용하여 노광 및 식각공정을 실시하여 포토레지스트패턴을 형성한다. 상기 포토레지스트 패턴을 이용하여 제 3 유전체(3) 층의 일부를 식각함으로써 제 1 내지 제 4 메탈퓨즈(4) 상부에 얇은 유전체막을 형성한다. 이로써 레이저 리페어시 상기의 메탈퓨즈의 절단을 쉽게 할 수 있다.As shown in FIGS. 2B and 2C, after the photoresist 5 is coated on the semiconductor substrate, a photoresist pattern is formed by performing an exposure and etching process using a metal fuse mask. A portion of the third dielectric layer 3 is etched using the photoresist pattern to form a thin dielectric layer on the first to fourth metal fuses 4. This makes it easy to cut the metal fuse at the time of laser repair.

종래의 기술로는 레이저를 이용하여 메탈퓨즈를 이용하여 메탈퓨즈를 절단할 때 레이저광이 주변의 메탈퓨즈에 영향을 주어서는 안 된다. 따라서 메탈퓨즈사이의 간격을 일정하게 유지해 주어야 한다. 이로 인하여 전체 칩(Chip)의 사이즈가 커지게 되었다.In the prior art, the laser light should not affect the surrounding metal fuse when cutting the metal fuse using the metal fuse using the laser. Therefore, the gap between metal fuses should be kept constant. As a result, the size of the entire chip is increased.

또한 종래 기술 중 메탈 퓨즈를 적층시키는 경우 상, 하위 메탈 퓨즈가 서로 평행하게 구성되어 있으면 레이저 빔을 이용하여 메탈퓨즈를 절단할 때 고도의 정밀을 요구하게 된다. 만일 잘못되면 원하지 않는 퓨즈가 절단될 수가 있는 문제가 발생한다.In addition, when the metal fuses are stacked in the prior art, when the upper and lower metal fuses are configured in parallel with each other, high precision is required when cutting the metal fuses using a laser beam. If wrong, a problem arises that the unwanted fuse can be blown.

따라서, 본 발명은 상기의 문제점을 해결하기 위하여 메탈퓨즈를 적층으로 형성하고 상부의 메탈 퓨즈를 90°꺾어서 증착되는 반도체 소자의 메탈퓨즈를 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a metal fuse of the semiconductor device is formed by stacking the metal fuse in a stack and the upper metal fuse 90 ° to be deposited in order to solve the above problems.

본 발명의 한 특징에 의하면, 메탈퓨즈를 적층으로 형성함으로써 칩의 사이즈를 감소시킬 수 있다.According to one aspect of the present invention, the size of the chip can be reduced by forming the metal fuse in a stack.

본 발명의 다른 특징에 의하면, 상부의 메탈 퓨즈를 굴절시켜 하부의 메탈퓨즈가 레이저에 의해 리페어되는 것을 용이하게 할 수 있다.According to another feature of the present invention, the upper metal fuse may be refracted to facilitate the repair of the lower metal fuse by the laser.

도 1은 종래의 기술에 의한 메탈 퓨즈가 형성된 레이아웃도.1 is a layout diagram of a metal fuse according to the prior art.

도 2a는 도 1의 A-A를 절단한 단면도.2A is a cross-sectional view taken along the line A-A of FIG. 1;

도 2b 및 2c는 도 1의 B-B를 절단한 단면도.2B and 2C are cross-sectional views taken along the line B-B of FIG. 1.

도 3은 본 발명에 따른 메탈퓨즈가 형성된 레이아웃도.3 is a layout diagram of a metal fuse formed in accordance with the present invention.

도 4 내지 도 6은 본 발명에 따른 메탈 퓨즈가 레이저에 의한 커팅이 용이하도록 메탈 퓨즈의 상의 절연막의 일부를 제거하는 공정을 설명한 평면도.4 to 6 are plan views illustrating a process of removing a portion of the insulating film on the metal fuse so that the metal fuse according to the present invention can be easily cut by a laser.

도 7은 본 발명에 따른 도 3의 X-X를 절단한 단면도.7 is a cross-sectional view taken along the line X-X of FIG. 3 in accordance with the present invention.

도 8a 내지 8c는 본 발명에 따른 메탈 퓨즈가 레이저에 의한 커팅이 용이하도록 메탈 퓨즈의 일부를 노출시키는 공정을 설명하기 위한 도 7의 Y-Y를 절단한 단면도.8A to 8C are cross-sectional views taken along the line Y-Y of FIG. 7 for explaining a process in which the metal fuse according to the present invention exposes a portion of the metal fuse to facilitate cutting by a laser;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1, 2, 3, 11, 12, 13 : 절연막4, 14, 15 : 메탈퓨즈1, 2, 3, 11, 12, 13: insulating film 4, 14, 15: metal fuse

5, 16, 17 : 포토레지스트5, 16, 17: photoresist

제 1 절연층 상에 서로 이격된 다수의 하부 도전퓨즈가 형성되는 단계, 상기 하부 퓨즈가 형성된 제 1 절연층 상에 제 2 절연층이 형성되는 단계, 상기 제 2 절연층 상에 상기 하부 도전퓨즈와 중첩하지 않도록 형성하되 좌 또는 우로 굴곡되며 서로 이격된 다수의 상부 도전퓨즈가 형성되는 단계, 전체구조 상부에 제 3 절연층이 형성되는 단계, 상기 제 3 절연층을 상기 상부 도전퓨즈를 레이저로 커팅 가능한 깊이로 제거하는 단계 및 상기 제 2 절연층을 상기 하부 도전퓨즈를 레이저로 커팅 가능한 깊이로 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 메탈퓨즈 형성 방법을 제공한다.Forming a plurality of lower conductive fuses spaced apart from each other on the first insulating layer, forming a second insulating layer on the first insulating layer on which the lower fuse is formed, and forming the lower conductive fuses on the second insulating layer. And forming a plurality of upper conductive fuses which are bent to the left or right and spaced apart from each other, wherein a third insulating layer is formed on the entire structure, and the third insulating layer is formed by using the laser as the upper conductive fuse. And removing the second insulating layer to a depth capable of cutting the lower conductive fuse with a laser cuttable depth, and removing the second insulating layer to a depth that can be cut by a laser.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 더욱 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail.

도 3은 본 발명에 따른 메탈퓨즈가 형성된 레이아웃 도이다.3 is a layout diagram of a metal fuse according to the present invention.

도 7은 본 발명에 따른 도 3의 X-X를 절단한 단면도이다.7 is a cross-sectional view taken along line X-X of FIG. 3 according to the present invention.

도 3 및 도 7에 도시된 바와 같이, A영역의 제 1 내지 제 4 메탈퓨즈(14)와 B영역의 제 5 내지 제 7 메탈퓨즈(15)가 엇갈리게 증착되어 있다. 또한 A영역의 제1 내지 4 메탈퓨즈(14)가 수직으로 꺾인 상태가 되도록 구성되었다.3 and 7, the first to fourth metal fuses 14 of the A region and the fifth to seventh metal fuses 15 of the B region are alternately deposited. Moreover, it was comprised so that the 1st-4th metal fuse 14 of area | region A may be bent vertically.

구체적으로 하부 기판과의 절연을 위하여 제 1 절연층(11)을 증착한 후 제 1 절연층(11) 상부에 제 5 내지 제 7 메탈퓨즈(15)가 증착된다. 제 5 내지 제 7 메탈 퓨즈(15)가 증착된 전체 구조 상부에 제 2 절연층(12)을 증착한 후 제 2 절연층(12) 상부의 A영역에 제 1 내지 제 4 메탈퓨즈(14)를 90°가 꺽인모양인 즉 기역자 모양이 되도록 증착한다. 이때 제 1 내지 제 4 메탈퓨즈(14)는 하부의 제 5 내지 제 7 메탈퓨즈(15)와 엇갈리게 증착한다. 그후에 전체 구조 상부에 제 3 절연층(13)을 증착한다.Specifically, after the first insulating layer 11 is deposited to insulate the lower substrate, the fifth to seventh metal fuses 15 are deposited on the first insulating layer 11. After the second insulating layer 12 is deposited on the entire structure in which the fifth to seventh metal fuses 15 are deposited, the first to fourth metal fuses 14 are disposed in the A region above the second insulating layer 12. Is deposited so that it is bent in 90 ° shape. In this case, the first to fourth metal fuses 14 are alternately deposited with the fifth to seventh metal fuses 15. Thereafter a third insulating layer 13 is deposited over the entire structure.

도 4 내지 도 6은 본 발명에 따른 메탈 퓨즈가 레이저에 의한 커팅이 용이하도록 메탈 퓨즈의 상의 절연막의 일부를 제거하는 공정을 설명한 평면도이다.4 to 6 are plan views illustrating a process of removing a portion of an insulating film on a metal fuse so that the metal fuse according to the present invention can be easily cut by a laser.

도 8a 내지 8c는 본 발명에 따른 메탈 퓨즈가 레이저에 의한 커팅이 용이하도록 메탈 퓨즈의 일부를 노출시키는 공정을 설명하기 위한 도 7의 Y-Y를 절단한 단면도이다.8A to 8C are cross-sectional views taken along the line Y-Y of FIG. 7 for explaining a process of exposing a part of the metal fuse so that the metal fuse according to the present invention may be easily cut by a laser.

도 4 및 도 8a에 도시된 바와 같이, 제 3 절연층 상부(13)에 제 1 포토레지스트(16)를 도포한 후 메탈퓨즈용 마스크를 이용하여 노광 및 식각공정을 실시하여 제 1 포토레지스트(16) 패턴을 형성한다. 제 1 포토레지스트(16) 패턴을 이용하여 A 및 B영역을 포함하는 제 3 절연층(13)의 일부를 식각함으로써 A영역의 제 1 내지 제 4 메탈퓨즈(14) 상부에 약 6000Å의 두께의 얇은 절연층을 형성한다. 그리고 제 1 포토레지스트(16) 패턴을 제거함으로써 레이저 리페어시 A영역의 메탈퓨즈의 절단을 쉽게 할 수 있다.4 and 8A, after the first photoresist 16 is coated on the third insulating layer 13, an exposure and etching process is performed using a mask for metal fuses to form the first photoresist ( 16) Form a pattern. A portion of the third insulating layer 13 including the A and B regions is etched using the first photoresist 16 pattern to have a thickness of about 6000 μs on the first to fourth metal fuses 14 of the A region. A thin insulating layer is formed. By removing the first photoresist 16 pattern, the metal fuse of the A region can be easily cut during laser repair.

도 5 및 도 8b에 도시된 바와 같이, A영역에 제 2 포토레지스트(17)를 증착한 후 식각공정을 실시하여 B영역의 제 3 절연층(13)과 제 2 절연층(12)의 일부를 제거하여 B영역의 제 5 내지 제 7 메탈퓨즈(15) 상부에 약 6000Å의 두께의 얇은 절연층을 형성한다.As shown in FIGS. 5 and 8B, the second photoresist 17 is deposited in the region A, and then etched to form a part of the third insulating layer 13 and the second insulating layer 12 in the region B. FIG. To form a thin insulating layer having a thickness of about 6000 kPa on the fifth to seventh metal fuses 15 in the region B.

도 6 및 도 8c에 도시된 바와 같이, A영역의 제 2 포토레지스트(17) 패턴을 제거함으로써 레이저 리페어시 B영역의 메탈퓨즈의 절단을 쉽게 할 수 있다.As shown in FIG. 6 and FIG. 8C, it is possible to easily cut the metal fuse of the B region during laser repair by removing the second photoresist 17 pattern of the A region.

메탈 퓨즈를 적층으로 형성함으로써 동일한 면적에 보다 많은 수의 퓨즈를 구성할 수 있다, 또한 적층구조로 형성된 메탈퓨즈의 상부와 하부를 엇갈리게 형성함으로써 강한 레이저빔에 의한 하부 메탈퓨즈가 절단되는 것을 막을 수 있다. 그리고 상부의 메탈퓨즈를 90°꺾이게 형성함으로써 하부의 메탈퓨즈가 절단되는 것을 용이하게 할 수 있다.By forming the metal fuses in a stack, a larger number of fuses can be formed in the same area. Also, the upper and lower portions of the metal fuses formed in a stacked structure are alternately formed to prevent the lower metal fuses from being cut by the strong laser beam. have. And by forming the upper metal fuse 90 ° can be easily cut the lower metal fuse.

상술한 바와 같이, 본 발명은 메탈 퓨즈를 적층으로 형성함으로써 메탈 퓨즈가 칩(Chip)에서 차지하는 면적을 줄일 수 있다.As described above, the present invention can reduce the area occupied by the metal fuse in the chip by forming the metal fuse in a stack.

또한 상부와 하부의 메탈퓨즈를 엇갈리게 형성함으로써 상부의 메탈퓨즈 절단시 하부의 퓨즈가 절단되는 현상을 막을 수 있다.In addition, the upper and lower metal fuses are formed alternately to prevent the lower fuse from being cut when the upper metal fuses are cut.

또한 상부의 메탈 퓨즈를 굴절시킴으로써 하부의 메탈퓨즈가 레이저에 의해 절단되는 것을 용이하게 할 수 있다.Further, by refracting the upper metal fuse, the lower metal fuse can be easily cut by the laser.

Claims (3)

제 1 절연층 상에 서로 이격된 다수의 하부 도전퓨즈가 형성되는 단계;Forming a plurality of lower conductive fuses spaced apart from each other on the first insulating layer; 상기 하부 퓨즈가 형성된 제 1 절연층 상에 제 2 절연층이 형성되는 단계;Forming a second insulating layer on the first insulating layer on which the lower fuse is formed; 상기 제 2 절연층 상에 상기 하부 도전퓨즈와 중첩하지 않도록 형성하되 좌 또는 우로 절곡되며 서로 이격된 다수의 상부 도전퓨즈가 형성되는 단계;Forming a plurality of upper conductive fuses formed on the second insulating layer so as not to overlap the lower conductive fuses and bent left or right and spaced apart from each other; 전체구조 상부에 제 3 절연층이 형성되는 단계;Forming a third insulating layer on the entire structure; 상기 제 3 절연층을 상기 상부 도전퓨즈를 레이저로 커팅 가능한 깊이로 제거하는 단계; 및Removing the third insulating layer to a depth capable of laser cutting the upper conductive fuse; And 상기 제 2 절연층을 상기 하부 도전퓨즈를 레이저로 커팅 가능한 깊이로 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 메탈퓨즈 형성 방법.And removing the second insulating layer to a depth capable of cutting the lower conductive fuse with a laser beam. 제 1 항에 있어서,The method of claim 1, 상기 상부 및 하부 도전퓨즈는 메탈 또는 폴리실리콘에 의해 형성되는 것을 특징으로 하는 반도체 소자의 메탈퓨즈 형성 방법.The upper and lower conductive fuses are formed by metal or polysilicon. 제 1 항에 있어서,The method of claim 1, 상기 상부 및 하부의 메탈퓨즈상의 얇은 절연층은 6000Å의 두께가 되는 것을 특징으로 반도체 소자의 메탈퓨즈 형성 방법.And the thin insulating layer on the upper and lower metal fuses has a thickness of 6000 kPa.
KR1020010085338A 2001-12-26 2001-12-26 Method of forming a metal fuse in semiconductor device KR20030054904A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010085338A KR20030054904A (en) 2001-12-26 2001-12-26 Method of forming a metal fuse in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010085338A KR20030054904A (en) 2001-12-26 2001-12-26 Method of forming a metal fuse in semiconductor device

Publications (1)

Publication Number Publication Date
KR20030054904A true KR20030054904A (en) 2003-07-02

Family

ID=32213620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010085338A KR20030054904A (en) 2001-12-26 2001-12-26 Method of forming a metal fuse in semiconductor device

Country Status (1)

Country Link
KR (1) KR20030054904A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448909B1 (en) * 2002-09-27 2004-09-16 삼성전자주식회사 Fuse arrangement and integrated circuit device using the same
KR101043732B1 (en) * 2009-06-03 2011-06-24 주식회사 하이닉스반도체 Fuse layout structure of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448909B1 (en) * 2002-09-27 2004-09-16 삼성전자주식회사 Fuse arrangement and integrated circuit device using the same
KR101043732B1 (en) * 2009-06-03 2011-06-24 주식회사 하이닉스반도체 Fuse layout structure of semiconductor device
US8304853B2 (en) 2009-06-03 2012-11-06 Hynix Semiconductor Inc. Fuse layout structure of semiconductor device

Similar Documents

Publication Publication Date Title
JPH08160590A (en) Formation of pattern, production of reticle and semiconductor device
US6339251B2 (en) Wafer grooves for reducing semiconductor wafer warping
US6025250A (en) Methods including wafer grooves for reducing semiconductor wafer warping and related structure
KR100268438B1 (en) A semiconductor memory device with plurality of fuses
KR20030054904A (en) Method of forming a metal fuse in semiconductor device
JP2009081219A (en) Semiconductor wafer, semiconductor chip cut away from same semiconductor wafer, and manufacturing method of semiconductor wafer
KR100979116B1 (en) Fuse part of semiconductor device and method for forming the same
JP2000077312A (en) Semiconductor device
KR100605872B1 (en) Semiconductor devices and A method for forming the same
US20080099835A1 (en) Exposure Mask and Method for Forming A Gate Using the Same
US8709931B2 (en) Fuse part in semiconductor device and method for forming the same
KR100305074B1 (en) Method for forming fuse box for repairing semiconductor device
KR101055857B1 (en) Method for manufacturing a semiconductor device having a fuse and a pad
US20090111059A1 (en) Patterning Method of Semiconductor Device
KR100649830B1 (en) Fuse box of semiconductor devices and method for forming the same
KR100680414B1 (en) Fuse of semiconductor devices
KR100327592B1 (en) Pattern Structure Of Wafer Edge And Forming Method Thereof
KR100433845B1 (en) Method of forming repair redundancy fuse of semiconductor device without damage of semiconductor device
JP2002076121A (en) Semiconductor device
KR19980020622A (en) Semiconductor memory device and manufacturing method thereof
KR20100005611A (en) Method for manufacturing semiconductor device with fuse and pad
KR20060119065A (en) Fuse box of semiconductor devices and method for forming the same
KR20100044031A (en) The alignment key in semiconductor device and method for forming the same
KR20010063080A (en) Fuse and method for fabricating the same
KR20010008443A (en) Method for repairing fuse of semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination