KR20030052809A - Method For Manufacturing Semiconductor Devices - Google Patents
Method For Manufacturing Semiconductor Devices Download PDFInfo
- Publication number
- KR20030052809A KR20030052809A KR1020010082883A KR20010082883A KR20030052809A KR 20030052809 A KR20030052809 A KR 20030052809A KR 1020010082883 A KR1020010082883 A KR 1020010082883A KR 20010082883 A KR20010082883 A KR 20010082883A KR 20030052809 A KR20030052809 A KR 20030052809A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- tin
- semiconductor device
- tin film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
본 발명은 반도체소자의 제조방법에 관한 것으로, 더욱 상세하게는 식각 에천트나 세정용 케미컬의 침투로 인한 반사 방지막의 손상을 방지하도록 한 반도체소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device to prevent damage to the anti-reflection film due to penetration of the etching etchant or cleaning chemical.
일반적으로, 알루미늄과 같은 금속막의 표면상에 감광막의 패턴을 형성하고, 상기 감광막의 패턴을 식각 마스크로 이용하여 상기 금속막의 노출된 부분을 식각용액에 의해 식각한다. 따라서, 원하는 패턴의 금속 배선이 형성된다. 그런데, 상기 알루미늄의 반사율이 높기 때문에 노광장치의 광이 알루미늄막에 노광될 때, 상기 광이 알루미늄막의 표면으로부터 상당량 반사된다. 그 결과, 상기 감광막의 패턴이 당초 원하는 패턴으로 정확하게 형성되지 않는다. 이를 방지하기 위해 상기 알루미늄막 상에 반사 방지막이 추가로 적층하는 것이 통상적이다. 상기 반사 방지막으로는 Ti/TiN막이 주로 사용되고 있다.In general, a pattern of a photoresist film is formed on a surface of a metal film such as aluminum, and the exposed portion of the metal film is etched by an etching solution using the pattern of the photoresist film as an etching mask. Thus, metal wiring of a desired pattern is formed. By the way, since the reflectance of the aluminum is high, when the light of the exposure apparatus is exposed to the aluminum film, the light is substantially reflected from the surface of the aluminum film. As a result, the pattern of the photosensitive film is not exactly formed in a desired pattern initially. In order to prevent this, an antireflection film is additionally laminated on the aluminum film. As the anti-reflection film, a Ti / TiN film is mainly used.
종래의 반도체소자에서는 도 1에 도시된 바와 같이, 반도체 기판(10) 상에 알루미늄막(20)의 패턴과, 상기 알루미늄막(20)의 패턴 상에 상기 알루미늄막(11)의 패턴과 동일하게 반사 방지막(30)의 하부 반사 방지막인 Ti막(31)과 상부 반사 방지막인 TiN막(33)의 패턴이 형성된다. 여기서, 상기 반도체 기판(10)에는 반도체 소자를 위한 소오스/드레인용 확산층, 게이트 산화막, 게이트전극 및 층간절연막 등이 미리 형성되어 있음은 자명한 사실이다.In the conventional semiconductor device, as shown in FIG. 1, the pattern of the aluminum film 20 on the semiconductor substrate 10 and the pattern of the aluminum film 11 on the pattern of the aluminum film 20 are the same. The pattern of the Ti film 31 which is a lower anti-reflection film of the anti-reflection film 30, and the TiN film 33 which is an upper anti-reflection film is formed. Here, it is apparent that the semiconductor substrate 10 includes a source / drain diffusion layer, a gate oxide film, a gate electrode, and an interlayer insulating film for a semiconductor device.
그런데, 상기 반사 방지막(30)의 상부 반사 방지막인 TiN막(33)이 도 1에 도시된 바와 같이, 기둥 형상의 주상 구조로 이루어지므로 금속 배선의 패턴을 형성하기 위한 사진식각공정에서 에천트(etchant)가 도 1의 화살표(40)로 도시된 바와같이, 상기 TiN막(33)의 입계 사이의 공간으로 침투하기 쉽다. 또한, 상기 알루미늄막(20)이 금속 배선의 패턴으로 식각 완료된 후 상기 반도체 기판(10)을 세정용 케미컬로 세정하는데, 이때에도 상기 세정용 케미컬이 상기 TiN막(33)의 입계 사이의 공간으로 침투하기 쉽다. 이러한 현상은 평판 구조의 반도체 기판(10)에서 상기 TiN막(33)의 균열이 다발한다.However, since the TiN film 33, which is an upper anti-reflection film of the anti-reflection film 30, is formed in a columnar columnar structure as shown in FIG. 1, an etchant ( etchant is easily penetrated into the space between the grain boundaries of the TiN film 33, as shown by arrow 40 in FIG. In addition, after the aluminum film 20 is etched in a pattern of a metal wiring, the semiconductor substrate 10 is cleaned with a cleaning chemical. In this case, the cleaning chemical is used as a space between grain boundaries of the TiN film 33. Easy to penetrate This phenomenon is caused by the cracking of the TiN film 33 in the semiconductor substrate 10 of the flat plate structure.
뿐만 아니라 도 2에 도시된 바와 같이, 비아홀이 형성된 구조에서도 TiN막(33)의 균열이 다발한다. 즉, 도 2에서 반도체 기판(10) 상에 알루미늄막(20)의 패턴과, 상기 알루미늄막(20)의 패턴 상에 상기 알루미늄막(11)의 패턴과 동일하게 반사 방지막(30)의 하부 반사 방지막인 Ti막(31)과 상부 반사 방지막인 TiN막(33)의 패턴이 형성되고, 상기 반사 방지막(30) 상에 층간절연막(50)이 적층되고, 상기 층간절연막(50)의 일부분에 상기 TiN막(33)을 노출시키는 비아홀(51)이 형성되고, 상기 비아홀(51) 내의 TiN막(33)과 상기 비아홀(51)의 내측벽에 장벽 금속층(60)이 형성되고, 상기 비아홀(51) 내에만 텅스텐 플러그(70)이 형성되며 상기 층간절연막(50)과 평탄화를 이룬다.In addition, as shown in FIG. 2, the TiN film 33 cracks frequently even in the via hole formed structure. That is, in FIG. 2, the bottom reflection of the anti-reflection film 30 on the semiconductor substrate 10 and the pattern of the aluminum film 11 on the pattern of the aluminum film 20 are the same as those of the pattern of the aluminum film 11. A pattern of a Ti film 31 as an anti-reflection film and a TiN film 33 as an upper anti-reflection film is formed, an interlayer insulating film 50 is laminated on the antireflective film 30, and a portion of the interlayer insulating film 50 is formed. A via hole 51 exposing the TiN film 33 is formed, a barrier metal layer 60 is formed on the inner wall of the TiN film 33 and the via hole 51 in the via hole 51, and the via hole 51 is formed. The tungsten plug 70 is formed only in the < RTI ID = 0.0 >) and is planarized with the interlayer insulating film 50. < / RTI >
이러한 구조에서는 상기 비아홀(51)의 형성을 위한 층간절연막(50)의 식각 때에 상기 TiN막(33)이 식각용 에천트에 노출되므로 상기 식각용 에천트가 상기 TiN막(33)의 입계 사이로 침투하여 상기 TiN막(33)의 균열을 유발시킨다. 또한 식각공정의 완료 후에 상기 반도체 기판(10)을 세정할 때, 세정용 케미컬이 상기 TiN막(33)의 입계 사이로 침투하여 상기 TiN막(33)의 균열을 유발시킨다.In this structure, since the TiN film 33 is exposed to the etching etchant during the etching of the interlayer insulating film 50 for forming the via hole 51, the etching etchant penetrates between grain boundaries of the TiN film 33. This causes cracking of the TiN film 33. In addition, when the semiconductor substrate 10 is cleaned after completion of the etching process, the cleaning chemical penetrates between grain boundaries of the TiN film 33 to cause cracking of the TiN film 33.
또한, 사진공정에서 포토마스크와 반도체 기판과의 부정합(misalingment) 등의 작업 오류가 발생하는 경우, 이를 수정하기 위한 재작업 공정이 2∼3회 정도 반복 실시되면, 상기 TiN막(33)이 깨어지거나 웨이퍼(도시 안됨)의 가장자리부에서 상기 TiN막(33)이 들고일어나는 현상이 현저하게 나타난다.In addition, when an operation error such as a misalingment between the photomask and the semiconductor substrate occurs in the photolithography process, if the reworking process for correcting this is repeated two or three times, the TiN film 33 awakes The phenomenon that the TiN film 33 is picked up or raised at the edge of the wafer (not shown) is remarkable.
더욱이, 상기 TiN막(33)의 깨어진 조각은 오염원으로 작용하고 상기 깨어진 조각의 사이즈가 크므로 상기 조각이 반도체 기판(10)의 금속 배선 사이에 놓여지면, 상기 금속 배선의 단락을 일으키는 브리지(Metal Bridge) 현상을 유발한다. 이는 반도체소자의 양품 수율 저하를 가져오는 원인으로 작용한다.In addition, the broken pieces of the TiN film 33 serve as a source of contamination and the size of the broken pieces is large, so that when the pieces are placed between the metal wires of the semiconductor substrate 10, a bridge causing a short circuit of the metal wires may occur. Bridge) Cause phenomenon. This acts as a cause of lowering the yield of the semiconductor device.
따라서, 본 발명의 목적은 알루미늄 재질의 금속 배선 상에 적층된 반사 방지막으로 에천트나 세정용 케미컬이 침투하는 것을 방지함으로써 반사 방지막의 깨어짐을 예방하도록 한 반도체소자의 제조방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a semiconductor device which prevents the breakage of the antireflection film by preventing penetration of an etchant or cleaning chemical into the antireflection film laminated on the metal wiring made of aluminum.
본 발명의 다른 목적은 반사 방지막의 깨어진 조각에 의한 금속 배선의 단락을 방지하도록 한 반도체소자의 제조방법을 제공하는데 있다.Another object of the present invention is to provide a method for manufacturing a semiconductor device, which prevents short circuit of metal wiring by broken pieces of the anti-reflection film.
본 발명의 또 다른 목적은 반도체소자의 수율 저하를 방지하도록 한 반도체소자의 제조방법을 제공하는데 있다.Another object of the present invention is to provide a method for manufacturing a semiconductor device to prevent a decrease in yield of the semiconductor device.
도 1은 종래 기술에 의한 반도체소자의 금속 배선 상의 반사방지막을 나타낸 상세 단면도.1 is a detailed cross-sectional view showing an anti-reflection film on a metal wiring of a semiconductor device according to the prior art.
도 2는 종래 기술에 의한 반도체소자의 비아홀에서의 반사방지막을 나타낸 요부 단면도.Fig. 2 is a sectional view showing the principal parts of a conventional anti-reflection film in a via hole of a semiconductor device.
도 3은 본 발명에 의한 반도체소자를 나타낸 요부 단면도.3 is a sectional view showing the principal parts of a semiconductor device according to the present invention;
도 4 내지 도 7은 본 발명에 의한 반도체소자의 제조방법을 나타낸 단면 공정도.4 to 7 are cross-sectional process diagrams illustrating a method for manufacturing a semiconductor device according to the present invention.
도 8은 본 발명에 의한 반도체소자의 제조방법에 적용된 반사방지막을 나타낸 상세 단면도.8 is a detailed cross-sectional view showing an anti-reflection film applied to the method of manufacturing a semiconductor device according to the present invention.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체소자의 제조방법은The semiconductor device manufacturing method according to the present invention for achieving the above object is
반도체 기판 상에 알루미늄막을 적층하는 단계;Stacking an aluminum film on the semiconductor substrate;
상기 알루미늄막 상에 반사 방지막용 Ti/TiN막을 적층하는 단계; 및Stacking a Ti / TiN film for an anti-reflection film on the aluminum film; And
상기 TiN막으로 식각용 에천트나 세정용 케미컬이 침투하는 것을 방지하여상기 TiN막의 깨짐을 보호하는 보호막을 상기 TiN막 상에 형성하는 단계를 포함하는 것을 특징으로 한다.And preventing the etching etchant or the cleaning chemical from penetrating into the TiN film, thereby forming a protective film on the TiN film to protect the TiN film from cracking.
바람직하게는, 상기 보호막을 산소(O2) 분위기에서 스터핑공정에 의해 형성할 수 있다. 또한, 상기 스터핑공정을 온도가 50∼400℃이고, 산소(O2) 가스량이 5∼30 SCCM(Standard Cubic Centimeter Per Minute)인 조건에서 실시하는 것이 바람직하다.Preferably, the protective film may be formed by a stuffing process in an oxygen (O 2 ) atmosphere. In addition, the stuffing step is preferably carried out under the condition that the temperature is 50 ~ 400 ℃, the amount of oxygen (O 2 ) gas 5-30 SCCM (Standard Cubic Centimeter Per Minute).
바람직하게는, 상기 보호막을 질소(N2) 분위기에서 급속 열처리공정에 의해 형성할 수 있다. 또한, 상기 급속 열처리공정을 온도가 100∼350℃이고, 질소(N2) 가스량이 10∼40 SCCM인 조건에서 실시하는 것이 바람직하다.Preferably, the protective film may be formed by a rapid heat treatment process in a nitrogen (N 2 ) atmosphere. In addition, the rapid heat treatment step is preferably carried out under the condition that the temperature is 100 to 350 ° C. and the nitrogen (N 2 ) gas amount is 10 to 40 SCCM.
바람직하게는, 상기 보호막을 TiON막으로 형성하는 것이 가능하다.Preferably, the protective film can be formed of a TiON film.
이하, 본 발명에 의한 반도체소자의 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일 구성 및 동일 작용의 부분에는 동일 부호를 부여한다.Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings. The same code | symbol is attached | subjected to the part of the same structure and the same action as the conventional part.
도 3은 본 발명에 의한 반도체소자의 제조방법에 적용된 반사방지막을 나타낸 단면 구조도이고, 도 4 내지 도 7은 본 발명에 의한 반도체소자의 제조방법을 나타낸 단면 공정도이다.3 is a cross-sectional structural view showing an anti-reflection film applied to the method of manufacturing a semiconductor device according to the present invention, Figures 4 to 7 are cross-sectional process diagram showing a manufacturing method of a semiconductor device according to the present invention.
도 3을 참조하면, 본 발명에 의한 반도체 소자에서는 실리콘 기판과 같은 반도체 기판(10) 상에 층간절연막(101)이 적층되고, 상기 층간절연막(101)의 일부 영역에 콘택홀(103)이 형성되고, 상기 콘택홀(103)의 저면부 및 측면부에 장벽 금속층(104)인 Ti/TiN막이 형성되고, 상기 콘택홀(103) 내에 상기 층간절연막(101)과 평탄화를 이루며 텅스텐 플러그(105)가 채워진다. 상기 텅스텐 플러그(105)에 전기적으로 연결되며 상기 층간절연막(101) 상에 장벽 금속층(110)인 Ti/TiN막의 패턴이 형성되고, 이와 아울러 상기 장벽 금속층(110)의 패턴 상에 상기 장벽 금속층(110)의 패턴과 동일하게 금속 배선용 알루미늄막(120)과 반사 방지막(130) 및 보호막(140)의 패턴이 형성된다.Referring to FIG. 3, in the semiconductor device according to the present invention, an interlayer insulating film 101 is stacked on a semiconductor substrate 10 such as a silicon substrate, and a contact hole 103 is formed in a portion of the interlayer insulating film 101. The Ti / TiN film, which is the barrier metal layer 104, is formed on the bottom and side surfaces of the contact hole 103, and the tungsten plug 105 is flattened in the contact hole 103 with the interlayer insulating film 101. Is filled. A pattern of a Ti / TiN film, which is electrically connected to the tungsten plug 105 and formed as a barrier metal layer 110, is formed on the interlayer insulating layer 101, and at the same time, the barrier metal layer ( In the same manner as the pattern of 110, the patterns of the metal wiring aluminum film 120, the anti-reflection film 130, and the protective film 140 are formed.
여기서, 상기 보호막(140)은 상기 반사 방지막(130)으로 식각액이나 세정용 케미컬이 침투하는 것을 방지하여 상기 TiN막(133)의 균열과 깨어짐을 보호하는 역할을 한다. 상기 보호막(140)은 예를 들어 상기 TiON막으로 구성된다. 상기 반사 방지막(130)은 하부막인 Ti막(131)과, 상부막인 TiN막(133)으로 구성된다.Here, the protective layer 140 serves to protect the TiN layer 133 from cracking and breaking by preventing the etching solution or the cleaning chemical from penetrating into the anti-reflection film 130. The protective film 140 is composed of, for example, the TiON film. The anti-reflection film 130 includes a Ti film 131 as a lower film and a TiN film 133 as an upper film.
이와 같이 구성된 반도체소자의 제조방법을 도 4 내지 도 7을 참조하여 설명하기로 한다.A method of manufacturing a semiconductor device configured as described above will be described with reference to FIGS. 4 to 7.
도 4를 참조하면, 먼저, 반도체 기판(10), 예를 들어 실리콘 기판을 준비한다. 여기서, 상기 반도체 기판(10)에는 반도체소자를 위한 소오스/드레인용 확산층, 게이트 산화막, 게이트전극 및 층간절연막 등이 미리 형성되어 있음은 자명한 사실이다. 상기 반도체 기판(10)의 준비가 완료되면, 상기 반도체 기판(10) 상에 화학기상증착법에 의해 산화막과 같은 층간절연막(101)을 비교적 두꺼운 두께로 적층하고, 사진식각공정을 이용하여 상기 층간절연막(101)의 일부 영역에 상기 반도체 기판(10)과의 전기적 연결을 위한 콘택홀(103)을 형성한다. 이어서, 상기 콘택홀(103)의 측면부 및 저면부와 상기 층간절연막(101)의 표면 상에 장벽 금속층(104)인 Ti/TiN막을 적층하고, 상기 콘택홀(103)을 충분히 채울 수 있을 정도의 두꺼운 두께로 상기 층간절연막(101) 및 콘택홀(103)에 텅스텐 플러그(105)를 위한 텅스텐층을 적층한다.Referring to FIG. 4, first, a semiconductor substrate 10, for example, a silicon substrate is prepared. Here, it is apparent that the semiconductor substrate 10 is formed with a source / drain diffusion layer, a gate oxide film, a gate electrode, and an interlayer insulating film for a semiconductor device in advance. When the preparation of the semiconductor substrate 10 is completed, an interlayer insulating film 101 such as an oxide film is laminated to a relatively thick thickness by chemical vapor deposition on the semiconductor substrate 10, and the interlayer insulating film is formed using a photolithography process. A contact hole 103 for forming an electrical connection with the semiconductor substrate 10 is formed in a portion of the 101. Subsequently, a Ti / TiN film, which is a barrier metal layer 104, is laminated on the side and bottom portions of the contact hole 103 and the surface of the interlayer insulating film 101, and the contact hole 103 is sufficiently filled. A tungsten layer for the tungsten plug 105 is stacked in the interlayer insulating film 101 and the contact hole 103 in a thick thickness.
도 5를 참조하면, 상기 텅스텐층의 적층이 완료되고 나면, 화학기계연마(Chemical Mechanical Polishing) 공정을 이용하여 상기 텅스텐층을 연마함으로써 상기 콘택홀(103) 내에만 텅스텐 플러그(105)를 남기고 상기 콘택홀(103) 외측의 상기 층간절연막(105) 상의 텅스텐층을 완전히 제거한다. 따라서, 상기 텅스텐 플러그(105)와 상기 층간절연막(101)의 평탄화가 이루어진다.Referring to FIG. 5, after the tungsten layer is laminated, the tungsten layer is polished using a chemical mechanical polishing process to leave the tungsten plug 105 only in the contact hole 103. The tungsten layer on the interlayer insulating film 105 outside the contact hole 103 is completely removed. Therefore, the tungsten plug 105 and the interlayer insulating film 101 are planarized.
도 6을 참조하면, 상기 텅스텐 플러그(105)의 형성이 완료되고 나면, 스퍼터링공정을 이용하여 상기 텅스텐 플러그(105) 및 상기 층간절연막(101) 상에 Ti/TiN막과 같은 장벽 금속층(110)을 적층한다. 이어서, 진공증착공정을 이용하여 상기 장벽 금속층(110) 상에 금속 배선을 위한 알루미늄막(120)을 2000∼8000Å의 두께로 적층한다. 그런 다음, 스퍼터링공정을 이용하여 상기 알루미늄막(120) 상에 반사 방지막(130)의 하부막인 Ti막(131)을 50∼200Å의 비교적 얇은 두께로 적층하고, 상기 Ti막(131) 상에 상기 반사 방지막(130)의 상부막인 TiN막(133)을 240∼1000Å의 두께로 적층한다. 이후, 상기 반사 방지막(130)을 ??칭(Quenching)을 선택적으로 실시하는 것도 가능하다.Referring to FIG. 6, after formation of the tungsten plug 105 is completed, a barrier metal layer 110 such as a Ti / TiN film 110 is formed on the tungsten plug 105 and the interlayer insulating film 101 by using a sputtering process. Laminated. Subsequently, an aluminum film 120 for metal wiring is laminated on the barrier metal layer 110 in a thickness of 2000 to 8000 kPa using a vacuum deposition process. Then, by using a sputtering process, a Ti film 131, which is a lower film of the anti-reflection film 130, is laminated on the aluminum film 120 to a relatively thin thickness of 50 to 200 microseconds, and on the Ti film 131. The TiN film 133, which is the upper film of the anti-reflection film 130, is laminated to a thickness of 240 to 1000 mW. Thereafter, the anti-reflection film 130 may be selectively quenched.
여기서, 상기 TiN막(133)은 종래의 반도체소자의 TiN막(33)과 마찬가지로, 기둥 형상의 주상구조를 이룬다. 그러므로, 후속의 식각공정이나 세정공정에서 에천트 또는 세정용 케미컬이 상기 TiN막(133)의 입계 사이로 침투하기 쉬워서 상기 TiN막(133)의 균열이 발생하기 쉽고, 심한 경우에는 상기 TiN막(133)이 떨어져나가버린다. 더욱이, 상기 TiN막(133)의 떨어져나간 조각이 금속배선간의 메탈 브리지 현상을 유발시키는 원인으로 작용하고 반도체소자의 양품 수율 저하를 가져온다.Here, the TiN film 133 has a columnar columnar structure similar to the TiN film 33 of the conventional semiconductor device. Therefore, an etchant or cleaning chemical easily penetrates between grain boundaries of the TiN film 133 in a subsequent etching process or cleaning process, so that the TiN film 133 is easily cracked, and in severe cases, the TiN film 133 ) Fall off. In addition, the separated pieces of the TiN film 133 act as a cause of the metal bridge phenomenon between the metal wirings, leading to a decrease in yield of semiconductor devices.
도 7을 참조하면, 상기 TiN막(133)의 적층이 완료되고 나면, 상기 TiN막(133)에 에천트나 세정액과 같은 케미컬이 침투하는 것을 억제하기 위해 상기 TiN막(133)의 표면에 보호막(140), 예를 들어 TiON막을 20∼50Å의 얇은 두께로 형성한다.Referring to FIG. 7, after the stacking of the TiN film 133 is completed, a protective film may be formed on the surface of the TiN film 133 in order to suppress penetration of chemicals such as an etchant or a cleaning solution into the TiN film 133. 140), for example, a TiON film is formed to a thin thickness of 20 to 50 kPa.
이를 좀 더 상세히 언급하면, 스터핑(STuffing) 공정을 이용하여 산소(O2) 분위기에서 상기 TiN막(133)을 처리하여 상기 TiN막(133) 상에 보호막(140)을 형성한다. 이때, 상기 스퍼팅공정은 온도가 50∼400℃이고, 산소(O2) 가스량이 5∼30 SCCM(Standard Cubic Centimeter)인 조건에서 실시하는 것이 바람직하다.In more detail, the TiN film 133 is treated in an oxygen (O 2 ) atmosphere by using a stuffing process to form a protective film 140 on the TiN film 133. At this time, the sputtering step is preferably carried out under the condition that the temperature is 50 ~ 400 ℃, the amount of oxygen (O 2 ) gas is 5-30 SCCM (Standard Cubic Centimeter).
또한, 산소 분위기에서 스퍼팅공정을 실시하는 대신에 급속 열처리(Rapid Thermal Process: RTP) 공정을 이용하여 질소(N2) 분위기에서 상기 TiN막(133)을 처리하여 상기 TiN막(133) 상에 보호막(140)을 형성하는 것도 가능하다. 이때, 상기 급속 열처리공정은 온도가 100∼350℃이고, 질소(N2) 가스량이 10∼40 SCCM인 조건에서 실시하는 것이 바람직하다.In addition, instead of performing the sputtering process in an oxygen atmosphere, the TiN film 133 may be treated in a nitrogen (N 2 ) atmosphere by using a rapid thermal process (RTP) process, and then, on the TiN film 133. It is also possible to form the protective film 140. At this time, the rapid heat treatment step is preferably carried out under the conditions that the temperature is 100 ~ 350 ℃, the nitrogen (N 2 ) gas amount is 10-40 SCCM.
한편, 상기 스터핑공정은 기존의 디개싱(Degassing) 챔버에 산소 가스를 연결함으로써 실시 가능하고 상기 급속 열처리공정은 기존의 급속 열처리장비를 그대로 이용함으로써 별도의 신규 설비를 도입하지 않고도 실시 가능하다.On the other hand, the stuffing process can be carried out by connecting oxygen gas to the existing degassing (Degassing) chamber and the rapid heat treatment process can be carried out without introducing a new facility by using the existing rapid heat treatment equipment as it is.
이후, 사진식각공정을 이용하여 상기 보호막(140), 상기 반사 방지막(130)과 상기 알루미늄막(120) 및 상기 장벽 금속층(110)의 패턴을 동일하게 형성한다.Subsequently, the protective layer 140, the anti-reflection layer 130, the aluminum layer 120, and the barrier metal layer 110 are formed in the same manner using a photolithography process.
따라서, 도 8에 도시된 바와 같이, 상기 보호막(140)이 상기 TiN막(133)의 표면상에는 물론 상기 TiN막(133)의 계면 사이에도 형성되므로 식각용 에천트나 세정용 케미컬이 화살표(40)로 표시된 바와 같이, 상기 보호막(140)에 의해 차단되므로 상기 TiN막(133)의 계면으로 침투하지 못한다.Therefore, as shown in FIG. 8, since the passivation layer 140 is formed not only on the surface of the TiN layer 133 but also between interfaces of the TiN layer 133, an etching etchant or a cleaning chemical is indicated by an arrow 40. As indicated by, it is blocked by the passivation layer 140 and thus does not penetrate into the interface of the TiN layer 133.
따라서, 본 발명은 상기 반사 방지막(130)의 일부를 식각 중지층(Etching Stop Layer)으로 사용하는 기술에서는 비아홀의 기저부가 반사 방지막으로 구성되기 때문에 상기 TiN막(133)의 균열이 방지되고 나아가 깨짐이 방지된다. 나아가, 상기 깨어진 상기 TiN막(133)의 조각으로 인한 금속 배선의 메탈 브리지 현상이 방지된다. 그 결과, 안정적인 비아홀을 형성할 수가 있고, 정상적인 비아홀의 저항 확보가 가능하고, 상기 반사 방지막이 상기 비아홀의 형성을 위한 식각공정 때에 손상을 받을 가능성이 낮아진다.Therefore, according to the present invention, a portion of the anti-reflection film 130 is used as an etching stop layer, so that the bottom portion of the via hole is formed as an anti-reflection film, so that the crack of the TiN film 133 is prevented and further broken. This is avoided. Furthermore, the metal bridge phenomenon of the metal wiring due to the broken pieces of the TiN film 133 is prevented. As a result, a stable via hole can be formed, the resistance of the normal via hole can be ensured, and the anti-reflection film is less likely to be damaged during the etching process for forming the via hole.
또한, 본 발명은 사진공정에서 포토마스크와 반도체 기판과의 부정합 등의 작업 오류가 발생하는 경우, 이를 수정하기 위한 재작업 공정이 2∼3회 정도 반복 실시되더라도 상기 TiN막이 깨어지거나 웨이퍼(도시 안됨)의 가장자리부에서 상기 TiN막이 들고일어나는 현상이 거의 나타나지 않는다.In addition, in the present invention, when an operation error such as mismatch between the photomask and the semiconductor substrate occurs in the photolithography process, the TiN film is broken or a wafer (not shown) even if the reworking process for correcting the same is repeated two or three times. The TiN film is hardly lifted up at the edges of the?).
이상에서 상세히 설명한 바와 같이, 본 발명에 의한 반도체소자의 제조방법은 금속 배선 상에 하부막인 Ti막과 상부막인 TiN막으로 구성된 반사방지막을 형성하고, 상기 TiN막 상에 보호막인 TiON막을 추가로 형성한다. 상기 보호막은 스터핑(STuffing) 공정을 이용하여 산소(O2) 분위기에서 상기 TiN막을 처리하거나, 급속 열처리(Rapid Thermal Process: RTP) 공정을 이용하여 질소(N2) 분위기에서 상기 TiN막을 처리함으로써 형성된다.As described in detail above, in the method of manufacturing a semiconductor device according to the present invention, an antireflection film including a Ti film as a lower film and a TiN film as an upper film is formed on a metal wiring, and a TiON film as a protective film is added on the TiN film. To form. The protective film is formed by treating the TiN film in an oxygen (O 2 ) atmosphere using a stuffing process or by treating the TiN film in a nitrogen (N 2 ) atmosphere using a rapid thermal process (RTP) process. do.
따라서, 상기 TiN막이 기둥 형상의 주상 구조를 갖더라도 식각용 에천트나 세정용 케미컬이 상기 보호막에 의해 상기 TiN막의 계면 사이로 침투하지 못한다. 그 결과, 식각용 에천트나 세정용 케미컬의 침투로 인한 TiN막의 균열이나 깨짐과 같은 불량 현상을 방지할 수가 있다.Therefore, even if the TiN film has a columnar columnar structure, the etching etchant or the cleaning chemical cannot penetrate between the interfaces of the TiN film by the protective film. As a result, defects such as cracking or cracking of the TiN film due to the penetration of the etching etchant or the cleaning chemical can be prevented.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.On the other hand, the present invention is not limited to the contents described in the drawings and detailed description, it is obvious to those skilled in the art that various modifications can be made without departing from the spirit of the invention. .
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010082883A KR20030052809A (en) | 2001-12-21 | 2001-12-21 | Method For Manufacturing Semiconductor Devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010082883A KR20030052809A (en) | 2001-12-21 | 2001-12-21 | Method For Manufacturing Semiconductor Devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030052809A true KR20030052809A (en) | 2003-06-27 |
Family
ID=29577551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010082883A KR20030052809A (en) | 2001-12-21 | 2001-12-21 | Method For Manufacturing Semiconductor Devices |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030052809A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850081B1 (en) * | 2006-12-26 | 2008-08-04 | 동부일렉트로닉스 주식회사 | Method for forming a metal line of the semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970053202A (en) * | 1995-12-30 | 1997-07-29 | 김주용 | Metal pad formation method of semiconductor device |
| KR970053163A (en) * | 1995-12-11 | 1997-07-29 | 김주용 | Bonding pad formation method of semiconductor device |
| KR970072095A (en) * | 1996-04-24 | 1997-11-07 | 김주용 | Method for forming bonding pads of semiconductor devices |
| KR19980060598A (en) * | 1996-12-31 | 1998-10-07 | 김영환 | Manufacturing method of bonding pad of semiconductor device |
| US6165855A (en) * | 1998-12-04 | 2000-12-26 | Advanced Micro Devices, Inc. | Antireflective coating used in the fabrication of microcircuit structures in 0.18 micron and smaller technologies |
-
2001
- 2001-12-21 KR KR1020010082883A patent/KR20030052809A/en not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970053163A (en) * | 1995-12-11 | 1997-07-29 | 김주용 | Bonding pad formation method of semiconductor device |
| KR970053202A (en) * | 1995-12-30 | 1997-07-29 | 김주용 | Metal pad formation method of semiconductor device |
| KR970072095A (en) * | 1996-04-24 | 1997-11-07 | 김주용 | Method for forming bonding pads of semiconductor devices |
| KR19980060598A (en) * | 1996-12-31 | 1998-10-07 | 김영환 | Manufacturing method of bonding pad of semiconductor device |
| US6165855A (en) * | 1998-12-04 | 2000-12-26 | Advanced Micro Devices, Inc. | Antireflective coating used in the fabrication of microcircuit structures in 0.18 micron and smaller technologies |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850081B1 (en) * | 2006-12-26 | 2008-08-04 | 동부일렉트로닉스 주식회사 | Method for forming a metal line of the semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6204192B1 (en) | Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures | |
| TW322465B (en) | Technique for the removal of residual spin-on-glass (SOG) after full SOG etchback | |
| US6913994B2 (en) | Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects | |
| US6500767B2 (en) | Method of etching semiconductor metallic layer | |
| US6162649A (en) | Method of manufacturing ferroelectric memory device | |
| KR100329773B1 (en) | Method for fabricating fram | |
| JP2008251897A (en) | Method of manufacturing semiconductor device | |
| KR20030052809A (en) | Method For Manufacturing Semiconductor Devices | |
| US6740471B1 (en) | Photoresist adhesion improvement on metal layer after photoresist rework by extra N2O treatment | |
| CN108376676B (en) | Metal interconnection structure with porous dielectric layer | |
| KR100443148B1 (en) | Method For Manufacturing Semiconductor Devices | |
| KR100571385B1 (en) | A semiconductor device with a via-hole or a contact-hole using FSG, and a manufacturing method thereof | |
| KR100591183B1 (en) | Method for forming inter metal dielectric of semiconductor device using copper damascene process | |
| KR100492914B1 (en) | Fabrication method of metal interconnection for semiconductor | |
| KR0163546B1 (en) | Method of fabricating semiconductor device | |
| KR20070056752A (en) | Method for fabricating contacts in semiconductor device | |
| KR19990061009A (en) | Via contact formation method of semiconductor device | |
| KR0154190B1 (en) | Formation method of tungsten plug in semiconductor device | |
| KR101181271B1 (en) | Method for Forming Metal Line of Semiconductor Device | |
| KR20000027835A (en) | Method of manufacturing contact hole of semiconductor device | |
| KR100846991B1 (en) | Fabrication method of semiconductor device | |
| KR100832701B1 (en) | Method For Manufacturing Semiconductor Devices | |
| US20030003732A1 (en) | Method of post treatment for a metal line of semiconductor device | |
| KR20030096730A (en) | Dual Damascene Interconnection Formation Method in Semiconductor Device | |
| KR100561517B1 (en) | Method For Manufacturing Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |