KR20030052668A - 초미세 모스펫 소자의 제조방법 - Google Patents
초미세 모스펫 소자의 제조방법 Download PDFInfo
- Publication number
- KR20030052668A KR20030052668A KR1020010082691A KR20010082691A KR20030052668A KR 20030052668 A KR20030052668 A KR 20030052668A KR 1020010082691 A KR1020010082691 A KR 1020010082691A KR 20010082691 A KR20010082691 A KR 20010082691A KR 20030052668 A KR20030052668 A KR 20030052668A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- forming
- spacer
- ion implantation
- conductive layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 125000006850 spacer group Chemical group 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 4
- 230000005669 field effect Effects 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 게이트의 구조 변경을 통해 증가된 게이트 길이를 갖도록 한 초미세 모스펫 소자의 제조방법을 개시한다. 개시된 본 발명의 모스펫 소자의 제조방법은, 반도체 기판 상에 게이트 산화막, 게이트 도전막 및 캡핑 산화막을 차례로 형성하는 단계; 상기 캡핑 산화막과 상기 게이트 도전막의 일부 두께를 레이아웃 (layout) 상의 게이트 크기로 식각하는 단계; 상기 식각된 캡핑 산화막과 게이트 도전막 부분의 측벽에 제1스페이서를 형성하는 단계; 상기 게이트 도전막의 노출 부분을 식각하여 역-티(reverse-T) 형상을 갖는 게이트를 형성하는 단계; 상기 제1스페이서를 포함한 역-티 형상의 게이트 양측벽에 제2스페이서를 형성하는 단계; 및 상기 제2스페이서를 포함한 게이트 양측의 기판 영역 내에 접합 영역을 형성하는 단계를 포함하며, 여기서, 상기 게이트 도전막의 식각은 증착 두께의 1/4이 잔류되도록 수행한다. 또한, 본 발명의 초미세 모스펫 소자의 제조방법은 상기 역-티 형상의 게이트를 형성하는 단계 후, 그리고, 상기 접합 영역을 형성하는 단계 전, 상기 역-티 형상의 게이트가 형성된 기판 결과물에 대해 LDD 이온주입 및 틸트(tilt) 이온주입을 수행하는 단계를 더 포함한다.
Description
본 발명은 모스펫(MOSFET) 소자의 제조방법에 관한 것으로, 보다 상세하게는, 게이트의 구조 변경을 통해 증가된 게이트 길이를 갖도록 한 초미세 모스펫 소자의 제조방법에 관한 것이다.
모스펫(MOSFET : Metal Oxide Semiconductor Field Effect Transistor) 소자는 반도체 소자를 구성하는 기본으로서, 반도체 기판 상에 형성된 금속 소재의 게이트와 그 양측의 기판 영역에 형성된 접합 영역으로 구성된다.
이와 같은 모스펫 소자에 있어서, 반도체 소자의 고집적화가 진행됨에 따라 상기 게이트의 미세화가 요구되고 있는데, 게이트의 길이를 감소시키게 되면, 채널 길이의 감소에 따른 단채널효과(Short Channel Effect)가 일어남으로써 모스펫 소자의 특성 저하가 초래된다.
따라서, 종래에는 단채널효과에 기인하는 모스펫 소자의 특성 저하를 방지하기 위해 LDD(Lightly Doped Drain) 영역을 형성하고 있으며, 아울러, 상기 LDD 영역의 형성을 위해 게이트의 측벽에 스페이서(spacer)를 형성하고 있다.
도 1은 종래의 전형적인 모스펫 소자를 도시한 단면도로서, 도시된 바와 같이, 모스펫 소자는 반도체 기판(1) 상에 형성된 게이트(2)와, 상기 게이트(2)의 양측벽에 형성된 스페이서(3) 및 상기 스페이서(3)를 포함한 게이트(2) 양측의 기판 영역 내에 형성된 LDD 영역을 갖는 접합 영역(4)으로 구성된다.
도 1에서, 미설명된 도면부호 2a는 게이트 산화막, 그리고, 2b는 게이트 도전막을 각각 나타낸다.
그러나, 도 1에 도시된 바와 같은 전형적인 모스펫 소자의 경우, 게이트의 크기를 감소시키더라도 불순물 영역(extrinsic part)이 커서 그 성능이 저하될 뿐만 아니라, 드레인 영역에서의 높은 전계에 의해 발생되는 핫 케리어(Hot Carrier)에 의해 게이트 스페이서 밑에 전자가 트랩(trap)됨으로써, 불순물 저항이 점점 증가되고, 그리고, 전류의 변화가 심해져서, 결국, 소자의 수명이 급속하게 감소하게 되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 수명 및 신뢰성을 개선시킬 수 있는 초미세 모스펫 소자의 제조방법을 제공함에 그 목적이 있다.
도 1은 종래 기술에 따른 모스펫(MOSFET) 소자의 단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 다른 초미세 모스펫(MOSFET) 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 반도체 기판 12 : 게이트 산화막
13 : 폴리실리콘막 14 : 캡핑 산화막
15 : 제1스페이서 16 : LDD 영역
17 : 틸트 이온주입 영역 18 : 제2스페이서
19 : 접합 영역 20 : 게이트
상기와 같은 목적을 달성하기 위한 본 발명의 초미세 모스펫 소자의 제조방법은, 반도체 기판 상에 게이트 산화막, 게이트 도전막 및 캡핑 산화막을 차례로 형성하는 단계; 상기 캡핑 산화막과 상기 게이트 도전막의 일부 두께를 레이아웃 (layout) 상의 게이트 크기로 식각하는 단계; 상기 식각된 캡핑 산화막과 게이트 도전막 부분의 측벽에 제1스페이서를 형성하는 단계; 상기 게이트 도전막의 노출 부분을 식각하여 역-티(reverse-T) 형상을 갖는 게이트를 형성하는 단계; 상기 제1스페이서를 포함한 역-티 형상의 게이트 양측벽에 제2스페이서를 형성하는 단계; 및 상기 제2스페이서를 포함한 게이트 양측의 기판 영역 내에 접합 영역을 형성하는 단계를 포함하며, 여기서, 상기 게이트 도전막의 식각은 증착 두께의 1/4이 잔류되도록 수행한다.
또한, 본 발명의 초미세 모스펫 소자의 제조방법은 상기 역-티 형상의 게이트를 형성하는 단계 후, 그리고, 상기 접합 영역을 형성하는 단계 전, 상기 역-티 형상의 게이트가 형성된 기판 결과물에 대해 LDD 이온주입 및 틸트(tilt) 이온주입을 수행하는 단계를 더 포함한다.
여기서, 상기 LDD 이온주입 및 틸트 이온주입은 상기 게이트를 형성하는 단계 후, 그리고, 상기 제2스페이서를 형성하는 단계 전에 모두 수행하거나, 상기 게이트를 형성하는 단계 후에 상기 틸트 이온주입을 수행하고, 상기 제2스페이서를 형성하는 단계 후에 상기 LDD 이온주입을 수행하거나, 또는, 상기 제2스페이서를 형성하는 단계 후, 그리고, 상기 접합 영역을 형성하는 단계 전에 모두 수행한다.
본 발명에 따르면, 게이트를 역-티 형상으로 형성함으로써, 실질적인 게이트 길이를 증가시킬 수 있으며, 이에 따라, 소자의 수명 및 신뢰성을 개선시킬 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 초미세 모스펫 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
우선, 도시하지는 않았으나, 공지의 반도체 제조 공정에 따라 반도체 기판의 적소에 소자분리막들과 웰 영역을 형성한 상태에서, 도 2a에 도시된 바와 같이, 상기 반도체 기판(1) 상에 게이트 산화막(12), 게이트 도전막, 예컨데, 폴리실리콘막(13) 및 캡핑 산화막(capping oxide : 14)을 차례로 형성한다.
그런다음, 포토리소그라피 공정을 통해 상기 캡핑 산화막(14) 상에 레이아웃(layout) 상에서 요구되는 크기로 게이트 형성 영역을 한정하는 감광막 패턴(도시안됨)을 형성한 상태에서, 이러한 감광막 패턴을 식각 베리어(etch barrier)로 이용하여, 도 2b에 도시된 바와 같이, 상기 캡핑 산화막(14)을 식각하고, 연이어, 상기 폴리실리콘막(13)을 식각한다. 이때, 상기 폴리실리콘막(13)은 그 증착 두께 전체를 식각하는 것이 아니라, 일부 두께, 바람직하게, 증착 두께의 1/4 정도가 잔류되도록 식각한다.
다음으로, 도 2c에 도시된 바와 같이, 상기 결과물 상에 스페이서 물질, 예컨데, 산화막을 증착하고, 이를 블랭킷 식각하여 이전 단계에서 식각된 캡핑 산화막(14)과 일부 두께가 식각된 폴리실리콘막(13)의 양측벽에 제1스페이서(15)를 형성한다.
계속해서, 도 2d에 도시된 바와 같이, 산화막과 폴리실리콘막간의 식각 선택비가 큰 식각 가스 또는 용액을 이용하여 노출된 폴리실리콘막 부분을 식각하고, 이 결과로서, 역-티(reverse-T) 형상의 게이트(20)를 형성한다. 그런다음, 마스크의 사용없이 상기 결과물에 대해 LDD 이온주입을 수행하고, 연이어, 틸트(tilt) 이온주입을 수행함으로써, 상기 게이트(20) 양측의 기판 영역 내에 LDD 영역(16)과 틸트 이온주입 영역(17)을 형성한다. 여기서, 상기 틸트 이온주입은 채널 영역을 향하는 그 끝단이 레이아웃 상으로 식각된 폴리실리콘막(13) 부분의 수직 하부에 배치되도록 수행함이 바람직하다.
그리고나서, 도 2e에 도시된 바와 같이, 제1스페이서(15) 및 추가로 식각된 폴리실리콘막의 하단부 양측벽에 산화막 또는 질화막 재질의 제2스페이서(18)를 형성하고, 이어, 마스크의 사용없이 상기 결과물에 이온주입 공정을 수행함으로써,상기 제2 및 제1스페이서(18, 15)를 포함한 게이트(20) 양측의 기판 영역 내에 접합 영역(19)을 형성하고, 이 결과로서, 본 발명에 따른 초미세 모스펫 소자를 완성한다.
이와 같은 모스펫 소자에 있어서, 게이트(20)가 전체적으로 역-티 형상을 갖으며, 아울러, 게이트(20)의 하단부 길이, 즉, 도 2e에서 "L"에 해당하는 만큼의 채널 길이를 갖기 때문에, 레이아웃 상에서의 게이트 길이 보다 실질적으로 증가된 게이트 길이를 갖게 되며, 따라서, 게이트의 미세화에 따른 소자 결함은 방지될 수 있다.
또한, 본 발명의 모스펫 소자는 폴리실리콘막 상에 캡핑 산화막을 배치시킴으로써, 후속 식각 공정에서 게이트의 손상을 방지할 수 있으며, 따라서, 식각에 의해 게이트의 추가 손상은 방지될 수 있다.
한편, 전술한 본 발명의 실시예에서는 LDD 이온주입 및 틸트 이온주입을 제1스페이서의 형성후에 차례로 수행하였지만, 상기 게이트를 형성하는 단계 후에 상기 틸트 이온주입을 수행하고, 그리고, 상기 제2스페이서를 형성하는 단계 후에 상기 LDD 이온주입을 수행하거나, 또는, 제2스페이서의 형성후에 상기 LDD 이온주입 및 틸트 이온주입을 모두 수행하는 것도 가능하며, 이 경우에는 더욱 신뢰성 높은 모스펫 소자를 얻을 수 있다.
이상에서와 같이, 본 발명은 게이트를 레이아웃 상에서와는 달리 역-티 형상을 갖도록 형성함으로써, 모스펫 소자의 신뢰성을 향상시킬 수 있으며, 아울러,제2스페이서의 형성을 통해 LDD 영역과 틸트 이온주입 영역간의 거리를 증가시켜 줌으로써, 소자의 수명 및 신뢰성을 개선시킬 수 있다.
또한, 본 발명의 모스펫 소자는 레이아웃 상에서 보다 증가된 게이트 길이를 갖도록 함으로써, 칩 사이즈를 증가시키지 않으면서, 소자의 신뢰성을 높이고, 그리고, 고전압에서 사용할 수 있도록 하는 바, 저전압으로 동작되는 칩의 설계만으로도 고전압 동작이 가능한 소자를 제공할 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (6)
- 반도체 기판 상에 게이트 산화막, 게이트 도전막 및 캡핑 산화막을 차례로 형성하는 단계;상기 캡핑 산화막과 상기 게이트 도전막의 일부 두께를 레이아웃(layout) 상의 게이트 크기로 식각하는 단계;상기 식각된 캡핑 산화막과 게이트 도전막 부분의 측벽에 제1스페이서를 형성하는 단계;상기 게이트 도전막의 노출 부분을 식각하여 역-티(reverse-T) 형상을 갖는 게이트를 형성하는 단계;상기 제1스페이서를 포함한 역-티 형상의 게이트 양측벽에 제2스페이서를 형성하는 단계; 및상기 제2스페이서를 포함한 게이트 양측의 기판 영역 내에 접합 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 초미세 모스펫 소자의 제조방법.
- 제 1 항에 있어서, 상기 게이트 도전막의 식각은증착 두께의 1/4이 잔류되도록 수행하는 것을 특징으로 하는 초미세 모스펫 소자의 제조방법.
- 제 1 항에 있어서, 상기 역-티 형상의 게이트를 형성하는 단계 후, 그리고,상기 접합 영역을 형성하는 단계 전,상기 역-티 형상의 게이트가 형성된 기판 결과물에 대해 LDD 이온주입 및 틸트(tilt) 이온주입을 수행하는 단계를 더 포함하는 것을 특징으로 하는 초미세 모스펫 소자의 제조방법.
- 제 3 항에 있어서, 상기 LDD 이온주입 및 틸트 이온주입은상기 게이트를 형성하는 단계 후, 그리고, 상기 제2스페이서를 형성하는 단계 전에 모두 수행하는 것을 특징으로 하는 초미세 모스펫 소자의 제조방법.
- 제 3 항에 있어서, 상기 LDD 이온주입 및 틸트 이온주입은상기 게이트를 형성하는 단계 후에 상기 틸트 이온주입을 수행하고,상기 제2스페이서를 형성하는 단계 후에 상기 LDD 이온주입을 수행하는 것을 특징으로 하는 초미세 모스펫 소자의 제조방법.
- 제 3 항에 있어서, 상기 LDD 이온주입 및 틸트 이온주입은상기 제2스페이서를 형성하는 단계 후, 그리고, 상기 접합 영역을 형성하는 단계 전에 모두 수행하는 것을 특징으로 하는 초미세 모스펫 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010082691A KR20030052668A (ko) | 2001-12-21 | 2001-12-21 | 초미세 모스펫 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010082691A KR20030052668A (ko) | 2001-12-21 | 2001-12-21 | 초미세 모스펫 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030052668A true KR20030052668A (ko) | 2003-06-27 |
Family
ID=29577421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010082691A KR20030052668A (ko) | 2001-12-21 | 2001-12-21 | 초미세 모스펫 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030052668A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100511097B1 (ko) * | 2003-07-21 | 2005-08-30 | 매그나칩 반도체 유한회사 | 고온 캐리어 현상을 향상시키기 위한 반도체 소자의제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930006971A (ko) * | 1991-09-30 | 1993-04-22 | 김광호 | 모스 트랜지스터의 제조방법 |
| KR980012118A (ko) * | 1996-07-26 | 1998-04-30 | 김광호 | 씨모스 트랜지스터 제조방법 |
| KR19980060621A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 반도체소자의 제조방법 |
| JPH11251603A (ja) * | 1997-12-27 | 1999-09-17 | Lg Semicon Co Ltd | 薄膜トランジスタ及びその製造方法 |
-
2001
- 2001-12-21 KR KR1020010082691A patent/KR20030052668A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930006971A (ko) * | 1991-09-30 | 1993-04-22 | 김광호 | 모스 트랜지스터의 제조방법 |
| KR980012118A (ko) * | 1996-07-26 | 1998-04-30 | 김광호 | 씨모스 트랜지스터 제조방법 |
| KR19980060621A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 반도체소자의 제조방법 |
| JPH11251603A (ja) * | 1997-12-27 | 1999-09-17 | Lg Semicon Co Ltd | 薄膜トランジスタ及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100511097B1 (ko) * | 2003-07-21 | 2005-08-30 | 매그나칩 반도체 유한회사 | 고온 캐리어 현상을 향상시키기 위한 반도체 소자의제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7582533B2 (en) | LDMOS device and method for manufacturing the same | |
| US6753235B2 (en) | Method of manufacturing CMOS thin film transistor | |
| US20080138956A1 (en) | Manufacturing method of semiconductor device | |
| KR100649867B1 (ko) | 고전압 반도체소자 및 그 제조방법 | |
| US6593197B2 (en) | Sidewall spacer based fet alignment technology | |
| KR100729122B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조방법 | |
| US6479357B1 (en) | Method for fabricating semiconductor device with copper gate electrode | |
| US6632717B2 (en) | Transistor of semiconductor device and method of manufacturing the same | |
| KR20030052668A (ko) | 초미세 모스펫 소자의 제조방법 | |
| US6492210B2 (en) | Method for fully self-aligned FET technology | |
| KR100386452B1 (ko) | 반도체 장치의 제조방법 | |
| US11742398B2 (en) | Semiconductor device with isolation between conductive structures | |
| JPH0529345A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| US7378322B2 (en) | Semiconductor device having non-uniformly thick gate oxide layer for improving refresh characteristics | |
| US7186603B2 (en) | Method of forming notched gate structure | |
| KR100467812B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100213203B1 (ko) | 콘택홀을 가지는 반도체 장치 및 그의 형성방법 | |
| KR100314151B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| JPH1012871A (ja) | 半導体装置の製造方法 | |
| KR0167662B1 (ko) | 반도체장치의 제조방법 | |
| CN118039692A (zh) | 半导体结构及其形成方法 | |
| JPH11233774A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR0167669B1 (ko) | 반도체장치의 제조방법 | |
| CN115732412A (zh) | 半导体结构的制造方法 | |
| KR100501545B1 (ko) | 반도체 소자의 핀 에프이티 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |