KR20030049573A - Thickness monitoring pattern for oxide cmp process - Google Patents
Thickness monitoring pattern for oxide cmp process Download PDFInfo
- Publication number
- KR20030049573A KR20030049573A KR1020010079815A KR20010079815A KR20030049573A KR 20030049573 A KR20030049573 A KR 20030049573A KR 1020010079815 A KR1020010079815 A KR 1020010079815A KR 20010079815 A KR20010079815 A KR 20010079815A KR 20030049573 A KR20030049573 A KR 20030049573A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- thickness
- monitoring pattern
- polishing process
- oxide film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Abstract
Description
본 발명은 반도체 소자의 제조 공정 중에 사용되는 모니터링 패턴에 관한 것으로서, 보다 구체적으로는 산화막에 대한 화학적 기계적 연마 공정에서 연마 전후의 잔여막 두께를 확인하는데 사용되는 모니터링 패턴에 관한 것이다.The present invention relates to a monitoring pattern used during the manufacturing process of a semiconductor device, and more particularly to a monitoring pattern used to check the remaining film thickness before and after polishing in a chemical mechanical polishing process for an oxide film.
산화막에 대한 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 공정을 진행하는 경우, 일정한 두께의 산화막을 증착한 후 연마 공정을 진행하기 전에 두께를 확인하고, 이후 샘플 웨이퍼의 연마 공정을 진행하면서 잔여막의 두께를확인하여, 이를 바탕으로 나머지 웨이퍼에 대한 연마 공정을 진행한다.In the case of chemical mechanical polishing (CMP) process on the oxide film, the thickness of the remaining film is checked after depositing a certain thickness of oxide film and checking the thickness before proceeding with the polishing process. After checking, the polishing process for the remaining wafers is performed based on this.
기존 공정의 문제점은 이처럼 연마 공정을 진행하면서 확인하는 두께가 실제 다이(die) 내의 셀 위에 있는 산화막의 두께와 대부분 일치하지 않는다는 점이다. 왜냐하면, 연마 공정의 특성상 다이 내의 패턴 밀도와 패턴 크기에 따라 연마되는 정도가 다르기 때문이다. 따라서, 연마 공정을 진행할 때 두께를 모니터링하는 부분의 두께가 다이 내의 셀보다 낮으면 이후 컨택(contact)이나 비아(via) 식각 공정에서 언더-식각(under-etch)이 발생하여 연결 불량이 발생할 수 있으며, 반대의 경우로 모니터링되는 부분의 두께가 높으면 다이 내의 셀에서 후속 식각 도중에 과도-식각(over-etch)이 일어날 수 있다.The problem with the existing process is that the thickness which is checked during the polishing process does not coincide with the thickness of the oxide film on the cell in the actual die. This is because the degree of polishing differs depending on the pattern density and the pattern size in the die due to the nature of the polishing process. Therefore, if the thickness of the portion to be monitored is lower than the cells in the die during the polishing process, under-etch may occur in subsequent contact or via etching processes, resulting in poor connection. Conversely, if the thickness of the monitored portion is high, over-etch may occur during subsequent etching in the cells in the die.
종래의 경우, 연마 공정에 주로 사용되는 두께 모니터링 패턴은 상자 모양이 일렬로 배열된 형태로서, 이러한 패턴은 기존에 식각 공정에서 사용되는 모니터링 패턴에서 비롯되었다. 또한, 종래의 두께 모니터링 패턴은 주로 스크라이브 라인(scribe line)에 위치하기 때문에 다이 내의 두께를 대변하기 힘든 단점이 있다.In the conventional case, the thickness monitoring pattern mainly used in the polishing process is a form in which box shapes are arranged in a row, and the pattern is derived from the monitoring pattern used in the etching process. In addition, the conventional thickness monitoring pattern has a disadvantage that it is difficult to represent the thickness in the die mainly because it is located in the scribe line (scribe line).
따라서, 본 발명은 이러한 종래기술에서의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 다이 내의 셀 영역에 남아 있는 잔여막의 두께를 최대한 반영하여 측정할 수 있는 산화막 연마 공정의 두께 모니터링 패턴을 제공하고자 하는 것이다.Therefore, the present invention has been made to solve the problems in the prior art, an object of the present invention is to measure the thickness monitoring pattern of the oxide film polishing process that can be measured by reflecting the thickness of the remaining film remaining in the cell region in the die as possible It is to provide.
도 1은 본 발명의 실시예에 따른 산화막 연마 공정의 두께 모니터링 패턴을 나타내는 평면도.1 is a plan view showing a thickness monitoring pattern of the oxide film polishing process according to an embodiment of the present invention.
도 2는 도 1의 종단면도.2 is a longitudinal cross-sectional view of FIG.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10: 두께 모니터링 패턴12: 측정 패턴10: thickness monitoring pattern 12: measurement pattern
14: 더미 패턴20: 산화막14: dummy pattern 20: oxide film
이러한 목적을 달성하기 위하여, 본 발명은 산화막 평탄화에 사용되는 산화막 연마 공정에서 공정 전후의 셀 내부 잔여 산화막의 두께를 측정하기 위한 모니터링 패턴을 제공하며, 본 발명에 의하여 제공되는 모니터링 패턴은 소정의 모양과 크기를 가지는 측정 패턴과, 측정 패턴의 주위를 둘러싸도록 배치되는 더미 패턴으로 이루어지며, 더미 패턴은 셀 내부의 밀집 패턴의 밀도와 비슷한 밀도를 가지도록 형성되는 것이 특징이다.In order to achieve this object, the present invention provides a monitoring pattern for measuring the thickness of the remaining oxide film in the cell before and after the process in the oxide polishing process used for oxide planarization, the monitoring pattern provided by the present invention is a predetermined shape And a measurement pattern having a size and a size, and a dummy pattern disposed to surround the measurement pattern, wherein the dummy pattern is formed to have a density similar to that of the dense pattern inside the cell.
또한, 본 발명에 따른 모니터링 패턴에 있어서, 측정 패턴은 정사각형의 모양으로 형성되며 약 100×100㎛ 정도의 크기를 가지는 것이 바람직하며, 더미 패턴은 폴리실리콘층 또는 금속층으로 형성되는 것이 바람직하다. 또한, 모니터링 패턴 전체의 폭은 약 120㎛ 이상이고 길이는 약 500㎛ 이상인 것이 바람직하며, 셀 내부의 밀집 패턴과 인접하여 형성되거나, 스크라이브 라인에 형성될 수 있다.In addition, in the monitoring pattern according to the present invention, it is preferable that the measurement pattern is formed in a square shape and has a size of about 100 × 100 μm, and the dummy pattern is preferably formed of a polysilicon layer or a metal layer. In addition, the width of the entire monitoring pattern is preferably about 120 μm or more and the length is about 500 μm or more, and may be formed adjacent to the dense pattern inside the cell, or may be formed on a scribe line.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 실시예에 따른 산화막 연마 공정의 두께 모니터링 패턴을 나타내는 평면도이고, 도 2는 도 1의 종단면도이다.1 is a plan view illustrating a thickness monitoring pattern of an oxide film polishing process according to an exemplary embodiment of the present invention, and FIG. 2 is a longitudinal cross-sectional view of FIG. 1.
도 1과 도 2를 참조하면, 두께 모니터링 패턴(10)은 측정 패턴(12)과 더미 패턴(14)으로 이루어진다. 측정 패턴(12)은 정사각형의 모양으로 형성되며, 일반적인 광학 측정 장비에서 측정이 잘 되도록 하기 위하여 약 100×100㎛ 정도의 크기(a)를 갖는다. 더미 패턴(14, dummy pattern)은 측정 패턴(12)의 주위를 둘러싸는 형태로 배치하며, PMD(Pre-Metal Dielectric) 연마 공정에 적용할 경우 폴리실리콘층으로 형성하며, IMD(Inter-Metal Dielectric) 연마 공정에 적용할 경우 금속층으로 형성한다.1 and 2, the thickness monitoring pattern 10 includes a measurement pattern 12 and a dummy pattern 14. The measurement pattern 12 is formed in a square shape, and has a size (a) of about 100 × 100 μm in order to measure well in general optical measuring equipment. The dummy pattern 14 is disposed in a shape surrounding the measurement pattern 12, and is formed of a polysilicon layer when applied to a PMD polishing process, and inter-metal dielectric ) It is formed of metal layer when applied to polishing process
더미 패턴(14)은 실제 다이 내에서 가장 밀집한 지역의 패턴 밀도와 비슷한 밀도를 가지도록 형성한다. 양쪽의 패턴 밀도를 비슷하게 형성함으로써 연마 공정후 남는 산화막(20)의 잔여 두께(d)가 다이 내의 셀 위쪽에 있는 잔여막의 두께가 비슷해질 수 있다. 예를 들어, IMD 연마 공정의 경우 셀 내부의 금속 밀도가 40%라면, IMD 연마 공정 모니터링 패턴에 들어가는 더미 패턴(14)의 밀도도 40%로 조정한다.The dummy pattern 14 is formed to have a density similar to the pattern density of the densest area in the actual die. By forming the pattern densities on both sides similarly, the remaining thickness d of the oxide film 20 remaining after the polishing process may be similar in thickness to the remaining film above the cells in the die. For example, in the case of the IMD polishing process, if the metal density inside the cell is 40%, the density of the dummy pattern 14 entering the IMD polishing process monitoring pattern is also adjusted to 40%.
또한, 더미 패턴(14)을 비롯한 모니터링 패턴(10)은 가급적 다이 내에서 패턴이 가장 밀집한 지역 부근에 위치시키는 것이 바람직하다. 그러나, 만약 다이 부근에 모니터링 패턴(10)을 위치시키는 것이 불가능하여 종전과 같이 스크라이브 라인에 위치시키더라도, 더미 패턴(14)이 다이 내의 밀집 패턴 밀도와 비슷한 밀도를 가지기 때문에 두께 모니터링의 신뢰도를 높일 수 있다. 한편, 더미 패턴(14)을 포함하는 모니터링 패턴(10) 전체의 폭(b)은 약 120㎛ 이상, 길이(c)는 약 500㎛ 이상이 되도록 한다.In addition, the monitoring pattern 10, including the dummy pattern 14, is preferably located as close to the area where the pattern is densest as possible in the die. However, even if it is impossible to position the monitoring pattern 10 in the vicinity of the die so that it is placed in the scribe line as before, since the dummy pattern 14 has a density similar to the density of the dense pattern in the die, the reliability of the thickness monitoring is increased. Can be. Meanwhile, the width b of the entire monitoring pattern 10 including the dummy pattern 14 is about 120 μm or more, and the length c is about 500 μm or more.
본 발명에 따른 산화막 연마 공정의 두께 모니터링 패턴은 일반적인 산화막의 연마 공정 뿐만 아니라, 트렌치 분리 산화막의 연마 공정을 비롯하여 모든 종류의 화학적 기계적 연마 공정에 적용할 수 있다.The thickness monitoring pattern of the oxide film polishing process according to the present invention can be applied to all kinds of chemical mechanical polishing processes including the polishing process of the trench isolation oxide film as well as the polishing process of the general oxide film.
이상 설명한 바와 같이, 본 발명에 따른 산화막 연마 공정의 두께 모니터링패턴을 적용하면, 화학적 기계적 연마 공정후 남은 산화막의 두께와 다이 내의 셀 부분에 남은 산화막의 두께가 거의 일치하게 된다. 따라서, 후속 공정에서 다이 내의 셀 부분에 대한 식각 공정에서 발생할 수 있는 언더-식각이나 과도-식각 등의 문제가 해결되어 수율 향상 및 전기적 특성 향상을 기대할 수 있다. 또한, 본 발명의 모니터링 패턴을 적용하면, 종래와 같이 번거로운 작업을 생략할 수 있고 이에 따른 제반 비용을 절감할 수 있는 효과도 기대할 수 있다.As described above, when the thickness monitoring pattern of the oxide film polishing process according to the present invention is applied, the thickness of the oxide film remaining after the chemical mechanical polishing process and the thickness of the oxide film remaining in the cell portion in the die are almost identical. Therefore, in the subsequent process, problems such as under-etching or over-etching that may occur in the etching process for the cell part in the die may be solved, thereby improving yield and improving electrical characteristics. In addition, by applying the monitoring pattern of the present invention, it is possible to omit the cumbersome work as in the prior art and can also expect the effect of reducing the overall costs accordingly.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.In the present specification and drawings, preferred embodiments of the present invention have been disclosed, and although specific terms have been used, these are merely used in a general sense to easily explain the technical contents of the present invention and to help the understanding of the present invention. It is not intended to limit the scope. It is apparent to those skilled in the art that other modifications based on the technical idea of the present invention can be carried out in addition to the embodiments disclosed herein.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010079815A KR100753390B1 (en) | 2001-12-15 | 2001-12-15 | Thickness monitoring pattern for oxide cmp process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010079815A KR100753390B1 (en) | 2001-12-15 | 2001-12-15 | Thickness monitoring pattern for oxide cmp process |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030049573A true KR20030049573A (en) | 2003-06-25 |
KR100753390B1 KR100753390B1 (en) | 2007-08-30 |
Family
ID=29575370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010079815A KR100753390B1 (en) | 2001-12-15 | 2001-12-15 | Thickness monitoring pattern for oxide cmp process |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100753390B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7195933B2 (en) | 2003-06-03 | 2007-03-27 | Samsung Electronics Co., Ltd. | Semiconductor device having a measuring pattern and a method of measuring the semiconductor device using the measuring pattern |
KR100887010B1 (en) * | 2007-05-25 | 2009-03-04 | 주식회사 동부하이텍 | Method for forming photo align key in a metal photo process |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3104345B2 (en) * | 1991-11-15 | 2000-10-30 | 日本電気株式会社 | Semiconductor device |
TW272310B (en) * | 1994-11-09 | 1996-03-11 | At & T Corp | Process for producing multi-level metallization in an integrated circuit |
KR100319883B1 (en) * | 1999-03-16 | 2002-01-10 | 윤종용 | Semiconductor device having dummy pattern around pad |
JP4836304B2 (en) * | 1999-12-15 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
-
2001
- 2001-12-15 KR KR1020010079815A patent/KR100753390B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7195933B2 (en) | 2003-06-03 | 2007-03-27 | Samsung Electronics Co., Ltd. | Semiconductor device having a measuring pattern and a method of measuring the semiconductor device using the measuring pattern |
KR100887010B1 (en) * | 2007-05-25 | 2009-03-04 | 주식회사 동부하이텍 | Method for forming photo align key in a metal photo process |
Also Published As
Publication number | Publication date |
---|---|
KR100753390B1 (en) | 2007-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100319883B1 (en) | Semiconductor device having dummy pattern around pad | |
US6723614B2 (en) | Semiconductor device comprising layered positional detection marks and manufacturing method thereof | |
US8022560B2 (en) | Overlay mark | |
KR20030014343A (en) | Semiconductor device and process for the same | |
US5910679A (en) | Method for fabricating semiconductor device having a crack resistant contact hole and a semiconductor device having a crack resistant hole | |
KR100753390B1 (en) | Thickness monitoring pattern for oxide cmp process | |
US6194318B1 (en) | Manufacturing multiple layered structures of large scale integrated semiconductor devices | |
KR100366744B1 (en) | Semiconductor device and method of manufacturing the same | |
US20090212794A1 (en) | Test key for semiconductor structure | |
JP3665551B2 (en) | Semiconductor wafer evaluation pattern and semiconductor wafer evaluation method using the same | |
KR100787745B1 (en) | Pcm test pattern for menufacturing semiconductor device | |
KR0125307B1 (en) | Dummy patterning method of semiconductor device | |
KR20080088679A (en) | Method for manufacturing of semiconductor device | |
KR100611109B1 (en) | Method For Detecting Contact Hole of Semiconductor Device | |
KR100272262B1 (en) | Characteristics of gate oxide and test pattern for measuring failure | |
TW201837977A (en) | Semiconductor device and critical dimension defining method thereof | |
KR100403351B1 (en) | Method for forming etch monitoring box in dual damascene process | |
KR100520509B1 (en) | A equipment for monitoring electrical test of dielectric layer using guardring pattern | |
KR100369349B1 (en) | Apparatus for finger-print recognition | |
KR20010109370A (en) | Method for forming self aligned contact hole | |
KR20020001019A (en) | Method of fabricating semiconductor device with fuse | |
KR20030001828A (en) | Fabrication method of capacitor in semiconductor device | |
KR20010001448A (en) | A fabricating method for semiconductor device | |
KR100445408B1 (en) | Contact method of semiconductor device for easily performing storage electrode contact process | |
KR20000027649A (en) | Test pattern of cell capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |