KR20030049284A - 플립칩 본딩용 패키지기판 - Google Patents
플립칩 본딩용 패키지기판 Download PDFInfo
- Publication number
- KR20030049284A KR20030049284A KR1020010079454A KR20010079454A KR20030049284A KR 20030049284 A KR20030049284 A KR 20030049284A KR 1020010079454 A KR1020010079454 A KR 1020010079454A KR 20010079454 A KR20010079454 A KR 20010079454A KR 20030049284 A KR20030049284 A KR 20030049284A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- package substrate
- underfill
- bumps
- flip chip
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 48
- 239000000463 material Substances 0.000 claims abstract description 26
- 239000002245 particle Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 abstract description 10
- 230000008569 process Effects 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은, 칩과 패키지기판 사이의 공간에 언더필 재료를 충전할 때에 그 원할히 확산시켜 전체 공간에 균일한 형성을 도모하기 위해서 사용될 언더필 재료의 입자크기보다 3-6배정도 높은 연결패드를 구비한 패키지 기판을 제공한다.
본 발명의 패키지기판에 의하면, 칩과 패키지 기판 사이의 공간 전체에 언더필이 균일하게 확산되어 형성됨으로써 결합강도를 향상시키고, 결국 칩 소자의 신뢰성을 극대화시킬 수 있다.
Description
본 발명은 플립 칩 본딩을 위한 패키지기판에 관한 것으로, 특히 칩의 실장영역에 형성된 복수개의 연결패드의 높이를 소정의 높이로 증가시켜 칩과 패키지 사이에 충분한 공간을 확보함으로써 언더필의 효과적인 확산을 도모하기 위한 패키지에 관한 것이다.
최근에, 패키지는 소형화, 고밀도화되고 있으며, 반도체 칩의 성능 향상과함께 패키지의 형태도 다양하게 변화되고 있다. 통상, 칩을 패키지에 실장하는 방법은 와이어 본딩(wire bonding) 방식과, 플립 칩 본딩(Flip Chip bonding) 방식이 있다. 특히 플립 칩 본딩 방식은 칩과 인쇄회로기판 사이의 전기적 특성을 향상시킬 수 있는 방법으로 보다 유리한 것으로 알려져 있다.
그러나, 플립 칩 본딩만을 이용한 칩 실장방식은 결합강도 및 전기적 연결에 문제가 발생될 수 있어 칩소자의 신뢰성을 완전히 보장하는데는 많은 문제가 있다. 따라서, 패키지기판과 칩 사이의 공간에 언더필재료를 충전하여 칩의 범프와 패키지기판의 연결패드 사이의 결합강도를 보완함으로써 안정적인 전기적인 연결을 확보한다.
도 1은 종래의 플립칩 본딩용 패키지기판(11)의 일예를 나타낸다. 칩(15)의 하면에 형성된 범프(17)를 패키지기판(11)의 실장영역(11A)에 마련된 연결패드(13)에 정렬시킨 후에 예비접합을 시킨다. 이어 리플로우(reflow)공정을 수행하여 상기 범프(17)를 도전체로 이루어진 연결패드(13)에 접합시킴으로써 상기 연결패드(13)를 통해 상기 칩(15)을 패키지기판(11)에 형성된 신호라인(미도시)에 전기적으로 연결시키는 동시에 기계적으로 고정시킨다. 또한, 상기 칩 소자(15)의 동작에 대한 신뢰성을 확보하기 위하여 상기 칩(15)과 패키지기판(11) 사이의 공간에 소정의 언더필재료를 주입한다.
상기 언더필은 물리적 또는 화학적인 외부환경으로부터 보호할 뿐만 아니라 온도변화에 따른 칩(15)과 패키지기판(11)의 열팽창 계수의 차에 의해 발생하는 열응력에 대한 보강재로 작용하므로, 플립 칩 본딩 기술에 있어서 칩(15)의 신뢰성을 확보하는데 매우 중요한 역할을 한다.
그러나, 칩(15)과 패키지기판(11) 사이의 공간은 매우 작으며, 반도체 칩의 크기가 커짐에 따라 충전에 소요되는 시간이 길어지고 내부에 위치하는 범프에 의해 충전재의 흐름에 있어서의 불균형이 발생된다. 결국, 이는 공극(void) 이 발생되는 원인이 되기도 한다.
따라서, 당 기술분야에서는, 플립칩 본딩방식을 칩을 실장한 경우에, 언더필을 효율적으로 형성할 수 있는 고안이 요구되어 왔다.
본 발명은 상기 문제점을 해결하기 위해서 안출된 것으로, 그 목적은 칩 소자의 신뢰성 향상을 위해 칩과 패키지기판 사이에 언더필 재료를 충전할 때에 그 원할한 흐름을 도모하기 위해서 사용될 언더필 재료의 입자크기보다 3-6배정도 높은 연결패드가 마련된 패키지 기판을 제공하는데 있다.
본 발명의 다른 목적은 상기 패키지 기판을 이용하여 언더필 충전의 효율성을 높힌 패키지 구조물을 제공하는데 있다.
도1은 종래의 플립칩 본딩용 패키지기판의 단면도를 도시한다.
도2는 본 발명의 일실시형태에 따른 플립칩 본딩용 패키지기판의 단면도이다.
<도면의 주요부분에 대한 부호설명>
21: 패키지기판23: 연결패드
25: 칩27: 범프
29: 언더필
본 발명은, 플립칩 본딩에 이용하여 칩을 실장하기 위한 패키지기판에 있어서, 상기 칩이 실장될 영역에 형성되어 상기 칩 하면에 마련된 복수개의 범프에 대응하는 위치에 형성된 복수개의 연결패드를 포함하고, 상기 복수개의 연결패드는 그 패키지기판과 칩 사이 공간을 충전할 언더필 재료의 입자크기의 3배 내지 6배의 크기를 갖는 패키지 기판을 제공한다.
특히, 본 발명에 따른 패키지기판의 연결패드는 약 30㎛의 높이로 형성하는 것이 바람직하다.
나아가, 본 발명은 상기 패키지 기판을 이용한 패키지 구조물을 제공하여 언더필 형성공정을 효율적으로 수행할 수 있다. 즉, 하면에 마련된 복수개의 범프가 마련된 칩과, 상기 복수개의 연결패드과 연결되어 상기 칩을 실장하기 위한 복수개의 범프가 마련된 패키지 기판과, 상기 칩의 하면과 상기 패키지기판 상면의 사이에 형성된 언더필을 포함하고, 상기 복수개의 연결패드는 상기 언더필를 구성하는 재료의 입자크기의 3배 내지 6배의 크기를 갖는 패키지기판을 제공한다.
이하, 도면을 참조하여, 본 발명의 일실시형태를 보다 상세하게 설명하기로 한다.
도2는 본 발명의 일실시형태에 따른 플립칩 본딩용 패키지기판(21)을 도시한다. 도2를 참조하면, 본 실시형태에 따른 패키지기판(21)은 캐비티가 형성된 상부기판(21a)을 포함하여 3개의 기판(21a,21b,21c)이 적층되어 이루어진다. 상기 상부기판(21a)에 형성된 캐비티는 칩(25)이 실장될 영역을 제공한다. 또한, 칩(25)은 그 하면에 플립칩 본딩을 위한 복수개의 범프(27)가 형성되어 있으며, 상기 실장영역에는 상기 칩하면의 범프(27)에 대응하는 위치에 복수개의 연결패드(23)가 형성되어 있다. 상기 연결패드(23)는 텅스텐, 니켈 또는 금과 같은 금속으로 이루어질 수 있다.
상기 칩(25)은 범프(27)를 이용하여 연결패드(23)에 접합되어 상기 패키지 기판(21)의 신호라인(미도시)과 전기적으로 연결되며, 동시에 기계적으로 고정된다. 또한, 상기 칩(25)과 패키지 기판(21) 사이의 공간에는 언더필(29)이 형성된다.
상기 언더필(29)은 에폭시 수지 등으로 이루어진 통상의 언더필 재료를 칩(25)과 패키지 기판(21) 사이에 충전시켜 형성된 것으로 상호결합강도를 강화시킨다.
만약, 언더필 재료가 원활하게 칩(25)과 패키지 기판(21)의 공간을 흐르지 못하여 공극이 형성되거나, 심지어 언더필재료 공급위치의 반대편에는 언더필재료가 충분히 제공되지 않아 부분적으로 언더필이 형성되지 않을 수도 있다. 이와 같은 불량한 언더필은 칩과 기판 간의 결합강도는 향상되지 못하여, 칩 소자의 신뢰성을 확보하는 수단으로 효과적으로 활용될 수 없었다.
따라서, 언더필형성을 칩과 패키지기판 사이에 균일하게 확산시켜 충전된 구조로 형성하는 것이 중요하다. 이를 위해서는, 에폭시 수지등의 언더필 재료가 그 공간 사이를 원활하게 공급될 수 있도록 보장해야 한다.
본 발명에서는 패키지기판(21) 상에 형성된 연결패드(23)의 높이(H)를 언더필재료의 입경을 고려하여 높게 형성함으로써 패키지기판(21)과 칩(25) 사이의 공간을 안정적으로 확보하는 방도를 제시하고 있다. 이와 같이, 안정적으로 확보된 공간을 통한 언더필재료의 효과적인 확산을 기대할 수 있다.
보다 구체적으로는, 상기 언더필(29)이 칩(25)과 패키지기판(21) 사이에 원활히 형성될 수 있도록, 상기 연결패드(23)는 언더필 재료의 입경보다 3배 내지 6배의 높이를 갖는다. 일반적으로, 언더필 재료로 사용되는 에폭시수지의 입경은 통상 5-10㎛인데 반해, 종래의 연결패드 높이는 약 10㎛이상의 높이에 불과하여 원활한 언더필 재료의 확산을 방해하는 원인이 되었다.
도2에 도시된 바와 같이, 본 실시형태에서는, 일반적으로 사용되는 에폭시등의 언더필 재료의 입경을 고려하여 약 30㎛인 높이를 갖는 연결패드를 제공하고 있다. 따라서, 칩(25)과 패키지기판(21) 사이의 공간에 언더필 재료를 충전할 때에 원활히 확산되어 전체 공간에 균일한 형성을 도모할 수 있다.
이상에서 설명한 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 명백할 것이다.
상술한 바와 같이, 본 발명에 따르면, 칩과 패키지기판 사이의 공간에 언더필 재료를 충전할 때에 그 원활히 확산시켜 전체 공간에 균일한 형성을 도모하기 위해서 사용될 언더필 재료의 입자크기보다 3-6배정도 높은 연결패드를 구비한 패키지 기판을 제공한다.
따라서, 본 발명에서는, 칩과 패키지 기판 사이의 공간 전체에 언더필이 균일하게 확산되어 형성됨으로써 결합강도를 향상시키고, 결국 칩 소자의 신뢰성을 극대화시킬 수 있다.
Claims (3)
- 플립칩 본딩에 이용하여 칩을 실장하기 위한 패키지기판에 있어서,상기 칩이 실장될 영역에 형성되어 상기 칩 하면에 마련된 복수개의 범프에 대응하는 위치에 형성된 복수개의 연결패드를 포함하고, 상기 복수개의 연결패드는 그 패키지기판과 칩 사이 공간을 충전할 언더필 재료의 입자크기의 3배 내지 6배의 크기를 갖는 패키지 기판.
- 제1항에 있어서, 상기 복수개의 연결패드는 약 30㎛인 것을 특징으로 하는 패키지 기판.
- 하면에 마련된 복수개의 범프가 마련된 칩;상기 복수개의 연결패드과 연결되어 상기 칩을 실장하기 위한 복수개의 범프가 마련된 패키지 기판; 및상기 칩의 하면과 상기 패키지기판 상면의 사이에 형성된 언더필을 포함하고, 상기 복수개의 연결패드는 상기 언더필를 구성하는 재료의 입자크기의 3배 내지 6배의 크기를 갖는 패키지 구조물.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010079454A KR20030049284A (ko) | 2001-12-14 | 2001-12-14 | 플립칩 본딩용 패키지기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010079454A KR20030049284A (ko) | 2001-12-14 | 2001-12-14 | 플립칩 본딩용 패키지기판 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030049284A true KR20030049284A (ko) | 2003-06-25 |
Family
ID=29575103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010079454A KR20030049284A (ko) | 2001-12-14 | 2001-12-14 | 플립칩 본딩용 패키지기판 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030049284A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200449264Y1 (ko) * | 2008-02-29 | 2010-06-29 | (주) 아이젠 | 비데의 건조장치 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4999699A (en) * | 1990-03-14 | 1991-03-12 | International Business Machines Corporation | Solder interconnection structure and process for making |
| JPH11288979A (ja) * | 1998-02-02 | 1999-10-19 | Shin Etsu Chem Co Ltd | 半導体装置の製造方法 |
| JP2000294692A (ja) * | 1999-04-06 | 2000-10-20 | Hitachi Ltd | 樹脂封止型電子装置及びその製造方法並びにそれを使用した内燃機関用点火コイル装置 |
| KR20010030703A (ko) * | 1998-09-28 | 2001-04-16 | 가나이 쓰토무 | 반도체 패키지 및 그에 있어서의 플립 칩 접합 방법 |
| KR20010063682A (ko) * | 1999-12-24 | 2001-07-09 | 윤종용 | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 |
-
2001
- 2001-12-14 KR KR1020010079454A patent/KR20030049284A/ko not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4999699A (en) * | 1990-03-14 | 1991-03-12 | International Business Machines Corporation | Solder interconnection structure and process for making |
| JPH11288979A (ja) * | 1998-02-02 | 1999-10-19 | Shin Etsu Chem Co Ltd | 半導体装置の製造方法 |
| KR20010030703A (ko) * | 1998-09-28 | 2001-04-16 | 가나이 쓰토무 | 반도체 패키지 및 그에 있어서의 플립 칩 접합 방법 |
| JP2000294692A (ja) * | 1999-04-06 | 2000-10-20 | Hitachi Ltd | 樹脂封止型電子装置及びその製造方法並びにそれを使用した内燃機関用点火コイル装置 |
| KR20010063682A (ko) * | 1999-12-24 | 2001-07-09 | 윤종용 | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200449264Y1 (ko) * | 2008-02-29 | 2010-06-29 | (주) 아이젠 | 비데의 건조장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6768190B2 (en) | Stack type flip-chip package | |
| US8129221B2 (en) | Semiconductor package and method of forming the same | |
| US7034388B2 (en) | Stack type flip-chip package | |
| KR101710178B1 (ko) | 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지 | |
| US7446409B2 (en) | Cavity-down multiple-chip package | |
| US6265775B1 (en) | Flip chip technique for chip assembly | |
| US5849606A (en) | Semiconductor device and manufacturing of the same | |
| US7224048B1 (en) | Flip chip ball grid array package | |
| US20070075435A1 (en) | Semiconductor device | |
| US20040217485A1 (en) | Stacked flip chip package | |
| CN101582395B (zh) | 布线基板 | |
| WO2002103793A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication associe | |
| JPH09129670A (ja) | フリップチップのための接点高密度型ボール・グリッド・アレー・パッケージ | |
| JP2000260912A (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
| US7667473B1 (en) | Flip-chip package having thermal expansion posts | |
| KR20060129949A (ko) | 적층형 반도체 패키지 | |
| US6294838B1 (en) | Multi-chip stacked package | |
| US20030030968A1 (en) | Microelectronic assembly with stiffening member | |
| KR19980032206A (ko) | 고성능 멀티 칩 모듈 패키지 | |
| JP2009038391A (ja) | 超薄型高速フリップチップパッケージ | |
| US20080258288A1 (en) | Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same | |
| CN101477979A (zh) | 多芯片封装体 | |
| US7180183B2 (en) | Semiconductor device with reinforced under-support structure and method of fabricating the same | |
| JP2001077294A (ja) | 半導体装置 | |
| KR20210147453A (ko) | 반도체 패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |