KR20030049109A - Fabricating method of Image sensor - Google Patents
Fabricating method of Image sensor Download PDFInfo
- Publication number
- KR20030049109A KR20030049109A KR1020010079223A KR20010079223A KR20030049109A KR 20030049109 A KR20030049109 A KR 20030049109A KR 1020010079223 A KR1020010079223 A KR 1020010079223A KR 20010079223 A KR20010079223 A KR 20010079223A KR 20030049109 A KR20030049109 A KR 20030049109A
- Authority
- KR
- South Korea
- Prior art keywords
- impurity region
- image sensor
- forming
- region
- photodiode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000012535 impurity Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000005468 ion implantation Methods 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 abstract description 3
- 230000036211 photosensitivity Effects 0.000 abstract description 3
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 229910052732 germanium Inorganic materials 0.000 abstract 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 abstract 1
- 206010034960 Photophobia Diseases 0.000 description 5
- 208000013469 light sensitivity Diseases 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Abstract
Description
본 발명은 반도체 소자에 관한 것으로 특히, 이미지센서에 관한 것으로, 더욱 상세하게는 Ge을 이용하여 광감도를 향상시킬 수 있는 이미지센서 제조 방법에관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to an image sensor, and more particularly, to an image sensor manufacturing method capable of improving light sensitivity using Ge.
일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. In a double charge coupled device (CCD), individual metal-oxide-silicon (MOS) capacitors are very different from each other. A device in which charge carriers are stored and transported in a capacitor while being located in close proximity, and CMOS (Complementary MOS) image sensor is a CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. Is a device that employs a switching method that creates MOS transistors by the number of pixels and sequentially detects the output using them.
이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율(이를 통상 Fill Factor"라 한다)을 크게 하려는 노력이 진행되고 있다.In the manufacture of such various image sensors, efforts are being made to increase the photo sensitivity of the image sensor, one of which is a condensing technology. For example, a CMOS image sensor is composed of a photodiode for detecting light and a portion of a CMOS logic circuit for processing the detected light into an electrical signal to make data. To increase light sensitivity, the ratio of the photodiode to the total image sensor area is increased. Efforts have been made to increase (usually referred to as Fill Factor).
도 1a 내지 도 1c는 종래기술에 따른 이미지센서 제조 공정을 도시한 단면도이다.1A to 1C are cross-sectional views illustrating an image sensor manufacturing process according to the prior art.
이하, 도 1a 내지 도 1c를 참조하여 종래의 이미지센서 제조 공정을 살펴보는 바, 여기서 반도체층(10)은 고농도인 P++ 층 및 P-Epi층이 적층된 것을 이용하는 바, 이하 도면의 간략화를 위해 반도체층(10)으로 칭한다.Hereinafter, a conventional image sensor manufacturing process will be described with reference to FIGS. 1A to 1C, where the semiconductor layer 10 uses a high concentration of a P ++ layer and a P-Epi layer. The semiconductor layer 10 is called.
먼저, 이후 열공정에 의한 측면 확산(Lateral Diffusion)을 통해 소스 팔로워(Source Follower) 역할을 하는 드라이브 게이트(Drive Gate, Dx)와 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 게이트(Select Gate, Sx)를 내포할 수 있도록 P-well(도시하지 않음)을 형성시키는 공정을 실시한다.First of all, the drive gate (Dx) serving as a source follower and the switching gate (addressing) can be addressed by switching. A step of forming a P-well (not shown) is carried out so as to contain (Select Gate, Sx).
이어서, 도 1a에 도시된 바와 같이, 반도체층(10)에 국부적으로 필드 절연막(11)을 형성한 다음, 필드 절연막(11)과 떨어진 영역에 게이트전극(12, 13) 예컨대, 트랜스퍼 게이트(Transfer gate)를 형성하는 바, 이는 포토다이오드에서 플로팅 센싱 노드(Floating sensing node; 이하 FD라 함)로 광전자를 운반하기 위한 역할을 한다. 이어서, 이온주입 마스크(14)를 이용하여 필드 절연막(11)과 게이트전극(12, 13)에 접하는 포토다이오드용 불순물 영역(n-)을 반도체층(10) 내부에 소정의 깊이로 형성하는 바, 높은 에너지를 이용하여 저농도로 도핑한다.Subsequently, as shown in FIG. 1A, the field insulating film 11 is locally formed in the semiconductor layer 10, and then the gate electrodes 12 and 13, for example, a transfer gate are transferred to a region away from the field insulating film 11. A gate is formed, which serves to transport the optoelectronic from the photodiode to the floating sensing node (hereinafter referred to as FD). Subsequently, an impurity region n- for photodiode contacting the field insulating film 11 and the gate electrodes 12 and 13 by using the ion implantation mask 14 is formed in the semiconductor layer 10 to a predetermined depth. Doping with low energy using high energy.
다음으로 도 1b에 도시된 바와 같이, 피알 스트립(PR strip)을 통해 이온주입 마스크(14)를 제거한 다음, 산화막 또는 질화막 등을 전면에 증착한 후 전면식각을 통해 게이트전극(12, 13) 측벽에 스페이서(15)를 형성한다. 여기서, 스페이서는 후속 이온주입을 통한 얕은 드레인 접합(Lightly Doped Drain; 이하 LDD라 함)을 형성하여 핫 캐리어(Hot carrier) 효과 등을 억제하기 위한 것이다. 이어서, FD 형성을 위한 고농도의 N형 불순물을 이온주입하여 n+를 형성한다.Next, as shown in FIG. 1B, the ion implantation mask 14 is removed through a PR strip, and an oxide film or a nitride film is deposited on the entire surface, and then the sidewalls of the gate electrodes 12 and 13 are formed through the entire surface etching. The spacer 15 is formed in the groove. Here, the spacer is to form a lightly doped drain (LDD) through subsequent ion implantation to suppress a hot carrier effect. Subsequently, a high concentration of N-type impurities for forming FD is ion-implanted to form n +.
다음으로 도 1c에 도시된 바와 같이, 포토다이오드용 P형 전극 형성을 위한 이온주입을 실시하여 n- 영역의 상부와 반도체층(10) 표면에 접하는 불순물영역(P0)을 형성함으로써, P/N/P 접합에 의해 공핍영역이 형성되면서 포토다이오드가 형성되고 P/N 접합의 FD(n+)가 형성된다.Next, as shown in FIG. 1C, ion implantation for forming a P-type electrode for a photodiode is performed to form an impurity region P0 in contact with the upper surface of the n− region and the surface of the semiconductor layer 10. As the depletion region is formed by the / P junction, a photodiode is formed and an FD (n +) of the P / N junction is formed.
그러나, 전술한 종래의 이미지센서는 반도체층으로 사용된 실리콘의 밴드갭 에너지가 커서 전자-정공 쌍(Electron-Hole Pair; 이하 EHP라 함)의 형성이 용이하지 않아 광감도가 떨어지는 문제점이 발생한다.However, the conventional image sensor described above has a problem in that the sensitivity of the light is decreased because the band gap energy of silicon used as the semiconductor layer is large, so that formation of an electron-hole pair (hereinafter referred to as EHP) is not easy.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, EHP 생성을 증가시켜 광감도를 향상시킬 수 있는 이미지센서 제조 방법을 제공하는데 그 목적이 있다.The present invention proposed to solve the problems of the prior art as described above, an object of the present invention is to provide an image sensor manufacturing method that can improve the light sensitivity by increasing the EHP generation.
도 1a 내지 도 1c는 종래기술에 따른 이미지센서 제조 공정을 도시한 단면도,1A to 1C are cross-sectional views illustrating an image sensor manufacturing process according to the prior art;
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도.2A to 2C are cross-sectional views illustrating an image sensor manufacturing process according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
20 : 반도체층21 : 제1불순물 영역20 semiconductor layer 21 first impurity region
22 : 필드 절연막23, 24 : 게이트전극22: field insulating film 23, 24: gate electrode
26 : 스페이서26: spacer
상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 반도체층을 선택적으로 식각하여 포토다이오드용 트렌치를 형성하는 단계; 제2도전형의 포토다이오드용 제1불순물 영역을 형성하기 위해 상기 트렌치에 제2도전형 물질이 도핑된 Ge을 매립 및 평탄화하는 단계; 상기 Ge영역의 일측에 접하도록 필드절연막을 형성하는 단계; 상기 Ge영역의 타측에 접하도록 게이트전극을 형성하는 단계; 이온주입을 통해 상기 포토다이오드용 Ge영역과 상기 게이트전극이 오버랩되는 반도체층에 제2도전형의 포토다이오드용 제2불순물 영역을 형성하는 단계; 및 이온주입을 통해 상기 제1불순물 영역 상부의 표면에 제1도전형의 포토다이오드용 제3불순물 영역을 형성하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of selectively etching the first conductive semiconductor layer to form a trench for a photodiode; Embedding and planarizing a Ge doped with a second conductive material in the trench to form a first impurity region for a second conductive photodiode; Forming a field insulating film in contact with one side of the Ge region; Forming a gate electrode to be in contact with the other side of the Ge region; Forming a second impurity region for a photodiode of a second conductivity type in a semiconductor layer in which the Ge region for photodiode and the gate electrode overlap with each other by ion implantation; And forming a third impurity region for a photodiode of a first conductivity type on the surface of the first impurity region through ion implantation.
본 발명은, 포토다이오드 형성 영역을 트렌치 식각한 뒤 트렌치 내부에 저농도 Ge층을 형성하여 EHP 생성에 따른 광감도 향상을 기하며, N형 불순물을 추가로 이온주입하여 공정 마진 확보 및 배리어 포텐셜(Barrier petential)을 제거함으로써, 광특성을 향상시키는 것을 기술적 특징으로 한다.According to the present invention, the photodiode forming region is trench-etched to form a low concentration Ge layer inside the trench to improve the photosensitivity due to the generation of EHP. It is a technical feature to improve an optical characteristic by removing ().
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도이다.2A to 2D are cross-sectional views illustrating an image sensor manufacturing process according to an exemplary embodiment of the present invention.
이하, 도 2a 내지 도 2d를 참조하여 종래의 이미지센서 제조 공정을 살펴보는 바, 여기서 반도체층(20)은 고농도인 P++ 층 및 P-Epi층이 적층된 것을 이용하는 바, 이하 도면의 간략화를 위해 반도체층(20)으로 칭한다.Hereinafter, a conventional image sensor manufacturing process will be described with reference to FIGS. 2A to 2D, where the semiconductor layer 20 uses a high concentration of a P ++ layer and a P-Epi layer, for simplicity of the following drawings. This is called the semiconductor layer 20.
먼저, 이후 열공정에 의한 측면 확산(Lateral Diffusion)을 통해 소스 팔로워(Source Follower) 역할을 하는 드라이브 게이트(Drive Gate, Dx)와 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 게이트(Select Gate, Sx)를 내포할 수 있도록 P-well(도시하지 않음)을 형성시키는 공정을 실시한다.First of all, the drive gate (Dx) serving as a source follower and the switching gate (addressing) can be addressed by switching. A step of forming a P-well (not shown) is carried out so as to contain (Select Gate, Sx).
이어서, 도 2a에 도시된 바와 같이 반도체층(20) 상에 포토다이오드(이하 PD라 함) 형성용 마스크를 이용하여 반도체층을 선택적으로 식각하여 PD용 트렌치(도시하지 않음)를 형성한 다음, 세정 공정 등을 통해 잔류물을 제거한다.Subsequently, as shown in FIG. 2A, the semiconductor layer is selectively etched using a mask for forming a photodiode (hereinafter referred to as PD) on the semiconductor layer 20 to form a trench for PD (not shown). The residue is removed by a cleaning process or the like.
이어서, 저농도의 N형 불순물이 도핑된 Ge을 트렌치 내부를 충분히 메울수 있도록 증착한 다음, 화학 기계적 연마(Chemical Mechanical Polishing; 이하 CMP라 함) 등의 공정을 통해 트렌치 내에 매립되어 상부가 평탄한 n- 영역(21)을 형성한다.Subsequently, Ge, which is doped with a low concentration of N-type impurities, is deposited to sufficiently fill the inside of the trench, and then embedded in the trench through a process such as chemical mechanical polishing (hereinafter referred to as CMP) to form a flat n- The area 21 is formed.
이어서, n- 영역(21)의 일측에 접하도록 필드 절연막(22)을 형성하는 바, 필드 절연막은 통상의 산화막 등을 이용하여 도시된 STI(Shallow Trench Isolation) 이외에 LOCOS(LOCal Oxidation of Silicon) 구조로 형성 할 수 있으며, 이는 상기 트렌치 형성 이전에 형성될 수도 있다.Subsequently, the field insulating film 22 is formed so as to be in contact with one side of the n-region 21. The field insulating film has a LOCOS (LOCal Oxidation of Silicon) structure in addition to the shallow trench isolation (STI) shown using a conventional oxide film or the like. It may be formed as, it may be formed before the trench formation.
다음으로, 도 2b에 도시된 바와 같이 n- 영역(21)의 타측에 접하도록 게이트전극(23, 24)을 형성하는 바, 게이트전극(23, 24)은 소저으이 제어신호에 의해 PD로 부터 생성된 광전하를 FD로 전달하는 역할을 하며, 도면부호 '23'은 게이트절연막을 나타내며, 도면부호 '24'는 폴리실리콘등의 전도성 물질막이다.Next, as shown in FIG. 2B, the gate electrodes 23 and 24 are formed to be in contact with the other side of the n− region 21, and the gate electrodes 23 and 24 are controlled from the PD by a control signal. It serves to transfer the generated photocharge to the FD, '23' denotes a gate insulating film, '24' denotes a conductive material film, such as polysilicon.
이어서, 게이트전극(23, 24)과 n-영역(21)이 오버랩되는 반도체층(20)에 중간농도의 n영역을 형성하기 위한 이온주입 마스크(25)를 형성하고 이온주입을 실시하는 바, n영역은 게이트전극(23, 24) 즉, 트랜스퍼 게이트와 PD의 접경지역에 생성되는 배리어 포텐셜을 제거하는 역할을 한다.Subsequently, an ion implantation mask 25 for forming an intermediate concentration n region is formed in the semiconductor layer 20 in which the gate electrodes 23 and 24 and the n-region 21 overlap, and ion implantation is performed. The n region serves to remove the barrier potential generated at the border region between the gate electrodes 23 and 24, that is, the transfer gate and the PD.
즉, 게이트전극(23, 24) 형성시 마스크 작업의 오정렬로 PD지역의 Ge의 n- 영역(21)과 게이트간의 스페이스가 생기면 광전자가 생성되지 못하는 결과가 초래되므로, 마스크 작업의 공정 마진을 위해 PD와 게이트전극(23, 24)의 인접 부분에만 이온주입 마스크(25)를 사용하여 중간 농도의 N형 불순물 영역(n영역)을 형성한다.That is, when the gate electrodes 23 and 24 are formed, if a space between the gate and the n-region 21 of the Ge in the PD region occurs due to misalignment of the mask operation, photoelectrons cannot be generated. The ion implantation mask 25 is used only in the adjacent portions of the PD and the gate electrodes 23 and 24 to form an intermediate concentration N-type impurity region (n region).
다음으로, 도 2c에 도시된 바와 같이 이온주입 마스크(25)를 제거한 다음, 게이트전극(23, 24) 측벽에 산화막 또는 질화막 계열의 스페이서(26)를 형성하여 후속 이온주입을 통한 LDD 구조를 형성하여 핫 캐리어 효과 등을 억제하도록 한다.Next, as shown in FIG. 2C, the ion implantation mask 25 is removed, and then an LDD structure is formed through subsequent ion implantation by forming spacers 26 based on oxide or nitride layers on the sidewalls of the gate electrodes 23 and 24. To suppress the hot carrier effect.
계속해서, FD 형성을 위한 고농도의 N형 불순물을 이온주입하여 n+를 형성한 다음, 포토다이오드용 P형 전극 형성을 위한 이온주입을 실시하여 n- 영역(21)의 상부와 반도체층(20) 표면에 접하는 불순물 영역(P0)을 형성함으로써, P/N/P 접합에 의해 공핍영역이 형성되면서 포토다이오드가 형성되고 P/N 접합의 FD(n+)가 형성된다.Subsequently, a high concentration of N-type impurities for FD formation are implanted to form n +, and then ion implantation for forming a P-type electrode for photodiodes is performed to form an upper portion of the n− region 21 and the semiconductor layer 20. By forming the impurity region P0 in contact with the surface, the depletion region is formed by the P / N / P junction while the photodiode is formed and the FD (n +) of the P / N junction is formed.
상기한 바와 같이 이루어지는 본 발명은, 실리콘에 비해 EHP 형성이 용이한 Ge를 이용하여 PD를 형성함으로써 광감도를 향상시킬 수 있으며, 종래의 PD 형성용 저농도 n- 영역의 이온주입은 고에너지로 진행하여야 하며 이온주입 장비의 상태에 따라 PD간 특성의 불균일한 문제가 있었으나, n- 영역 형성시 트렌치를 이용하여 직접 증착할 수 있어 PD 제조시 진행되던 2회의 이온주입 공정을 1회로 줄일 수 있는 부가적인 장점이 있으며, n-영역과 게이트전극 사이의 배리어 포텐셜을 제거하여 광특성 중 저조도 특성을 향상시킬 수 있음을 실시예를 통해 알아 보았다.According to the present invention made as described above, the light sensitivity can be improved by forming PD using Ge, which is easier to form EHP than silicon, and conventional ion implantation of low concentration n- region for PD formation should proceed with high energy. And there was a non-uniform problem between the PD characteristics according to the state of the ion implantation equipment, but can be directly deposited by using a trench when forming the n- region, additionally reducing the two ion implantation process performed during PD manufacturing by one time It has been found through the embodiment that the barrier potential between the n-region and the gate electrode can be improved to improve low light characteristics among optical characteristics.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명은, 저조도 특성을 향상시킬 수 있으며, Ge을 이용하여 포토다이오드를 형성함으로써 광감도를 향상시킬 수 있어, 궁극적으로 이미지센서의 성능을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.The above-described present invention can improve the low light characteristics, can improve the light sensitivity by forming a photodiode using Ge, and ultimately can be expected to have an excellent effect that can significantly improve the performance of the image sensor.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010079223A KR100790287B1 (en) | 2001-12-14 | 2001-12-14 | Fabricating method of Image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010079223A KR100790287B1 (en) | 2001-12-14 | 2001-12-14 | Fabricating method of Image sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030049109A true KR20030049109A (en) | 2003-06-25 |
| KR100790287B1 KR100790287B1 (en) | 2007-12-31 |
Family
ID=29574939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010079223A KR100790287B1 (en) | 2001-12-14 | 2001-12-14 | Fabricating method of Image sensor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100790287B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060058573A (en) * | 2004-11-25 | 2006-05-30 | 한국전자통신연구원 | Cmos image sensor |
| WO2006123881A1 (en) * | 2005-05-20 | 2006-11-23 | Siliconfile Technologies Inc. | Silicon-germanium photodiode for image sensor |
| US7531391B2 (en) | 2004-12-29 | 2009-05-12 | Dongbu Electronics, Co., Ltd. | CMOS image sensor and method for manufacturing the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3576033B2 (en) * | 1999-03-31 | 2004-10-13 | 株式会社東芝 | Solid-state imaging device |
| KR20010061349A (en) * | 1999-12-28 | 2001-07-07 | 박종섭 | Image sensor and method for fabrocating the same |
| KR20010061353A (en) * | 1999-12-28 | 2001-07-07 | 박종섭 | Image sensor and method for fabrocating the same |
-
2001
- 2001-12-14 KR KR1020010079223A patent/KR100790287B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060058573A (en) * | 2004-11-25 | 2006-05-30 | 한국전자통신연구원 | Cmos image sensor |
| US7531391B2 (en) | 2004-12-29 | 2009-05-12 | Dongbu Electronics, Co., Ltd. | CMOS image sensor and method for manufacturing the same |
| WO2006123881A1 (en) * | 2005-05-20 | 2006-11-23 | Siliconfile Technologies Inc. | Silicon-germanium photodiode for image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100790287B1 (en) | 2007-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060138470A1 (en) | CMOS image sensor and method for fabricating the same | |
| JP2006041538A (en) | Image sensor having enhanced charge transmission efficiency and its fabrication process | |
| US20080157145A1 (en) | Method of fabricating image sensor | |
| KR100790208B1 (en) | Fabricating method of Image sensor | |
| KR100893054B1 (en) | Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof | |
| KR20100036033A (en) | Transistor, image sensor with the same and method for manufacturing the same | |
| KR100748323B1 (en) | A fabricating method of image sensor | |
| KR20030001116A (en) | Image sensor and fabricating method of the same | |
| KR100790287B1 (en) | Fabricating method of Image sensor | |
| KR100748324B1 (en) | fabricating method Image sensor | |
| KR100535911B1 (en) | CMOS image sensor and its fabricating method | |
| KR100790286B1 (en) | Fabricating method of image sensor | |
| KR100677044B1 (en) | Fabricating method of Image sensor | |
| KR100870823B1 (en) | Imase sensor and method for fabricating of the same | |
| KR100619408B1 (en) | Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof | |
| KR20020058919A (en) | Image sensor capable of improving capacitance of photodiode and charge transport and method for forming the same | |
| KR100730470B1 (en) | Method for manufacturing image sensor | |
| KR100700266B1 (en) | Fabricating method for Image sensor | |
| KR20050062143A (en) | Isolation method of cmos image sensor in pixel area | |
| KR20060127498A (en) | Method of fabricating cmos image sensor to reduce the dark current | |
| KR100535920B1 (en) | Method for fabricating CMOS Image sensor | |
| KR20060059553A (en) | Image sensor having a floating diffusion and methods of forming the same | |
| KR100749254B1 (en) | Fabricating method of image sensor with improved charge transfer efficiency | |
| KR20040059759A (en) | CMOS image sensor with new shape isolation layer and method for fabricating the same | |
| KR100748316B1 (en) | Fabricating method of image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20111129 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |