KR20030049004A - 슬래이브 모드 소자간 유토피아 인터페이스방법 - Google Patents

슬래이브 모드 소자간 유토피아 인터페이스방법 Download PDF

Info

Publication number
KR20030049004A
KR20030049004A KR1020010079069A KR20010079069A KR20030049004A KR 20030049004 A KR20030049004 A KR 20030049004A KR 1020010079069 A KR1020010079069 A KR 1020010079069A KR 20010079069 A KR20010079069 A KR 20010079069A KR 20030049004 A KR20030049004 A KR 20030049004A
Authority
KR
South Korea
Prior art keywords
signal
active
state
atm
cell data
Prior art date
Application number
KR1020010079069A
Other languages
English (en)
Other versions
KR100416799B1 (ko
Inventor
정영서
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0079069A priority Critical patent/KR100416799B1/ko
Publication of KR20030049004A publication Critical patent/KR20030049004A/ko
Application granted granted Critical
Publication of KR100416799B1 publication Critical patent/KR100416799B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 비동기전송모드(Asynchronous Transfer Mode :이하 ATM 이라 함) 소자 중 슬래이브 모드 소자간 유토피아 인터페이스 방법을 공개한다.
이러한 유토피아 인터페이스 방법은, 송신측 ATM 소자로부터 송신할 셀이 있음을 나타내는 제1(OCA) 신호가 액티브(active) 상태로 입력되고 수신측 ATM 소자로부터 수신할 셀이 있음을 나타내는 제2(ICA) 신호가 액티브 상태로 입력되면, 상기 인터페이스 회로는 상기 송신측 ATM 소자가 셀 데이터를 송신하도록 상기 송신측 ATM 소자에게 액티브 상태의 제3(ORDENB) 신호를 출력하고, 상기 수신측 ATM 소자가 셀 데이터를 수신하도록 상기 수신측 ATM 소자에게 액티브 상태의 제4(IWRENB) 신호를 출력하는 제 1 단계와, 상기 송신측 ATM 소자로부터 수신측 ATM 소자로 셀 데이터가 전송되는 동안에 상기 제1 신호와 제2 신호 중 어느 한 신호가 넌액티브(non-active) 상태로 천이되면, 상기 인터페이스 회로는 상기 셀 데이터의 모든 워드가 전송되도록 상기 제3 신호와 제4 신호를 액티브 상태로 유지하는 제 2 단계와, 상기 셀 데이터의 모든 워드가 전송된 후, 상기 인터페이스 회로는 상기 제3 신호를 넌액티브 상태로 천이시키고, 상기 제4 신호를 넌액티브 상태로 천이시켜 상기 두 ATM 소자 사이의 셀 데이터 전송이 멈추도록 하는 제 3 단계를 포함한다.

Description

슬래이브 모드 소자간 유토피아 인터페이스방법 {UTOPIA interfacing method between two slave mode devices}
본 발명은 비동기전송모드(Asynchronous Transfer Mode :이하 ATM 이라 함) 소자 중 슬래이브 모드로 구동하는 두 개의 소자 사이를 정합하는 유토피아 인터페이스방법에 관한 것이다.
일반적으로 인터넷 접속 가능 단말기를 인터넷에 접속시키는 인터넷 접속시스템은, 이용자 단말기와 다수의 가입자선로를 통해 연결되어 데이터를 다중화하는 멀티모뎀집속장치(M-DSLAM : Multi-Digital Subscriber Line Access Multiplexor)와, 이 멀티모뎀집속장치에서 집속된 데이터를 STM-1 레벨의 광 링크로 변환하는 동기디지털계층(SDH : Synchronous Digital Hierarchy) 전송시스템과, 이 광 링크를 인터넷에 연결시키는 네트워크접속서버(NAS : Network Access Server)로 이루어진다. 멀티모뎀집속장치(M-DSLAM)는 ATM(Asynchronous Transfer Mode) 데이터를 STM-1 광 링크에 실어서 SDH 전송시스템에게 전송하는데, 이 멀티모뎀집속장치(M-DSLAM)의 네트워크 인터페이스 유니트(NIU : Network Interface Unit)는 다수의 ATM 칩(chip)들로 이루어진다.
각 ATM 칩들은 리드인에이블(Read-enable)신호의 방향에 따라 2가지 동작 모드로 구분되는데, 리드인에이블(Read-enable)신호가 출력인 경우에는 마스터 모드(master mode) 소자이고, 리드인에이블(Read-enable)신호가 입력인 경우에는 슬래이브 모드(slave mode) 소자이다. 하나의 마스터 모드 소자와 하나의 슬래이브 소자 사이의 인터페이스는 주로 유토피아(UTOPIA : Universal Test & Operations PHY Interface for ATM) 인터페이스에 의해 이루어진다.
하나의 ATM 장치를 설계할 때 임의의 두 ATM 칩을 연결하여야 할 경우, 두 ATM 칩이 하나는 마스터 모드로, 다른 하나는 슬래이브 모드로 동작하면 바로 유토피아 인터페이스로 연결할 수 있다. 그러나, 연결하여야 할 두 ATM 칩이 둘 다 슬래이브 모드로만 동작하는 경우에는 두 ATM 소자를 유토피아 인터페이스로 연결할수 없는 문제점이 있었다.
본 발명의 목적은 슬래이브 모드로 동작하는 두 ATM 소자 사이를 유토피아 인터페이스하는 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 슬레이브 모드 소자간 유토피아 인터페이스 방법은 동일 모드로 동작하는 두 개의 ATM 소자간에 셀 데이터 전송이 이루어지도록 상기 두 ATM 소자 사이를 정합하는 인터페이스 회로에서의 인터페이스 방법에 있어서, 송신측 ATM 소자로부터 송신할 셀이 있음을 나타내는 제1(OCA) 신호가 액티브(active) 상태로 입력되고 수신측 ATM 소자로부터 수신할 셀이 있음을 나타내는 제2(ICA) 신호가 액티브 상태로 입력되면, 상기 인터페이스 회로는 상기 송신측 ATM 소자가 셀 데이터를 송신하도록 상기 송신측 ATM 소자에게 액티브 상태의 제3(ORDENB) 신호를 출력하고, 상기 수신측 ATM 소자가 셀 데이터를 수신하도록 상기 수신측 ATM 소자에게 액티브 상태의 제4(IWRENB) 신호를 출력하는 제 1 단계와, 상기 송신측 ATM 소자로부터 수신측 ATM 소자로 셀 데이터가 전송되는 동안에 상기 제1 신호와 제2 신호 중 어느 한 신호가 넌액티브(non-active) 상태로 천이되면, 상기 인터페이스 회로는 상기 셀 데이터의 모든 워드가 전송되도록 상기 제3 신호와 제4 신호를 액티브 상태로 유지하는 제 2 단계와, 상기 셀 데이터의 모든 워드가 전송된 후, 상기 인터페이스 회로는 상기 제3 신호를 넌액티브 상태로 천이시키고, 상기 제4 신호를 넌액티브 상태로 천이시켜 상기 두 ATM 소자 사이의 셀 데이터 전송이 멈추도록 하는 제 3 단계를 포함한 것을 특징으로 한다.
도 1은 본 발명의 한 실시예에 따른 슬래이브 모드 소자간 유토피아 인터페이스 회로를 도시한 도면,
도 2와 도 4 및 도 5는 본 발명의 한 실시예에 따른 유토피아 인터페이스 회로의 동작 타이밍도,
도 3은 본 발명의 한 실시예에 따른 유토피아 인터페이스 회로의 동작 상태도이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
11 : 유토피아 인터페이스 회로12 : RCMP
13 : ATLAS
이하, 첨부한 도면을 참고로 하여 본 발명의 슬래이브 모드 소자간 유토피아 인터페이스 방법을 설명하면 다음과 같다.
도 1은 본 발명에 따른 슬래이브 모드 소자간 유토피아 인터페이스 회로를 도시한 도면이다. 이 슬래이브 모드 소자간 유토피아 인터페이스 회로(11)는 필드 프로그래머블 게이트 어레이(FPGA : Field Programmable Gate Array)를 이용하여 구현한다. 슬래이브 모드로만 동작하는 ATM 소자로는, PMC사의 RCMP와 ATLAS가 있는데 도 1에서는 일 예로서 RCMP(12)와 ATLAS(13) 사이를 인터페이스하는 회로가 도시되어 있다. RCMP(12)와 ATLAS(13) 사이의 유토피아 인터페이스는 데이터가 16비트, 27워드 인터페이스이다.
RCMP(12)는 송신 버퍼에 송신할 셀이 있을 때 액티브(active) 상태가 되는 RCMP_OCA 신호 출력단자와, 셀 송신이 가능할 때 액티브 상태로 입력되는 RCMP_ORDENB 신호 입력단자와, 16비트 송신 셀 데이터 및 그의 패리티 정보(ODAT & OPRTY)가 출력되는 단자와, 셀의 송신시작을 알리는 OSOC 신호 출력단자와, 유토피아 클럭신호를 입력받는 OFCLK 신호 입력단자를 구비한다. 한편, ATLAS(13)는 수신 버퍼에 수신할 셀이 있을 때 액티브 상태가 되는 ATLAS_ICA 신호 출력단자와, 셀 수신이 가능할 때 액티브 상태로 입력되는 ATLAS_IWRENB 신호 입력단자와, 16비트 수신 셀 데이터 및 그의 패리티 정보(IDAT & IPRTY)가 입력되는 단자와, 셀의 수신시작을 알리는 신호를 입력받는 ISOC 신호 입력단자와, 유토피아 클럭신호를 입력받는 IFCLK 신호 입력단자를 포함한다.
유토피아 인터페이스 회로(11)는 RCMP의 RCMP_OCA 신호 출력단자와 연결된 OCA(Output Cell Available) 단자와, RCMP의 RCMP_ORDENB 신호 입력단자와 연결된 ORDENB(Output Read Enable Block) 단자와, 유토피아 클럭신호가 입력되는 UTP_CLK 단자와, ATLAS의 ATLAS_ICA 신호 출력단자와 연결된 ICA(Input Cell Available) 단자와, ATLAS의 ATLAS_IWRENB 신호 입력단자와 연결된 IWRENB(Input Write Enable Block) 단자를 포함한다.
유토피아 인터페이스 회로(11)는 RCMP(12)와 ATLAS(13)의 출력인 RCMP_OCA 신호와 ATLAS_ICA 신호가 액티브 상태가 되면, 먼저 RCMP(12)에게 셀 송신을 위한 RCMP_ORDENB 신호를 출력하고, 그 다음에 ATLAS(13)에게 셀 수신을 위한 ATLAS_IWRENB 신호를 출력한다. 그러면, RCMP는 ATLAS에게 OSOC 신호를 출력하면서 ODAT & OPRTY 단자를 통해 ATM 셀을 출력한다. 그러다가 RCMP(12)의 RCMP_OCA 신호 또는 ATLAS(13)의 ATLAS_ICA 신호가 넌액티브(non-active) 상태로 천이하면, 유토피아 인터페이스 회로(11)는 먼저 RCMP_ORDENB 신호를 넌액티브 상태로 천이시키고 그 다음에 ATLAS_IWRENB 신호를 넌액티브 상태로 천이시켜서 전송이 멈추도록 한다.
위에서 간단하게 설명한 유토피아 인터페이스 회로의 동작을 도 2의 타이밍도와 도 3의 상태도를 참조하여 설명하면 다음과 같다. 유토피아 인터페이스 회로는 OCA와 ICA 신호를 입력받아 ORDENB신호와 IWRENB신호를 출력함으로써, 두 슬래이브 모드 소자 사이를 정합한다.
대기 상태(IDLE 상태)(OCA와 ICA 중 적어도 하나가 넌액티브 '로우' 상태이며, ORDENB신호와 IWRENB신호를 넌액티브 '하이' 상태로 출력하는 상태)에서, OCA가 액티브 '하이' 상태로 천이하고 ICA가 액티브 '하이' 상태로 천이하여 OCA와 ICA의 논리합 연산값인 CA값이 액티브 '하이'가 되면, 스텝1에서 유토피아 인터페이스 회로는 먼저 ORDENB신호를 액티브 '로우' 상태로 천이시키고 그 다음 스텝2에서 IWRENB신호를 액티브 '로우' 상태로 출력한다. 그러면, 스텝2에서부터 RCMP와 ATLAS 사이에서 데이터 셀 전송이 이루어진다.
그러다가 OCA(및/또는 ICA)가 넌액티브 '로우' 상태로 천이하여 CA값이 넌액티브 '로우'상태가 되면, 그 후부터 4개의 워드(word)를 더 전송할 수 있도록 ORDENB신호와 IWRENB신호를 액티브 '로우' 상태로 유지한다(스텝3, 스텝4, 스텝5). 스텝5가 될 때까지 CA값이 넌액티브 '로우' 상태를 유지하면 RCMP는 송신할 셀 데이터가 없으므로 스텝6에서 W(27)를 전송함과 동시에 RCMP에 ORDENB신호를 넌액티브 '하이' 상태로 천이시켜 전송한다. 그리고 다음 스텝에서 ATLAS에 IWRENB신호를 넌액티브 '하이' 상태로 전송하면서 대기상태로 진행한다.
스텝3 내지 스텝5를 진행하는 도중에 CA값이 액티브 '하이'상태로 천이하면, 도 4의 타이밍도에 도시된 바와 같이 데이터 셀이 전송되는 도중에 CA값이 액티브 '하이' 상태가 되었고, CA값이 액티브 '하이' 상태가 된 것은 RCMP는 송신할 셀 데이터가 있고 ATLAS는 데이터를 수신할 수 있기 때문에, ORDENB신호와 IWRENB신호를 액티브 '로우' 상태로 유지하여 이전 데이터 셀의 전송이 끝난 후 바로 다음 데이터 셀의 전송이 시작되도록 한다.
도 4는 RCMP가 하나의 셀 데이터를 보내다가 OCA가 넌액티브 '로우'상태로천이하였다가 셀 데이터 전송이 끝나기 전에 다시 액티브 '하이'상태로 천이하여 두 개의 셀 데이터를 연속하여 전송할 때의 유토피아 인터페이스 회로의 동작 타이밍도이다.
먼저, RCMP로부터 OCA 신호가 액티브 '하이' 상태로 입력되고 ATLAS로부터 ICA 신호가 액티브 '하이' 상태로 입력되면, ORDENB 신호를 액티브 '로우' 상태로 천이시켜 출력하고 다음에 IWRENB 신호를 액티브 '로우' 상태로 천이시켜 출력한다. 하나의 셀 데이터를 전송하고 RCMP가 OCA 신호를 넌액티브 '로우' 상태로 천이시키면, 유토피아 인터페이스 회로는 OCA 신호 상태를 감시하면서 4개의 워드가 더 전송될 때까지 ORDENB 신호와 IWRENB 신호를 액티브 '로우' 상태로 유지한다.
그러다가 나머지 4개의 워드가 다 전송되기 전에 OCA 신호가 액티브 '하이' 상태로 천이되면, 유토피아 인터페이스 회로는 RCMP가 ATLAS에게 전송할 셀 데이터가 있는 것으로 인지하고 ORDENB 신호와 IWRENB 신호를 액티브 '로우' 상태로 계속해서 유지한다. 그러면, RCMP는 이전 셀 데이터의 나머지 워드들을 모두 전송하고, 바로 이어서 다음 셀 데이터를 전송하는데, 이때 셀 데이터를 전송하기 시작할 때 SOC 신호를 액티브 '하이'로 하여 출력한다.
도 5는 RCMP가 두 개의 셀 데이터를 연속하여 전송할 때의 유토피아 인터페이스 회로의 동작 타이밍도이다.
먼저, RCMP로부터 OCA 신호가 액티브 '하이' 상태로 입력되고 ATLAS로부터 ICA 신호가 액티브 '하이' 상태로 입력되면, ORDENB 신호를 액티브 '로우' 상태로 천이시켜 출력하고 다음에 IWRENB 신호를 액티브 '로우' 상태로 천이시켜 출력한다. RCMP는 전송할 셀 데이터가 있으면 RCMP_OCA 신호를 액티브 '하이' 상태로 출력하는데, 하나의 셀 데이터를 전송하고도 전송할 셀 데이터가 또 있으면 RCMP_OCA 신호를 액티브 '하이' 상태로 유지한다. 또한 ATLAS는 셀 데이터를 수신할 수 있으면 ATLAS_ICA 신호를 액티브 '하이'상태로 출력하는데, 하나의 셀 데이터를 수신하고도 셀 데이터를 더 수신할 수 있으면 ATLAS_ICA 신호를 액티브 '하이' 상태로 유지한다. 그러면, 유토피아 인터페이스 회로는 ORDENB 신호와 IWRENB 신호를 액티브 '로우' 상태로 유지하고, 그러면 RCMP는 ATLAS에게 하나의 셀 데이터를 전송한 다음, SOC 신호를 액티브 '하이'로 출력하면서 다음 셀 데이터를 바로 이어서 전송한다.
이상, 설명한 바와 같이 본 발명에 따르면 동일한 모드로 동작하는 ATM 소자 사이에도 유토피아 인터페이스가 가능하여 두 소자 사이의 셀 데이터 전송이 이루어질 수 있는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (2)

  1. 동일 모드로 동작하는 두 개의 ATM 소자간에 셀 데이터 전송이 이루어지도록 상기 두 ATM 소자 사이를 정합하는 인터페이스 회로에서의 인터페이스 방법에 있어서,
    송신측 ATM 소자로부터 송신할 셀이 있음을 나타내는 제1(OCA) 신호가 액티브(active) 상태로 입력되고 수신측 ATM 소자로부터 수신할 셀이 있음을 나타내는 제2(ICA) 신호가 액티브 상태로 입력되면, 상기 인터페이스 회로는 상기 송신측 ATM 소자가 셀 데이터를 송신하도록 상기 송신측 ATM 소자에게 액티브 상태의 제3(ORDENB) 신호를 출력하고, 상기 수신측 ATM 소자가 셀 데이터를 수신하도록 상기 수신측 ATM 소자에게 액티브 상태의 제4(IWRENB) 신호를 출력하는 제 1 단계와;
    상기 송신측 ATM 소자로부터 수신측 ATM 소자로 셀 데이터가 전송되는 동안에 상기 제1 신호와 제2 신호 중 어느 한 신호가 넌액티브(non-active) 상태로 천이되면, 상기 인터페이스 회로는 상기 셀 데이터의 모든 워드가 전송되도록 상기 제3 신호와 제4 신호를 액티브 상태로 유지하는 제 2 단계와;
    상기 셀 데이터의 모든 워드가 전송된 후, 상기 인터페이스 회로는 상기 제3 신호를 넌액티브 상태로 천이시키고, 상기 제4 신호를 넌액티브 상태로 천이시켜 상기 두 ATM 소자 사이의 셀 데이터 전송이 멈추도록 하는 제 3 단계를 포함한 것을 특징으로 하는 슬래이브 모드 소자간 유토피아 인터페이스 방법.
  2. 제 1 항에 있어서, 상기 제 2 단계에서 셀 데이터의 모든 워드가 전송되는 동안에 상기 제1 신호와 제2 신호 중 넌액티브 상태의 신호가 다시 액티브 상태로 천이하면, 상기 인터페이스 회로는 상기 셀 데이터의 모든 워드가 전송되더라도 상기 제3 신호와 제4 신호를 액티브 상태로 유지하여 출력하는 제 4 단계를 포함한 것을 특징으로 하는 슬래이브 모드 소자간 유토피아 인터페이스 방법.
KR10-2001-0079069A 2001-12-13 2001-12-13 슬래이브 모드 소자간 유토피아 인터페이스방법 KR100416799B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0079069A KR100416799B1 (ko) 2001-12-13 2001-12-13 슬래이브 모드 소자간 유토피아 인터페이스방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0079069A KR100416799B1 (ko) 2001-12-13 2001-12-13 슬래이브 모드 소자간 유토피아 인터페이스방법

Publications (2)

Publication Number Publication Date
KR20030049004A true KR20030049004A (ko) 2003-06-25
KR100416799B1 KR100416799B1 (ko) 2004-01-31

Family

ID=29574834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0079069A KR100416799B1 (ko) 2001-12-13 2001-12-13 슬래이브 모드 소자간 유토피아 인터페이스방법

Country Status (1)

Country Link
KR (1) KR100416799B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039499B1 (ko) * 2008-08-28 2011-06-08 한밭대학교 산학협력단 가정용 연수기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039499B1 (ko) * 2008-08-28 2011-06-08 한밭대학교 산학협력단 가정용 연수기

Also Published As

Publication number Publication date
KR100416799B1 (ko) 2004-01-31

Similar Documents

Publication Publication Date Title
EP0366935B1 (en) High-speed switching system with flexible protocol capability
US6381293B1 (en) Apparatus and method for serial data communication between plurality of chips in a chip set
US6914954B2 (en) Apparatus and method for serial data communication between plurality of chips in a chip set
US6249875B1 (en) Interface circuit using plurality of synchronizers for synchronizing respective control signals over a multi-clock environment
US20100111117A1 (en) Transferring data between asynchronous clock domains
US6356557B1 (en) Hot insertable UTOPIA interface with automatic protection switching for backplane applications
CA2269285A1 (en) Mechanism to support a utopia interface over a backplane
US20080162767A1 (en) 4X Framer/Deframer Module For PCI-Express and PCI-Express Framer/Deframer Device Using The Same
KR100416799B1 (ko) 슬래이브 모드 소자간 유토피아 인터페이스방법
US6192409B1 (en) X.25 network connection for X.25 protocol communication used in a full electronic switching system
US5481215A (en) Coherent multiplexer controller
JPH0618373B2 (ja) データ伝送方法及び装置
KR100448088B1 (ko) 클럭 포워딩 회로
CN114003543B (zh) 一种高速串行总线时钟补偿方法及系统
KR100350465B1 (ko) 선입선출 메모리를 이용한 동기화 장치 및 방법
US6438626B1 (en) System implementing a state transition having an interface storing a new next state of a self block and exchanging the state information with other block
KR100333713B1 (ko) 비동기 전달 모드 스위치 정합 장치
KR20030073577A (ko) 유토피아 인터페이스 장치
AU749570B2 (en) Remote module control system for controlling module disposed at remote place which accommodates line/trunk circuit and control method thereof
KR100453348B1 (ko) 아이피씨 시스템의 이중화 장치
KR960002686B1 (ko) 이중링 구조의 모듈통신 수신장치
JP2770375B2 (ja) 伝送遅延位相補償回路
JP3769538B2 (ja) Ａｔｍセル送受信制御方式及びその方法並びに移動通信基地局装置
JPH02193250A (ja) コンピュータ接続方式
CN116318340A (zh) 基于请求链路的星载多通道多速率高速数据接口系统

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee