KR20030048409A - 제어가능 반도체 컴포넌트 - Google Patents

제어가능 반도체 컴포넌트 Download PDF

Info

Publication number
KR20030048409A
KR20030048409A KR10-2003-7004181A KR20037004181A KR20030048409A KR 20030048409 A KR20030048409 A KR 20030048409A KR 20037004181 A KR20037004181 A KR 20037004181A KR 20030048409 A KR20030048409 A KR 20030048409A
Authority
KR
South Korea
Prior art keywords
component
electrode
control
control electrode
terminal
Prior art date
Application number
KR10-2003-7004181A
Other languages
English (en)
Other versions
KR100841828B1 (ko
Inventor
카탈벨리
슐쩨한스-요아힘
Original Assignee
오이펙 오이로패이쉐 게젤샤프트 퓌어 라이스퉁스할브라이터 엠베하 + 콤파니 카게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오이펙 오이로패이쉐 게젤샤프트 퓌어 라이스퉁스할브라이터 엠베하 + 콤파니 카게 filed Critical 오이펙 오이로패이쉐 게젤샤프트 퓌어 라이스퉁스할브라이터 엠베하 + 콤파니 카게
Publication of KR20030048409A publication Critical patent/KR20030048409A/ko
Application granted granted Critical
Publication of KR100841828B1 publication Critical patent/KR100841828B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

제어가능 반도체 컴포넌트(1)는 도핑된 실리콘으로 구성된 본체(10)를 구비한다. 두 개의 분리된 전극(3,4)은 실리콘에 연결되고, 그들 사이에 컴포넌트(1)의 전기적 동작 전압(U)이 인가된다. 컴포넌트(1)를 제어하기 위한 전기적 제어 전압(Us)이 인가되는 제어 전극(2)은 전기적 절연 재료(100)에 의해 본체(10)의 실리콘으로부터 절연된다. 본 발명에 따르면, 제어 전극(2)은 갭(23)에 의해 서로 분리되는 두 개의 제어 전극(21,22)을 가진다. 상기 반도체 컴포넌트는 IGBT 및 MOS 트랜지스터에 사용될 수 있다.

Description

제어가능 반도체 컴포넌트{CONTROLLABLE SEMICONDUCTOR COMPONENT}
이러한 유형의 컴포넌트의 알려진 예로는 단극형 MOS 트랜지스터인데, 본체는 적어도 하나의 도전 유형으로 만들어지는 것으로 알려져 있으며 두 개의 전극 중 하나는 드레인 전극이고 다른 전극은 소스 전극이며, 드레인 전극 및 소스 전극 각각은 본체와 동일한 도전 유형의 반도체 재료와 접촉하고, 제어 전극은 도핑된 MOS 채널 및 이 채널에 인접하고 이 채널과 반대편에 있는 도핑된 영역 위에서 연장하는 게이트 전극이며, 이들 양자는 본체의 반도체 재료로 구성된다.
이러한 MOS 트랜지스터의 일 예는 독일 특허 출원 제 19628656.5(96 P 1725) 호에 알려져 있다. 이 트랜지스터의 특별한 특징은 드레인 전극, 소스 전극 및 게이트 전극외에 또 다른 전극이 존재한다는 것인데, 이 부가적인 전극은 게이트 전극으로부터 측방향으로 거리를 두고 위치하고 전기적 절연 재료에 의해 본체의 반도체 재료로부터 분리되고, 또한 소스 전극에 연결되거나 그것의 전위에 의해 활성화된다. 부가적인 전극은 게이트 전극의 모서리 면적의 비교적 균일한 전계 분포(comparatively homogeneous field distribution)를 보장하여 반도체 재료의 전장 세기가 서지 이온화(surge ionization) 따라서 전자 체배(electron multiplication)를 트리거할 수 있는 약 105V/cm의 임계 값에 도달하지 못하도록 보장한다.
이러한 유형의 컴포넌트의 또 다른 알려진 예로는 양극성 IGBT(isolated gate bipolar transistor)인데 본체는 상이한 도전 유형의 반도체 재료로 구성되는 것으로 알려져 있고, 따라서 두 개의 전극 중 하나는 애노드이고 다른 전극은 캐소드인데, 그 전극은 본체의 도전 유형의 반도체 재료와 접촉하고, 캐소드는 본체의 하나의 도전 유형과 반대인 도전 유형 및/또는 동일한 도전 유형의 반도체 재료와 접촉을 하고, 제어 전극은 또한 게이트 전극으로서 지정된다.
발명의 개요
본 발명의 목적은 서두에 정의된 상이한 전위가 제어 전극에 동시에 인가될 수 있는 유형의 컴포넌트를 제공하는 것이다.
이 목적은 청구항 1에 특징지어진 특징에 의해 달성된다.
이 목적은 본 발명에 따라 제어 전극이 적어도 하나의 갭에 의해 서로 분리되는 제어 전극부를 가짐으로써 달성된다. 다시 말해, 본 발명에 따른 컴포넌트의 제어 전극은 과거의 단일 밀착(single cohesive) 또는 연속(continuous) 제어 전극이 아니라 하나 이상의 갭에 의해 분리되는 둘 이상의 제어 전극부로 구분되는 제어 전극이다.
본 발명에 따른 컴포넌트는 앞에서 언급한 유형의 알려진 컴포넌트에 비해 스위칭 시간이 상당히 감소되는 장점을 가지고 있다.
본 발명에 따른 컴포넌트는 앞에서 언급한 유형의 알려진 컴포넌트의 스위칭 특성은 주로 두 개의 전극 중 하나와 제어 전극 사이의 캐패시턴스 및 다른 전극과 제어 전극 사이의 캐패시턴스에 의해 결정되는 사실에 기초한다.
이러한 컴포넌트를 턴온 및/또는 턴오프시킬 경우, 이들 캐패시턴스는 재충전되어야 하고 이 단계 동안 변위 전류가 흐른다. 이 변위 전류는 제어 전극이 대개 제어 전압을 인가하기 위한 컴포넌트의 제어 단자에 연결되는 저항의 전압 강하를 야기하고 이 전압 강하는 컴포넌트의 제어 단자의 전압을 증가시킨다.
이 저항은 스위칭 플랭크(switching flanks)를 조정하는데 필수적이다.
컴포넌트의 제어 단자의 전압 증가는 위험한데, 특히 컴포넌트의 단락 회로인 경우에 더 그러한데, 그 이유는 이들 증가된 전압으로 인해 보다 많은 전류가 흐르고 이것은 컴포넌트의 파괴를 야기할 수 있기 때문이다.
변위 전류에 의해 야기된 저항 양단의 전압 강하를 감소시키기 위해, 이 변위 전류는 저항에 반병렬(antiparallel)로 연결된 다이오드를 통해돌려질(diverted) 수 있다. 또 다른 가능성은 두 개의 전극 중 하나와 제어 전극 사이의 캐패시턴스와 병렬로 연결된 캐패시턴스로 구성한다는 것이다.
본 발명에 따른 컴포넌트의 경우에 있어서, 컴포넌트가 스위치 온 및 오프되는 경우 저항을 통해 흐르는 변위 전류 및 그것과 연관된 전압 강하는 최소화되어 유리하거나 심지어 제거될 수 있어, 위에서 언급한 대부분의 관련 문제는 발생하지 않는다.
서두에서 정의한 유형의 컴포넌트의 단락 회로 경우의 또 다른 문제는 두 개의 전극과 제어 전극 사이의 결합 캐패시턴스로 인한 컴포넌트의 두 개의 전극 상의 반응 효과에 기인되는 진동의 발생에 관한 것이다.
이 문제는 본 발명에 따른 컴포넌트를 이용하여 감소 또는 방지될 수 있다.
컴퓨터 시뮬레이터에 의한 시뮬레이션은 유리하게 본 발명에 따른 컴포넌트의 경우에서, 온 및 오프 손실은 각각 약 15% 만큼 감소될 수 있다는 것을 보여준다. 이와 마찬가지로, 순방향-도전 손실도 감소될 수 있다. Miller 단계에서의 상당한 감소도 유리하게 달성된다.
본 발명에 따른 컴포넌트의 바람직하고 유리한 실시예는 청구항 2 내지 8로부터 유도된다.
본 발명은 도면을 참조한 다음의 설명에서 보다 자세히 설명된다.
본 발명은 도핑된 반도체 재료의 본체(body)와, 각각이 본체의 도핑된 반도체 재료와 접촉하고 그들 사이에 컴포넌트의 전기적 동작 전압이 인가되는 두 개의 분리된 전극과, 전기적 절연 재료에 의해 본체의 반도체 재료로부터 절연되고 전기적 제어 전압이 인가되어 컴포넌트를 제어하는 제어 전극을 포함하는 제어가능 반도체 컴포넌트에 관한 것이다.
도 1은 본 발명에 따른 컴포넌트의 기본 설계의 측면도,
도 2 내지 도 4는 각각 본 발명에 따른 컴포넌트의 몇몇 자세한 예시적 실시예의 측면도,
도 5는 도 2에 따른 예에 기초한 본 발명에 따른 IGBT의 측면도,
도 6은 제어 전극의 제어 전극부의 단자의 제 1 유형의 유선을 도시하는, 도 5에 따른 IGBT의 상징도,
도 7은 제어 전극의 제어 전극부의 단자의 다른 유형의 유선을 예시하는 도 5에 따른 IGBT의 상징도,
도 8은 제어 전극의 제어 전극부의 단자의 일 유형의 유선을 갖는 본 발명에 따른 MOS 트랜지스터의 상징도.
도면은 개략적이며 일정한 비율로 도시되어 있지 않다.
도 1에서 예시된 바와 같이 참조 번호(1)로 표시된 본 발명에 따른 제어가능 반도체 컴포넌트의 기본 설계는 대개 상이한 유형의 도핑을 이용한 반도체 재료로 이루어진 본체(10)를 가지고 있다.
본체(10)의 도핑된 반도체 재료는 컴포넌트(1)의 전기적 동작 전압(U)이 그 사이에 인가될 두 개의 분리된 전극(3 및 4)과 접촉한다. 전극(3 및 4)은 예를 들어, 본체(10)의 측면(111) 상에서 공동으로(jointly) 배열된다. 전극(3)은 컴포넌트(1)의 전극 단자(30)에 연결되고, 전극(4)은 컴포넌트(1)의 전극 단자(40)에 연결된다. 전극 단자(30 및 40)는 전극(3 및 4) 사이에 동작 전압(U)을 인가하는 기능을 한다.
전기적 절연 재료 층(100)은 측면(111)과 떨어져서 마주보는 본체(10)의 측면(110)에 도포된다. 제어 전극(2)은 이 층(100)에 도포되어 본체(10)의 반도체 재료로부터 전기적으로 절연되고, 전기적 제어 전압(Us)이 컴포넌트(1)를 제어하기 위해 이 제어 전극에 인가된다.
본 발명에 따르면, 제어 전극(2)은 적어도 하나의 갭에 의해 서로 분리되는 제어 전극부를 가진다. 이 도면에 예시된 예에서, 갭(23)에 의해 분리되는 두 개의 제어 전극부(21 및 22)만이 존재한다. 제어 전극(2)은 두 개 이상의 갭에 의해 분리되는 세 개 이상의 제어 전극부를 가질 수 있다.
갭(23)은 층(100) 상에서 제어 전극부(21 및 22)를 서로 전기적으로 절연시키는 전기적 절연 재료(230)로 충진된다.
제어 전극부(21)는 단자(210)를 가지고 제어 전극부(22)는 단자(220)를 가지는데, 그 중 적어도 하나는 제어 전압(Us) 인가용으로 사용된다.
두 개의 제어 전극부(21 및 22)를 구성하는 제어 전극(2)과, 전기적 절연 재료 층(100)과, 도핑된 반도체 재료의 본체(10) 및 전극(30)은 함께 캐패시턴스(C23)를 정의한다. 이와 유사하게, 제어 전극(2),전극 절연 재료 층(100), 도핑된 반도체 재료의 본체(10) 및 전극(4)은 함께 캐패시턴스(C24)를 정의한다.
종래의 컴포넌트를 턴온 또는 턴오프시킬 경우 위에서 언급한 문제를 야기하는 재충전되어야하는 두 개의 캐패시턴스(C23및 C24)가 존재한다. 이들 문제들은주로 캐패시턴스(C24)의 재충전으로 인해 발생한다.
본 발명에 따른 컴포넌트의 경우에 있어서, 후속하는 바가 적용가능하다.
- 제어 전극부(21), 전기적 절연 재료 층(100), 도핑된 반도체 재료의 본체(10) 및 전극(3)은 함께 캐패시턴스(C213)를 정의하고,
- 제어 전극부(21), 전기적 절연 재료 층(100), 도핑된 반도체 재료의 본체(10) 및 전극(4)은 함께 캐패시턴스(C214)를 정의하고,
- 제어 전극부(22), 전기적 절연 재료 층(100), 도핑된 반도체 재료의 본체(10) 및 전극(3)은 함께 캐패시턴스(C223)를 정의하고,
- 제어 전극부(22), 전기적 절연 재료 층(100), 도핑된 반도체 재료의 본체(10) 및 전극(4)은 함께 캐패시턴스(C224)를 정의한다.
각 제어 전극부(21 및/또는 22)는 전기적 절연 재료 층(100) 상의 면적에 있어서 두 개의 제어 전극부(21 및 22)를 구성하는 제어 전극(2)보다 더 작기 때문에, 각 패캐시턴스(C213, C214, C223및 C224)는 캐패시턴스(C23)보다 더 작고 또한 각각은 캐패시턴스(C24)보다 더 작다.
각 캐패시턴스(C213, C214, C223및 C224)는 또한 캐패시턴스(C23및 C24)에 대응하는 종래의 컴포넌트의 두 개의 캐패시턴스보다 더 작은데, 이들 캐패시턴스는 또한 그것의 단일 연속 제어 전극에 의해 결정되고, 이 전극은 종래의 컴포넌트의 전기적 절연 재료 층 상의 면적에 있어서 본 발명에 따른 컴포넌트의 두 개의 제어전극부(21 및 22)를 갖는 제어 전극(2)만큼 크다.
예를 들어, 본 발명에 따른 컴포넌트(1)의 제어 전극(2)의 제어 전극부(21)의 단자(210)만이 저항을 가로질러 본 발명에 따른 컴포넌트(1)의 제어 단자에 결합되지만, 다른 제어 전극부(22)의 단자(20)는 그렇지 않을 경우, 이 컴포넌트(1)를 턴온 및 턴오프시키면, 저항 양단의 원치않는 전압 강하는 유리하게도 종래의 컴포넌트와 비교해볼 때 대체로 더 작은데, 그 이유는 캐패시턴스(C213및 C214)의 재충전에 의해 이 저항에 유도된 변위 전류가 캐패시턴스(C23및 C24)에 대응하는 종래의 컴포넌트의 보다 큰 캐패시턴스의 재충전에 의해 유도된 보다 큰 변위 전류보다 효과적이기 때문이다.
또한 제어 전극(2)의 제어 전극부(22)의 단자(220)만이 저항을 가로질러 본 발명에 따른 컴포넌트(1)의 제어 단자에 연결되지만 제어 전극부(21)의 단자(210)는 그렇지 않는 경우에도 종래의 컴포넌트와 비교해 볼 때 동일한 결과를 낳는다.
제어 전극부(21 및 22)는 전기적 절연 재료 층(100)의 상이한 크기의 면적 위에서 연장될 수 있다.
제어 전극부(21 또는 22)의 면적이 보다 작아질수록, 캐패시턴스(C213 및 C214및/또는 C223및 C224)가 더 작아지고 또한 이 제어 전극부(21 또는 22)에 연결된 저항 상의 변위 전류도 더 작아지는데, 이 변위 전류는 캐패시턴스(C213및 C214및/또는 C223및 C224)의 재충전에 의해 야기되고 변위 전류에 의해 야기된 저항 양단의전압 강하보다 더 작다.
간략하게 하기 위해 또한 일반성에 임의의 제약을 두지 않기 위해, 이하에서 제어 전극부(21)의 단자(210)만이 저항을 가로질러 본 발명에 따른 컴포넌트(1)의 단자에 연결되지만 제어 전극부(22)의 단자(220)는 그렇지 않다는 것을 가정한다.
저항에 연결되지 않은 제어 전극부(22)의 단자(220)는 바람직하게 본 발명에 따른 컴포넌트(1)의 제어 단자에 직접 즉, 중간 저항없이 연결되거나 이 컴포넌트(1)의 전극(3 또는 4)의 단자(30 또는 40)에 직접 연결된다.
이들 직접 연결 각각은 유리하게 제어 전극부(22)에 의해 또한 결정되는 캐패시턴스(C223및 C224)의 재충전에 의해 야기된 변위 전류가 이들 캐패시턴스(C223및 C224)의 제각기의 크기와 상관없이 저항 양단의 원치않는 전압 강하를 발생시킬 수 없고 또한 그러한 재충전은 본질적으로 시차없이 발생한다는 것을 의미한다.
따라서 제어 전극(2)의 제어 전극부(21)가 아니라 제어 전극부(22)만이 저항을 가로질러 본 발명에 따른 컴포넌트(1)의 제어 단자에 연결되는 경우 저항 양단에 본 발명에 따른 컴포넌트(1)의 제어 단자에 연결된 제어 전극(2)의 제어 전극부와 관련된 상기 설명이 또한 적용가능한다.
도 2 내지 도 4는 본 발명에 따른 컴포넌트의 보다 구체적인 몇몇 실시예를 도시하고 이들 실시예는 제한적이지 않지만, 예를 들어 IGBT 및/또는 MOS 트랜지스터와 같은 컴포넌트의 설계에 적절하다.
도 2에 따른 예는 두 개의 전극(3 및 4) 중 하나(예로, 전극(4))만이 본체(10)의 측면(111) 상에 위치해 있다는 점이 도 1에 따른 설계와는 다르다. 이 실시예에서 다른 전극 즉, 전극(3)은 본체(10)의 측면(110) 상에서 측면(110)을 부분적으로만 커버하는 전기적 절연 재료 층(100) 옆의 측면에 위치한다.
도 3에 따른 예는 표면(110)이 표면(110)의 비교적 상측부(1101) 및 표면(110)의 비교적 하측부(1102)를 분리시키는 계단(1103)을 구비하여, 전극(3)이 상측부(1101) 상에 위치하고, 전기적 절연 재료 층(100)은 계단(1103) 및 하측부(1102)를 커버한다는 점에서만 도 2에 따른 예와 다르다.
도 4에 따른 예는 다른 전극(4)이 또한 본체(10)의 표면(110) 상에서 예를 들어 층(100)이 전극(3 및 4) 사이에 위치하도록 이 표면(110)을 부분적으로만 커버하는 전기적 절연 재료 층(100) 옆의 측면에 위치한다는 점에서만 도 2에 따른 예와 다르다.
도 5에서 예로서 도시된 IGBT(1)는 예를 들어 도 2에 따른 구조체에 근거한다.
이 IGBT(1)의 본체(10)는 본질적으로 n-도핑된 반도체 재료 예를 들어, n-도핑된 실리콘으로 구성된다. 예를 들어 p+-도핑된 실리콘 층에 의해 정의되고 IGBT(1)의 애노드를 형성하는 전극(4)은 본체(10)의 표면(111) 상에 위치하고 IGBT(1)의 애노드 단자(40)에 연결된다.
본체(10)에 형성된 n+-도핑된 영역(103)은 애노드(4)에 인접하다. n-도핑된영역(101)은 영역(103)에 인접하고 한 측면(111)로부터 떨어져 마주보는 본체(10)의 다른 측면(110)까지 연장한다.
p+-도핑된 트로프(trough)(102)는 면적(101)에 형성되고 몸체(10)의 다른 측면(110)에 인접하며 본체(10)의 도핑된 MOS 채널을 정의한다.
트로프(102) 면적에 있어서, 전극(3)은 다른 측면(110) 상에 배열된다. 전극(3)은 예를 들어 트로프(102)에 형성되고 측면(110)에 인접하며 트로프(102)의 p+-도핑된 재료로 완전히 포위된 n+-도핑된 층에 의해 정의된다. 전극(3)은 IGBT(1)의 캐소드를 형성하고 IGBT(1)의 캐소드 단자(30)에 연결된다.
전기적 절연 재료 예를 들어 실리콘 2산화물 층(100)은 본체(10)의 표면(110)에 도포된다. 전기적 절연 층(100)은 전극(3)의 하나의 모서리면에서부터 본체(10)의 표면(110)에 인접한 트로프(102) 및 트로프(102)에 인접한 본체(10)의 n-도핑된 영역(101) 및 본체(10)의 표면(100)에 걸쳐서 연장된다.
이하에서 게이트 전극으로서 참조되는 IBGT(1)의 제어 전극(2)은 전기적 절연 층(100) 상에 배열되는데, 이 IGBT는 갭(23)에 의해 서로 분리되는 두 개의 제어 및 게이트 전극부(21 및 22)로 구성되어, 게이트 전극부(21)는 게이트 전극 단자(210)에 연결되고 게이트 전극부(22)는 게이트 전극 단자(220)에 연결된다.
예를 들어, 게이트 전극부(21)는 본체(10)의 측면(110)에 인접한 트로프(102) 위에서 연장되고, 게이트 전극부(22)는 트로프(102) 외부에 존재하고 본체(10)의 측면(110)에 인접한 n-도핑된 영역(101) 위에서 연장된다.
게이트 전극부(21)는 본질적으로 본체(10)의 표면(110)에 인접한 트로프(102) 위에서만 연장될 필요가 있고 트로프(102)를 벗어나서 연장될 필요는 없다는 것이 유리하다. 다시 말해, 게이트 전극부(21)는 본질적으로 본체(10)의 표면(110)에 인접한 IGBT(1)의 도핑된 MOS 채널(102) 위에서만 연장되고 이러한 이유로 게이트 전극부(21)는 도핑된 MOS 채널 위에서 뿐만아니라 반도체 재료의 IGBT의 본체로부터 반대 유형의 도핑으로 도핑되고 채널에 인접한 영역 위의 이 채널의 바깥까지 연장하는 종래의 IGBT의 게이트 전극보다 면적에 있어서 유리하게 더 작다.
그러나, IGBT의 전기적 절연 재료 층(100) 상의 게이트 전극부(21)의 면적은 하측 종단(the lower end)으로 제한되는데 그 이유는 이 면적이 본질적으로 본체(10)의 측면(110)에 인접한 도핑된 MOS 채널(102)의 면적과 일치하고 MOS 채널(12)의 이 면적보다 더 작아서는 안되기 때문이다. 따라서, IGBT(1)의 전기적 절연 재료 층(100) 상의 게이트 전극부(21)의 면적은 본질적으로 고정적으로 사전결정된다.
IGBT(1)의 게이트 전극부(21)는 예를 들어 트로프(12) 바같에 존재하고 본체(10)의 표면(110)에 인접한 n-도핑된 영역(101) 위에서만 연장하는 게이트 전극부(22)보다 작은 면적의 전기적 절연 층(100)을 취한다. 이것은 도 5에서 게이트 전극부(21)의 길이(L1)가 게이트 전극부(22)의 길이(L2)보다 작다는 사실로서 알 수 있다.
그러나, 전기적 절연 층(100) 상의 게이트 전극부(22)의 면적은 고정적으로사전결정되지 않고 대신 유리하도록 가변적으로 선택될 수 있다. 특히 이 면적은 게이트 전극부(21)의 대응 면적보다도 더 작을 수 있어서, 대체로 하위 제한이 존재하지 않는다.
게이트 전극부(21 및 22)는 각각 전기적 도전 재료 예를 들어 폴리실리콘으로 구성된다.
게이트 전극부(21 및 22) 사이의 갭(23)은 바람직하게 고체의 전기적 절연 재료 예를 들어 폴리이미드로 충진된다. 이러한 조치는 두 개의 게이트 전극부(21 및 22) 사이에 잠재적인 과스파크(sparkovers)가 방지되도록 보장해준다.
게이트 전극부(21) 아래의 전기적 절연 층(100)의 두께(d1)는 게이트 전극부(22) 아래의 이 층(100)의 두께(d2)보다 더 작다. 이것은 게이트 전극부(22)에 의해 또한 결정되는 캐패시턴스(C223및 C224)가 d2가 d1과 동일하도록 선택되는 경우에서보다 유리하게 더 작도록 하는 효과를 가진다.
도 6 및 도 7에 따른 회로도는 각각 도 5에 따른 IGBT에 기초한다.
양 회로도에 있어서, 게이트 전극부(21)의 게이트 전극 단자(210)는 저항(5)을 가로질러 IGBT(1)의 바깥 제어 단자 또는 게이트 단자(50)에 연결된다.
도 6에 따른 회로도에 있어서, 게이트 전극부(22)의 게이트 전극 단자(220)는 IGBT(1)의 캐소드(3)에 직접 연결된다. 그러므로, IGBT(1)를 턴온 및/또는 턴오프시킬 경우 캐패시턴스(C223및 C224)의 재충전에 의해 야기된 변위 전류는 IGBT(1)의 캐소드 단자(30)에 직접 보내지고, 그러므로 캐소드 단자(40) 대한 애노드 단자(30)의 피드백 효과를 방해한다.
도 7에 따른 회로도에 있어서, 게이트 전극부(22)의 게이트 전극 단자(220)는 IGBT(1)의 바깥 게이트 단자(50)에 직접 연결된다. 그러므로, 캐패시턴스(C223및 C224)는 캐소드 단자(30)의 전위이기도 한 기준 전위(Vref)와 게이트 단자(50) 사이의 게이트 전압(Us)에 직접 연결된다. 이것은 캐패시턴스(C213, C214, C223및 C224)가 정적 동작에 있어서 동일한 전위 Verf+Us이도록 보장해준다.
도 6 및 도 7의 회로도에 따라 유선화된 IGBT(1)의 경우에 있어서, 층(100) 상의 게이트 전극부(22)의 면적 크기는, 중요한 역할을 할지라도, 유리하게 사소한 역할만을 한다.
따라서 IGBT(1)에 적용가능한 것은 또한 MOS 트랜지스터 형태의 본 발명에 따른 컴포넌트(1)에도 적용될 수 있다.
도 8에 따른 유선도는 도 7의 IGBT(1)에 따라 유선화된 본 발명에 따라 상징적으로 MOS 트랜지스터(1)의 예를 도시한다.
따라서, 도 8에 따른 이 MOS 트랜지스터(1)에 있어서 게이트 전극(2)의 게이트 전극부(21)의 게이트 전극 단자(210)는 저항(5)을 가로질러 MOS 트랜지스터(1)의 바깥 제어 단자 또는 게이트 단자(50)에 연결된다. 게이트 전극(2)의 다른 게이트 전극부(22)의 게이트 전극 단자(220)는 MOS 트랜지스터(1)의 바깥 게이트 단자(50)에 직접 연결된다. 따라서 캐패시턴스(C223및 C224)는 트랜지스터(1)의 전극(3)의 전극 단자(30)의 전위이기도 한 기준 전위 Vref와 게이트 단자(5) 사이의 게이트 전압(Us)에 직접 연결되어, MOS 트랜지스터(1)의 소스 전극을 형성한다. 이것은 캐패시턴스(C213, C214, C223및 C224)가 정적 동작에 있어서 동일한 전위 Verf+Us이도록 보장해준다. 전극 단자(40)에 연결된 MOS 트랜지스터(1)의 전극(4)은 MOS 트랜지스터(1)의 드레인 전극을 형성한다.
대안으로서, 도 8에 따른 MOS 트랜지스터(1)는 유사한 효과를 가진 도 6에 도시된 IGBT(1)에 따라 유선화될 수 있다.
MOS 채널에 관련된 층(100) 상의 게이트 전극부(21)의 면적과 도 5 내지 도 7에 따른 IGBT(1)의 게이트 전극부(22)의 면적에 관한 설명은 도 8에 따른 MOS 트랜지스터(1)에도 동일한 방식으로 적용된다.

Claims (8)

  1. 도핑된 반도체 재료의 본체(body)(10)와,
    서로 분리된 두 개의 전극(3, 4)- 각각은 상기 도핑된 반도체 재료의 본체(10)와 접촉하고, 상기 컴포넌트(1)의 전기적 동작 전압(U)은 그들 사이에 인가됨 -과,
    전기적 절연 재료(100)에 의해 상기 반도체 재료의 본체(10)로부터 절연되고 전기적 제어 전압(Us)이 인가되어 상기 컴포넌트(1)를 제어하는 제어 전극(2)을 포함하되,
    상기 제어 전극은 적어도 하나의 갭(23)에 의해 서로 분리되는 제어 전극부(21, 22)를 가지는
    제어가능 반도체 컴포넌트(1).
  2. 제 1 항에 있어서,
    적어도 하나의 제어 전극부(21, 22)는 전기적 저항(5)을 가로질러 상기 제어 전압을 인가하는 상기 컴포넌트(1)의 제어 단자(50)에 연결되는
    제어가능 반도체 컴포넌트(1).
  3. 제 2 항에 있어서,
    전기적 저항(5)은 적어도 두 개의 제어 전극부(21, 22) 사이에 연결되는
    제어가능 반도체 컴포넌트(1).
  4. 제 2 항에 있어서,
    전기적 저항(5)을 가로질러 상기 컴포넌트(1)의 제어 단자(50)에 연결되는 상기 제어 전극부(21, 22)와 다른 제어 전극부(22, 21)는 상기 적어도 두 개의 전극(3, 4)에 연결되는
    제어가능 반도체 컴포넌트(1).
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 본체(10)는 상이한 도전 유형(n,p)의 반도체 재료로 구성되고 상기 적어도 두 개의 전극(3,4) 중 하나(3)는 본체의 하나의 도전 유형(n;p)의 반도체 재료와 접촉하고 상기 다른 전극(4)은 상기 하나의 도전 유형(n;p)과 반대인 상기 본체(10)의 상기 도전 유형(p;n)의 반도체 재료와 접촉하는
    제어가능 반도체 컴포넌트(1).
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 본체(10)는 적어도 하나의 도전 유형(n,p)의 반도체 재료로 구성되고 상기 두 개의 전극(3,4) 각각은 본체(10)의 상기 동일한 도전 유형(n;p)의 반도체 재료와 접촉하는
    제어가능 반도체 컴포넌트(1).
  7. 제 1 항 내지 제 6 항 중 어느 한 있어서, 특히 제 5 항에 있어서,
    상기 적어도 두 개의 전극(3,4) 중 하나(3;4)는 상기 컴포넌트(1)의 전극이고 상기 다른 전극(4;3)은 상기 컴포넌트의 애노드인
    제어가능 반도체 컴포넌트(1).
  8. 제 1 항 내지 제 7 항 중 어느 한 있어서, 특히 제 6 항에 있어서,
    상기 적어도 두 개의 전극(3,4) 중 하나(3;4)는 상기 컴포넌트(1)의 소스 전극이고 상기 다른 전극(4;3)은 상기 컴포넌트의 드레인 전극인
    제어가능 반도체 컴포넌트(1).
KR1020037004181A 2000-09-22 2001-09-17 제어가능 반도체 컴포넌트 KR100841828B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10047168.4 2000-09-22
DE10047168A DE10047168A1 (de) 2000-09-22 2000-09-22 Steuerbares Halbleiterbauelement
PCT/EP2001/010752 WO2002025738A1 (de) 2000-09-22 2001-09-17 Steuerbares halbleiterbauelement

Publications (2)

Publication Number Publication Date
KR20030048409A true KR20030048409A (ko) 2003-06-19
KR100841828B1 KR100841828B1 (ko) 2008-06-26

Family

ID=7657348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037004181A KR100841828B1 (ko) 2000-09-22 2001-09-17 제어가능 반도체 컴포넌트

Country Status (6)

Country Link
US (1) US6914296B2 (ko)
EP (1) EP1319253B1 (ko)
JP (1) JP4547659B2 (ko)
KR (1) KR100841828B1 (ko)
DE (2) DE10047168A1 (ko)
WO (1) WO2002025738A1 (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2855844C2 (de) * 1978-12-22 1984-06-07 Texas Instruments Deutschland Gmbh, 8050 Freising Schaltung für einen Verstärker mit einem Feldeffekttransistor
EP0020164B1 (en) * 1979-05-30 1983-05-11 Xerox Corporation Monolithic hvmosfet array
US4288801A (en) * 1979-05-30 1981-09-08 Xerox Corporation Monolithic HVMOSFET active switch array
NL8204855A (nl) * 1982-12-16 1984-07-16 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode en werkwijze ter vervaardiging daarvan.
GB2176935B (en) * 1985-06-21 1988-11-23 Stc Plc Photoconductor
JP2667857B2 (ja) * 1988-02-12 1997-10-27 株式会社日立製作所 半導体装置およびその製造方法
JPH0770733B2 (ja) * 1988-02-22 1995-07-31 株式会社東芝 半導体装置とその使用方法
JP3208595B2 (ja) * 1992-04-13 2001-09-17 ソニー株式会社 電荷転送装置
US6005267A (en) * 1995-09-29 1999-12-21 Itt Corporation MES/MIS FET with split-gate RF input
US5852559A (en) * 1996-09-24 1998-12-22 Allen Bradley Company, Llc Power application circuits utilizing bidirectional insulated gate bipolar transistor
US6069372A (en) * 1998-01-22 2000-05-30 Mitsubishi Denki Kabushiki Kaisha Insulated gate type semiconductor device with potential detection gate for overvoltage protection

Also Published As

Publication number Publication date
DE10047168A1 (de) 2002-04-18
US6914296B2 (en) 2005-07-05
WO2002025738A1 (de) 2002-03-28
DE50113203D1 (de) 2007-12-13
EP1319253B1 (de) 2007-10-31
JP2004510332A (ja) 2004-04-02
KR100841828B1 (ko) 2008-06-26
JP4547659B2 (ja) 2010-09-22
EP1319253A1 (de) 2003-06-18
US20030155581A1 (en) 2003-08-21

Similar Documents

Publication Publication Date Title
JP2781504B2 (ja) 改良されたブレークダウン電圧特性を有する半導体装置
KR100398532B1 (ko) 절연 게이트 트랜지스터
US6825536B2 (en) Lateral power MOSFET for high switching speeds
US6605844B2 (en) Semiconductor device
US6133607A (en) Semiconductor device
EP0114435B1 (en) Lateral dmos transistor devices suitable for sourcefollower applications
JP4971848B2 (ja) 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
US6638808B1 (en) Method of manufacturing gate driver with level shift circuit
US6778366B2 (en) Current limiting protection circuit
KR100841828B1 (ko) 제어가능 반도체 컴포넌트
KR100879036B1 (ko) 반도체 장치
KR20030057490A (ko) 사분원 ｑ4 및 ｑ1에 응답하는 2방향성 정지 스위치
JP3916206B2 (ja) 半導体装置
JP4687385B2 (ja) 電力変換装置
JP4630862B2 (ja) 半導体装置
JP2785271B2 (ja) 半導体装置
JP2511018B2 (ja) 絶縁ゲ−ト型サイリスタの電極配線構造
JP3146650B2 (ja) パワー集積回路
JP2523966B2 (ja) 半導体装置
JPH1187631A (ja) 半導体装置
JPH0521791A (ja) 高圧電界効果トランジスタ及び集積回路
US6815793B2 (en) Body of a semiconductor material with a reduced mean free path length
TWM576340U (zh) 功率電晶體裝置
JPH0357226A (ja) 絶縁ゲート型トランジスタ
JPH0964371A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140616

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150612

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170609

Year of fee payment: 10