KR20030042089A - 디지털 통신에서의 동기 수행 시스템 및 그 방법 - Google Patents

디지털 통신에서의 동기 수행 시스템 및 그 방법 Download PDF

Info

Publication number
KR20030042089A
KR20030042089A KR1020010072602A KR20010072602A KR20030042089A KR 20030042089 A KR20030042089 A KR 20030042089A KR 1020010072602 A KR1020010072602 A KR 1020010072602A KR 20010072602 A KR20010072602 A KR 20010072602A KR 20030042089 A KR20030042089 A KR 20030042089A
Authority
KR
South Korea
Prior art keywords
signal
symbol
sample
subsample
output
Prior art date
Application number
KR1020010072602A
Other languages
English (en)
Other versions
KR100435494B1 (ko
Inventor
이승환
김응배
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2001-0072602A priority Critical patent/KR100435494B1/ko
Priority to US10/026,618 priority patent/US7394882B2/en
Publication of KR20030042089A publication Critical patent/KR20030042089A/ko
Application granted granted Critical
Publication of KR100435494B1 publication Critical patent/KR100435494B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 디지털 통신에서의 동기 수행 시스템 및 그 방법에 관한 것이다. 이를 위하여 본 발명은 송신단에서 송출되는 신호를 수신하여 한 심볼(Symbol) 구간을 다수개의 서브샘플로 오버샘플링(Over-sampling)하는 변환기, 변환기에서 오버샘플링된 신호의 심볼마다 샘플 위상에 따라 서브샘플 그룹으로 분류하고, 처리 속도 조절을 위해 신호 처리를 수행하는 신호처리기, 신호처리기에서 출력되는 신호에서 잡음을 배제시키고 일정 시간 동안 적분하는 적분기, 및 적분기에서 출력되는 값들 중에서 최적 심볼 동기 지점을 선택하여 심볼 타이밍 신호를 생성 출력하는 타이밍 선택기를 포함한다. 따라서, 본 발명은 별도의 동기코드를 사용하지 않고 송신단으로부터 수신한 신호가 아날로그/디지털 변환기를 통과한 후 최적 심볼동기 지점이 결정되므로, 동기 해상도가 아날로그/디지털 변환기의 해상도와 비례하여 증가하고, 채널이나 잡음에 의한 영향을 감소시킬 뿐만 아니라 동기 성능을 향상시키고, 또 수신단의 하드웨어 구조가 절대값 계산기나 부호 선택기만을 사용하므로 간단해져 동작의 안정성 및 경제성이 보장될 수 있고, 처리 속도가 향상되므로 초고속 데이터 전송이 가능해질 수 있는 효과를 제공하여 준다.

Description

디지털 통신에서의 동기 수행 시스템 및 그 방법{ System for synchronizing of digital communication and method thereof }
본 발명은 디지털 통신에서의 동기 수행 시스템 및 그 방법에 관한 것으로, 보다 상세하게는 하드웨어 구현이 간단하고 채널이나 잡음에 의한 영향을 감소시켜 동기 성능이 우수한 디지털 통신에서의 동기 수행 시스템 및 그 방법에 관한 것이다.
디지털 통신 시스템은 송신기와 수신기 사이에서 정상적으로 데이터를 송수신하기 위해서는 성공적인 동기가 반드시 선행되어야 한다. 디지털 통신 시스템의 동기 전송 방식은 주파수 동기, 심볼 동기, 프레임 동기 등의 전송 방식이 있다.
특히, 심볼 동기 전송 방식은 심볼의 형태에 따라 크게 두 가지로 구분될 수 있다. 먼저, 심볼 형태에 클록 타이밍 신호를 실어 보내는 심볼 동기 전송 방식은 한 심볼 구간에서 영점 교차(Zero-Crossing)가 일어나면 수신단에서 이를 이용하여 심볼 동기를 맞추게 된다.
이러한 심볼 동기 전송 방식에서 파형 형태는 RZ(Return-to-Zero)이라 하는데 주파수 효율이 우수하지 못하다.
다음, NRZ(Non-return-to-zero) 파형 형태를 이용한 심볼 동기 전송 방식은 심볼 형태에 타이밍 신호를 직접 실지 않아 주파수 효율이 우수한 반면에 수신단에 별도의 동기회로가 구비되어야 한다.
디지털 통신 시스템의 수신단은 대개 어얼리-레이트 게이트(Early-Late Gate) 방식으로 심볼 동기를 이루는데, 어얼리-레이트 게이트 방식은 한 심볼 구간 내에 약간의 시간차를 갖는 두 개의 적분기, 즉 어얼리 적분기와 레이트 적분기에서 출력되는 값들을 비교하여 심볼 동기 과정을 수행한다.
어얼리-레이트 게이트 방식은 폐루프 제어(Closed loop control)를 이용해 심볼 동기를 이루기 때문에 제어 파라미터 선정이 어렵고, 또 파라미터 값에 따라 루프의 성능이나 안정도가 좌우되기 때문에 구현에 어려움이 많다는 문제점이 있다.
이러한 문제점을 보완하기 위해 미국특허 등록번호 제4794624호와 미국특허 등록번호 제5241545호는 폐루프 제어를 사용하지 않고 오버샘플링 기법을 사용하는 방식을 제안하고 있다.
먼저 미국특허 등록번호 제4794624호에 의한 신호 수신기의 클록 동기화 방법은 디지털 통신 시스템의 수신단이 디지털 신호 복조를 위한 심볼 동기의 획득에 관한 것이다.
즉, 위의 특허는 아날로그/디지털 변환기, 심볼부호 추정기, 뺄셈기, 제곱기, 적분기, 비교기 등을 포함하고, 수신단이 대역 제한된 신호를 송신단으로부터 수신시 한 심볼 구간을 여러 개의 서브 샘플로 오버 샘플링하고, 심볼의 각 샘플 지점에서의 분산값을 계산한 후 비교기에서 최적 동기 지점을 판단한다.
이 경우에, 심볼부호 추정기는 심볼 동기를 위해 미리 수신되는 신호의 심볼의 부호를 추정해야 하기 때문에 잡음에 의해 시스템 성능이 저하될 수 있는 문제점이 있다.
또한, 신호 수신기의 클록 동기화 방법은 제곱기에 사용되는 곱셈기가 계산 시간이 많이 소요되므로 심볼율이 높은 초고속 통신 시스템에서는 사용이 부적절하다는 문제점이 있다.
한편, 미국특허 등록번호 제5241545호에 의한 다중 샘플링 지점을 이용한 시변 신호의 수신 장치 및 방법은 디지털 패킷 통신 시스템의 수신단에서 심볼 동기 획득 및 유지에 관한 것이다.
이를 위해, 다중 샘플링 지점을 이용한 시변 신호의 수신 장치 및 방법은 아날로그/디지털 변환기, 데이터 버퍼, 상관기 등을 구비하고, 수신 신호와 레퍼런스 (Reference) 신호 사이에서 심볼 간격으로 오버샘플링된 개수만큼 상관값을 구한 후에, 가장 큰 상관값을 동기지점으로 선택한다.
위의 장치 및 방법은 이러한 과정을 주기적으로 반복하여 한 패킷안에서 동기가 항상 유지되도록 한다.
그런데, 다중 샘플링 지점을 이용한 시변 신호의 수신 장치 및 방법은 버퍼나 상관기 등으로 인해 수신단의 하드웨어 구조가 복잡해지고, 시변채널의 변화가 적은 곳에서 오버로드로 인해 데이터 전송 효율이 저하된다는 문제점이 있다.
또한, 다중 샘플링 지점을 이용한 시변 신호의 수신 장치 및 방법은 상관값을 구하기 위해 랜덤 신호가 동기 코드로 사용되어야 하는데, 랜덤 신호는 페이딩 채널에서의 특성이 좋지 않아 초기 상관 성능의 저하가 우려된다는 문제점이 있다.
결국, 다중 샘플링 지점을 이용한 시변 신호의 수신 장치 및 방법은 상관값을 구하기 위해 특정한 동기 코드를 사용하므로 주파수 선택적 페이딩 채널에서 심볼 동기의 성능 저하를 야기한다는 문제점이 있다.
위에서 언급한 미국특허 등록번호 제4794624호와 제5241545호는 심볼 동기 블록에 제곱기나 뺄셈기, 버퍼나 상관기 등을 사용하기 때문에 하드웨어 구조가 복잡해지고 처리속도 제한으로 인하여 초고속 데이터 전송에 부적절하다는 문제점이 있다.
본 발명은 위의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 별도의 동기코드를 사용하지 않고 송신단과 수신단 사이에서 심볼 동기가 수행되도록 하여 채널이나 잡음에 의한 영향을 감소시키고, 동기 성능을 향상시키는 디지털 통신에서의 동기 수행 시스템 및 그 방법을 제공하는 것이다.
또한, 본 발명은 수신단의 하드웨어 구조가 간단해지도록 구성하여 처리 속도를 향상시키고, 그에 따라 초고속 데이터 전송이 가능토록 하는 디지털 통신에서의 동기 수행 시스템 및 그 방법을 제공하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 디지털 통신에서의 동기 수행 시스템의 구성을 도시한 블록도이다.
도 2a는 도 1의 일부 구성요소인 아날로그/디지털 변환기의 샘플링 주파수 선정을 위한 오버샘플링 비율 대비 성능에 대한 그래프이다.
도 2b는 도 1의 일부 구성요소인 아날로그/디지털 변환기의 샘플링 주파수 대비 가격에 대한 그래프가 도시된 도면이다.
도 3은 본 발명의 실시예에서 사용되는 심볼/샘플 관계가 시간축상에 도시된 도면이다.
도 4는 본 발명의 실시예에 따른 대역 제한된 신호의 아이 다이어그램이 도시된 도면이다.
도 5는 본 발명의 실시예에 따른 디지털 통신에서의 동기 수행 시스템에서 발생되는 각종 신호 파형이 도시된 도면이다.
도 6은 본 발명의 제2 실시예에 따른 디지털 통신에서의 동기 수행 시스템의 구성을 도시한 블록도이다.
도 7은 본 발명의 실시예에 따른 디지털 통신에서의 동기 수행 방법이 도시된 순서도이다.
상기한 바와 같은 목적을 실현하기 위한 본 발명에 따른 디지털 통신에서의 동기 수행 시스템의 특징은, 송신단에서 송출되는 신호를 수신하여 한 심볼 (Symbol) 구간을 다수개의 서브샘플로 오버샘플링(Over-sampling)하는 변환기; 상기 변환기에서 오버샘플링된 신호의 심볼마다 샘플 위상에 따라 서브샘플 그룹으로 분류하고, 처리 속도 조절을 위해 신호 처리를 수행하는 신호처리기; 상기 신호처리기에서 출력되는 신호에서 잡음을 배제시키고 일정 시간 동안 적분하는 적분기; 및 상기 적분기에서 출력되는 값들 중에서 최적 심볼 동기 지점을 선택하여 심볼 타이밍 신호를 생성 출력하는 타이밍 선택기를 포함한다.
상기 디지털 통신에서의 동기수행 시스템은 신호처리기와 타이밍 선택기에서 심볼 타이밍 신호를 전달받아 복조 신호를 생성 출력하는 디지털 복조기를 포함한다.
상기 신호처리기는,
상기 변환기에서 출력되는 오버샘플링 신호를 심볼 내의 샘플 위상에 따라 서브샘플 그룹으로 분류하는 샘플 정렬기; 및 상기 샘플 정렬기에서 출력되는 각 서브샘플 값들을 절대값으로 변환하는 절대값 계산기를 포함한다.
또는 상기 신호처리기는,
상기 변환기에서 출력되는 오버샘플링 신호를 심볼 내의 샘플 위상에 따라 서브샘플 그룹으로 분류하는 샘플 정렬기; 및 상기 샘플 정렬기에서 출력되는 각 서브샘플 값들의 양(+)/음(-) 부호 중에서 어느 한 부호를 갖는 신호 부분만 선택하는 부호 선택기를 포함한다.
한편, 본 발명에 따른 디지털 통신에서의 동기 수행 방법의 특징은, a) 송신단에서 송출되는 신호를 수신하여 한 심볼 구간을 다수개의 서브 샘플을 갖는 디지털 신호로 오버샘플링하는 단계; b) 상기 a) 단계에서 오버샘플링된 신호를 한 심볼 내의 샘플 위상에 따라 서브샘플 그룹으로 분류하고, 처리 속도 조절을 위해 신호 처리를 수행하는 단계; 및 c) 상기 b) 단계에서 신호 처리된 신호를 잡음을 배제시키고 일정 구간 동안 적분한 후 최적 심볼동기 지점을 선택하는 단계를 포함한다.
상기 c) 단계는, 상기 최적 심볼동기 지점을 선택한 후 그 선택된 신호를 디지털 복조 신호로 생성 출력시키는 단계를 포함한다.
상기 b) 단계에서 신호 처리는, 상기 서브샘플 그룹으로 분류된 후 출력되는 서브샘플 값들을 절대값으로 변환시키는 것을 특징으로 한다.
상기 b) 단계에서 신호 처리는, 상기 서브샘플 그룹으로 분류된 후 출력되는 서브샘플 값들의 양(+)/음(-) 부호 중에서 어느 한 부호를 갖는 신호 부분만을 선택하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예를 상세히 설명하면 다음과 같다.
어느 한 실시예에서 언급한 내용 중 다른 실시예에도 적용할 수 있는 내용은 다른 실시예에서 특별히 언급하지 않아도 이를 적용할 수 있는 것은 당업자에게 자명하다.
먼저, 도 1은 본 발명의 제1 실시예에 따른 디지털 통신에서의 동기 수행 시스템의 구성을 도시한 블록도이다.
도 1에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 시스템은, 송신단에서 전송되는 아날로그 신호를 수신하여 그 신호의 한 심볼 구간을 다수개의 서브샘플을 갖는 디지털 신호로 오버샘플링하는 아날로그/디지털 변환기(10), 아날로그/디지털 변환기(10)에서 오버샘플링된 신호의 심볼마다 샘플 위상에 따라 서브샘플 그룹으로 분류하고 처리 속도 조절을 위해 신호 처리를 수행하는 신호처리기(20), 신호처리기(20)에서 출력되는 신호에서 잡음을 배제시키기 위해 일정 시간 동안 적분하는 적분기(30), 적분기(30)에서 출력되는 값들 중에서 최적 심볼 동기 지점을 선택하여 심볼 타이밍 신호를 생성 출력하는 타이밍 선택기(40), 신호처리기(20)와 타이밍 선택기(40)에서 심볼 타이밍 신호를 전달받아 디지털 복조 신호를 생성 출력하는 복조기(50)를 포함한다.
이때, 아날로그/디지털 변환기(10)는 송신단으로부터 수신한 아날로그 신호를 디지털 이산 신호로 변환시키면서 한 심볼당 2개 이상의 샘플을 갖도록 오버샘플링하는데, 이때 사용되는 샘플링 주파수는 시스템의 해상도와 성능을 좌우한다.
즉, 아날로그/디지털 변환기(10)의 샘플링 주파수가 높으면 더욱 정밀한 심볼 동기를 맞출 수 있다.
본 발명의 실시예에 따른 시스템은 아날로그 부분을 제어하지 않고 단순히 최적 동기 지점을 선택하게 되므로 샘플 간격이 좁을수록 더 좋은 시스템 성능을 얻는다.
도 2a는 도 1의 일부 구성요소인 아날로그/디지털 변환기의 샘플링 주파수 선정을 위한 오버샘플링 비율 대비 성능에 대한 그래프, 도 2b는 샘플링 주파수 대비 가격에 대한 그래프가 각각 도시된 도면이다.
도 2의 (a)에 나타나 있듯이, 오버샘플링 비율이 N배 이상이 되면 성능의 향상이 거의 이루어지지 않고, (b)에 나타나 있듯이 샘플링 주파수가 k㎐ 이상이 되면 가격 상승이 급격히 증가하게 된다.
따라서, 아날로그/디지털 변환기(10)의 샘플링 주파수는 경제성 및 성능을 고려하여 적절한 샘플링 주파수를 찾는 것이 중요하다.
또한, 신호처리기(20)는 아날로그/디지털 변환기(10)에서 출력되는 오버샘플링 신호를 심볼 내의 샘플 위상에 따라 서브샘플 그룹으로 분류하는 샘플 정렬기 (21), 샘플 정렬기(21)에서 출력되는 각 서브샘플 값들을 절대값으로 변환하여 처리속도를 향상시키는 절대값 계산기(23)를 포함한다.
도 3은 본 발명의 실시예에서 사용되는 심볼/샘플 관계가 시간축상에 도시된 도면이다.
도 3에 나타나 있듯이, 샘플 정렬기(21)는 아날로그/디지털 변환기(10)로부터 출력되는 오버샘플링된 신호가 N 오버샘플링된 경우에 각 심볼의 샘플 위치에 따라 제1 샘플그룹, 제2 샘플그룹,...제N 샘플그룹으로 나눈다.
이때, 각각의 샘플 그룹들은 한 심볼 주기(Ts)이고, 같은 위상을 가진 집합들이다. 1개의 심볼이 아날로그/디지털 변환기(10)에서 N 오버샘플링되면 N개의 서브샘플들을 갖게 되고, 심볼 단위로 각 서브샘플들은 그 위치에 따라 위상이 서로 다르고 그 중에서 최적의 심볼 동기 지점이 존재한다.
적분기(30)는 절대값 계산기(23)로부터 출력되는 각 위상에 따른 샘플 신호들을 일정한 시간 동안 더하여 누적시키는 역할을 수행하는데, 적분구간은 심볼 구간의 정수배를 갖는다.
일반적으로 통신 시스템에서 발생되는 잡음은 시스템의 성능을 좌우하는 중요한 요소이다. 아날로그/디지털 변환기(10)에서 오버샘플링된 각 샘플들은 원하는 신호뿐만 아니라 잡음을 포함하고 있다.
이렇게 각 샘플들에 부가되는 잡음은 모두 평균이 제로이고, 그 크기는 분산값에 의해 좌우된다. 즉, 한 순간의 샘플 값은 평균이 제로가 아닌 값을 가질 수 있으나, 이를 일정한 구간동안 더하면 잡음의 평균이 신호 레벨에 미치는 영향을 무시할 수 있기 때문에 송신단으로부터 수신된 신호의 판단에 잡음의 영향을 배제시킬 수 있다.
따라서, 적분기(30)는 기존의 폐루프 제어 방식에서 사용되는 루프 필터 (Loop Filter)에 상응하는 저대역 통과 필터(Low Pass Filter, LPF)의 일종으로 작용한다.
타이밍 선택기(40)는 적분기(30)로부터 출력되는 값들 중에서 최대값을 가지는 지점을 선택하여 심볼 동기를 사용할 수 있도록 하는데, 이렇게 선택된 심볼 타이밍 신호는 디지털 복조기(50)로 입력되어 디지털 복조신호를 생성하는데 사용된다.
도 4는 본 발명의 실시예에 따른 대역 제한된 신호의 아이 다이어그램이 도시된 도면이다.
도 4에 도시된 바와 같이, 최적 심볼 동기 지점은 아이(eye)가 가장 크게 열리는 A 지점이고, 타이밍 선택기(40)는 A 지점을 선택하여 심볼 동기로 사용한다.
아이 다이어그램이 가로축에 따라 대칭이므로 양(+)의 부호를 가진 경우만 살펴보면, 일정 구간 동안 각 샘플 지점에서 적분 수행시 최대 적분값을 갖는 곳은아이가 가장 크게 열리는 A 지점이고, 바로 A 지점이 최적 심볼 동기 지점임을 알 수 있다.
도 5는 본 발명의 실시예에 따른 디지털 통신에서의 동기 수행 시스템에서 발생되는 각종 신호 파형이 도시된 도면이다.
도 5의 (A)는 송신단에서 생성되는 송신 데이터이고, (B)는 수신단에서 수신한 대역 제한된 신호이다. 그리고, 도 5의 (C)는 심볼 동기가 맞았을 경우의 수신 데이터와 적분값(10), (D)은 1/4만큼 샘플링 오차가 발생으로 인한 심볼 동기 에러가 발생한 경우의 수신 데이터와 적분값(8.55), (E)는 1/2만큼 샘플링 오차가 발생으로 인한 심볼 동기 에러가 발생한 경우의 수신데이터와 적분값(7.2)을 각각 나타낸다.
도 5의 (F)는 도 5의 (C), (D), (E)의 적분값과 그 외의 각 샘플 지점별 적분기(30)의 출력값, 즉 적분값을 나타내는 곡선이다. 도 5의 (F)는 도 4의 아이 다이어그램에서 아이가 열린 모양과 일치함을 알 수 있다.
결국, 각각의 샘플 지점에 대한 적분값의 출력은 최적 심볼동기 지점을 최대값으로 하는 이등변 삼각형 형태를 갖는다.
한편, 최적 심볼동기 지점 이외에서는 인접 심볼에서 발생한 심볼간 간섭( Inter-Symbol Interference, ISI)이 존재한다. 이 심볼간 간섭은 수신된 비트의 부호가 양(+)의 부호와 음(-)의 부호가 같은 확률로 발생시, 적분기(30)가 일정 구간 적분 수행후 적분값의 평균에 영향을 미치지 않는다.
즉, 랜덤 바이너리 시퀀스(Random binary sequence)의 평균이 제로이므로 인접 심볼에 간섭을 끼치는 모든 성분들은 일정한 구간에 대해서 적분기(30)의 출력 특성 곡선에 부가적인 성분으로 작용하게 된다. 이러한 부가적인 성분은 일정한 전력을 가지고 평균이 제로인 가우시안 잡음(Gaussian noise)과 같은 특성을 나타낸다.
다음, 도 6은 본 발명의 제2 실시예에 따른 디지털 통신에서의 동기 수행 시스템의 구성을 도시한 블록도로서, 도 6은 도 1과 동일한 기능을 갖는 각 부에 대해서는 도 1에서 기설명된 참조부호와 동일한 부호를 사용한다.
도 6에 나타나 있듯이, 신호처리기(60)는 샘플 정렬기(61)와, 부호있는 디지털 값에서 최상위비트(MSB)만의 조작으로도 쉽게 처리속도의 향상을 도모할 수 있으므로 샘플 정렬기(61)에서 출력되는 신호 중에서 양(+)의 부호를 갖는 곳만 선택하는 부호 선택기(63)를 포함한다.
위와 같이 구성되는 본 발명에 따른 디지털 통신에서의 동기 수행 시스템의 동작을 첨부된 도면을 참조하여 상세히 살펴보면 다음과 같다.
도 7은 본 발명의 실시예에 따른 디지털 통신에서의 동기 수행 방법이 도시된 순서도이다.
도 7에 나타나 있듯이, 디지털 통신 시스템의 송신단에서 아날로그 신호를 송출하면, 수신단에서 송신단의 아날로그 신호를 수신하고(S1), 이렇게 수신한 신호는 아날로그/디지털 변환기(10)에서 한 심볼 구간을 다수개의 서브 샘플을 갖는 디지털 신호로 오버샘플링한다.(S2)
이때, 아날로그/디지털 변환기(10)는 경제성 및 성능을 고려하여 적절한 샘플링 주파수로 도 3에 도시된 바와 같이 한 심볼당 4개의 서브샘플을 갖도록 오버샘플링을 수행한다.
샘플 정렬기(21, 61)는 아날로그/디지털 변환기(10)에서 오버샘플링된 신호에서 한 심볼 내의 샘플 위상에 따라 서브샘플 그룹으로 분류하는데, N 오버샘플링된 신호의 경우에는 N개의 서브샘플 그룹으로 나누어진다.(S3)
이때, 각 서브샘플 그룹은 한 심볼 주기이고, 같은 위상을 가진 집합이다.
이렇게 샘플 정렬기(21, 61)로부터 출력되는 각 서브샘플 값들은 처리 속도 향상을 위해 신호 처리가 수행된다.(S4) 이때, 신호 처리는 도 1에 나타나 있듯이 절대값 계산기(23)에서 각 서브샘플 값들을 절대값으로 변환시키거나, 도 6에 나타나 있듯이 부호 선택기(63)에서 각 서브샘플 값들 중에서 양의 부호를 갖는 신호 부분만을 선택할 수도 있다.
적분기(30)는 위의 신호처리기(20, 60)에서 신호 처리되어 출력되는 각 위상에 따른 샘플 신호들을 일정한 시간 동안 더하여 누적시킨다.(S5) 그리고, 타이밍 선택기(40)는 적분기(30)에서 누적된 후 출력되는 값들 중에서 최대값을 선택하여 심볼 타이밍 신호를 생성 출력하고, 그 심볼 타이밍 신호를 최적 심볼동기 지점으로 하여 심볼 동기에 사용할 수 있도록 한다.(S6)
그리고, 디지털 복조기(50)는 타이밍 선택기(40)의 심볼 타이밍 신호를 입력받아 디지털 복조신호를 생성하여 출력한다.(S7)
상기 도면과 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 의한 디지털 통신에서의 동기 수행 시스템 및 그 방법은 별도의 동기코드를 사용하지 않고 송신단으로부터 수신한 신호가 아날로그/디지털 변환기를 통과한 후 최적 심볼동기 지점이 결정되므로, 동기 해상도가 아날로그/디지털 변환기의 해상도와 비례하여 증가하고, 채널이나 잡음에 의한 영향을 감소시킬 뿐만 아니라 동기 성능을 향상시키고, 그 적용 범위가 넓어질 수 있는 효과가 있다.
또한, 본 발명은 수신단의 하드웨어 구조가 절대값 계산기나 부호 선택기만을 사용하므로 간단해져 동작의 안정성 및 경제성이 보장될 수 있고, 계산시간에 소요되는 시간이 대폭 감소되어 처리 속도가 향상되므로 초고속 데이터 전송이 가능해질 수 있는 효과가 있다.

Claims (8)

  1. 송신단에서 송출되는 신호를 수신하여 한 심볼(Symbol) 구간을 다수개의 서브샘플로 오버샘플링(Over-sampling)하는 변환기;
    상기 변환기에서 오버샘플링된 신호의 심볼마다 샘플 위상에 따라 서브샘플 그룹으로 분류하고, 처리 속도 조절을 위해 신호 처리를 수행하는 신호처리기;
    상기 신호처리기에서 출력되는 신호에서 잡음을 배제시키고 일정 시간 동안 적분하는 적분기; 및
    상기 적분기에서 출력되는 값들 중에서 최적 심볼 동기 지점을 선택하여 심볼 타이밍 신호를 생성 출력하는 타이밍 선택기
    를 포함하는 디지털 통신에서의 동기 수행 시스템.
  2. 제 1 항에 있어서,
    상기 디지털 통신에서의 동기수행 시스템은 신호처리기와 타이밍 선택기에서 심볼 타이밍 신호를 전달받아 복조 신호를 생성 출력하는 디지털 복조기를 포함하는 디지털 통신에서의 동기 수행 시스템.
  3. 제 1 항에 있어서,
    상기 신호처리기는,
    상기 변환기에서 출력되는 오버샘플링 신호를 심볼 내의 샘플 위상에 따라서브샘플 그룹으로 분류하는 샘플 정렬기; 및
    상기 샘플 정렬기에서 출력되는 각 서브샘플 값들을 절대값으로 변환하는 절대값 계산기
    를 포함하는 디지털 통신에서의 동기 수행 시스템.
  4. 제 1 항에 있어서,
    상기 신호처리기는,
    상기 변환기에서 출력되는 오버샘플링 신호를 심볼 내의 샘플 위상에 따라 서브샘플 그룹으로 분류하는 샘플 정렬기; 및
    상기 샘플 정렬기에서 출력되는 각 서브샘플 값들의 양(+)/음(-) 부호 중에서 어느 한 부호를 갖는 신호 부분만 선택하는 부호 선택기
    를 포함하는 디지털 통신에서의 동기 수행 시스템.
  5. a) 송신단에서 송출되는 신호를 수신하여 한 심볼 구간을 다수개의 서브 샘플을 갖는 디지털 신호로 오버샘플링하는 단계;
    b) 상기 a) 단계에서 오버샘플링된 신호를 한 심볼 내의 샘플 위상에 따라 서브샘플 그룹으로 분류하고, 처리 속도 조절을 위해 신호 처리를 수행하는 단계; 및
    c) 상기 b) 단계에서 신호 처리된 신호를 잡음을 배제시키고 일정 구간 동안 적분한 후 최적 심볼동기 지점을 선택하는 단계
    를 포함하는 디지털 통신에서의 동기 수행 방법.
  6. 제 5 항에 있어서,
    상기 c) 단계는,
    상기 최적 심볼동기 지점을 선택한 후 그 선택된 신호를 디지털 복조 신호로 생성 출력시키는 단계를 포함하는 디지털 통신에서의 동기 수행 방법.
  7. 제 5 항에 있어서,
    상기 b) 단계에서 신호 처리는,
    상기 서브샘플 그룹으로 분류된 후 출력되는 서브샘플 값들을 절대값으로 변환시키는 것을 특징으로 하는 디지털 통신에서의 동기 수행 방법.
  8. 제 5 항에 있어서,
    상기 b) 단계에서 신호 처리는,
    상기 서브샘플 그룹으로 분류된 후 출력되는 서브샘플 값들의 양(+)/음(-) 부호 중에서 어느 한 부호를 갖는 신호 부분만을 선택하는 것을 특징으로 하는 디지털 통신에서의 동기 수행 방법.
KR10-2001-0072602A 2001-11-21 2001-11-21 디지털 통신에서의 동기 수행 시스템 및 그 방법 KR100435494B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0072602A KR100435494B1 (ko) 2001-11-21 2001-11-21 디지털 통신에서의 동기 수행 시스템 및 그 방법
US10/026,618 US7394882B2 (en) 2001-11-21 2001-12-27 Digital communication synchronization system and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0072602A KR100435494B1 (ko) 2001-11-21 2001-11-21 디지털 통신에서의 동기 수행 시스템 및 그 방법

Publications (2)

Publication Number Publication Date
KR20030042089A true KR20030042089A (ko) 2003-05-28
KR100435494B1 KR100435494B1 (ko) 2004-06-09

Family

ID=19716150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0072602A KR100435494B1 (ko) 2001-11-21 2001-11-21 디지털 통신에서의 동기 수행 시스템 및 그 방법

Country Status (2)

Country Link
US (1) US7394882B2 (ko)
KR (1) KR100435494B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100534592B1 (ko) * 2002-06-20 2005-12-07 한국전자통신연구원 디지털 통신 시스템의 수신 장치 및 그 방법
KR100954598B1 (ko) * 2008-03-12 2010-04-26 국방과학연구소 1/4홉 수신 에너지 측정을 통한 동기이탈 판정 시스템 및방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100524730B1 (ko) * 2002-11-02 2005-10-31 엘지전자 주식회사 이동 통신 시스템의 초기 동기 검색 방법
JP2006166005A (ja) * 2004-12-07 2006-06-22 Furuno Electric Co Ltd 多値ｑａｍシンボルタイミング検出回路および多値ｑａｍ通信信号受信機
US7801257B2 (en) * 2005-09-28 2010-09-21 Genesis Microchip Inc Adaptive reception techniques for over-sampled receivers
GB0806064D0 (en) * 2008-04-03 2008-05-14 Icera Inc Equalisation processing
US9780891B2 (en) * 2016-03-03 2017-10-03 Electronics And Telecommunications Research Institute Method and device for calibrating IQ imbalance and DC offset of RF tranceiver
JP7164810B2 (ja) * 2018-09-06 2022-11-02 日本電信電話株式会社 信号処理装置及び光受信器

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4578800A (en) * 1982-07-12 1986-03-25 Yutaka Yasuda Synchronization circuit for a Viterbi decoder
CH669489A5 (ko) 1986-01-17 1989-03-15 Bbc Brown Boveri & Cie
US5241545A (en) 1990-11-14 1993-08-31 Motorola, Inc. Apparatus and method for recovering a time-varying signal using multiple sampling points
US5710799A (en) * 1992-06-01 1998-01-20 Fujitsu Limited Cross polarization interference canceler and cross polarization interference eliminating apparatus using the same
US5550869A (en) * 1992-12-30 1996-08-27 Comstream Corporation Demodulator for consumer uses
US5425057A (en) * 1994-04-25 1995-06-13 Paff; Thomas M. Phase demodulation method and apparatus using asynchronous sampling pulses
US5920555A (en) * 1994-07-28 1999-07-06 Roke Manor Research Limited Pilot assisted direct sequence spread spectrum synchronization apparatus
US5619542A (en) * 1994-08-30 1997-04-08 Motorola, Inc. Device and method for efficient timing estimation in a digital receiver
US5629960A (en) * 1995-05-22 1997-05-13 Sierra Wireless, Inc. Method for reducing distortion effects on DC off-set voltage and symbol clock tracking in a demodulator
JP3064867B2 (ja) * 1995-05-23 2000-07-12 松下電器産業株式会社 データ受信装置
US5712870A (en) * 1995-07-31 1998-01-27 Harris Corporation Packet header generation and detection circuitry
JP3225405B2 (ja) * 1995-08-23 2001-11-05 ノーテル・ネットワークス・リミテッド セルラ通信システムにおけるタイミング回復およびフレーム同期
GB9523578D0 (en) * 1995-11-17 1996-01-17 Philips Electronics Nv Demodulator
US5809086A (en) * 1996-03-20 1998-09-15 Lucent Technologies Inc. Intelligent timing recovery for a broadband adaptive equalizer
JPH10215289A (ja) * 1996-06-04 1998-08-11 Matsushita Electric Ind Co Ltd 同期装置
JP2800796B2 (ja) * 1996-08-12 1998-09-21 日本電気株式会社 Ｃｄｍａ同期捕捉回路
US6320917B1 (en) * 1997-05-02 2001-11-20 Lsi Logic Corporation Demodulating digital video broadcast signals
JP4033967B2 (ja) * 1998-03-27 2008-01-16 松下電器産業株式会社 シンボル識別点検出装置及び方法並びに該装置を備えた移動無線装置
US6643321B1 (en) * 1998-09-30 2003-11-04 Alvarion Ltd. Method for rapid synchronization of a point to multipoint communication system
KR100324749B1 (ko) * 1998-10-09 2002-03-13 구자홍 최대 가능성 심볼 타이밍 복원기
JP2000174663A (ja) 1998-12-09 2000-06-23 Kazuo Tsubouchi 符号分割多重通信方式
US6539063B1 (en) * 1999-02-18 2003-03-25 Ibiquity Digital Corporation System and method for recovering symbol timing offset and carrier frequency error in an OFDM digital audio broadcast system
US6411661B1 (en) * 1999-05-07 2002-06-25 The Aerospace Corporation Digital timing recovery loop for GMSK demodulators
US6567480B1 (en) * 1999-08-10 2003-05-20 Lucent Technologies Inc. Method and apparatus for sampling timing adjustment and frequency offset compensation
FR2800951A1 (fr) * 1999-11-10 2001-05-11 Koninkl Philips Electronics Nv Estimation de l'instant d'echantillonnage optimal dans un systeme de transmissions par paquets tdma
US6621857B1 (en) * 1999-12-31 2003-09-16 Thomson Licensing S.A. Carrier tracking loop for direct sequence spread spectrum systems
KR100320477B1 (ko) * 2000-01-12 2002-01-16 구자홍 디지털 텔레비전의 타이밍 복원 장치
EP1615157A3 (en) * 2000-01-24 2006-10-25 Nidec Sankyo Corporation Magnetic card reader and reproduction and demodulation method
GB0009302D0 (en) * 2000-04-15 2000-05-31 Mitel Semiconductor Ltd Quadrature amplitude modulation demodulation and receiver
US7079604B1 (en) * 2000-10-10 2006-07-18 Freescale Semiconductor, Inc. Ultrawide bandwidth system and method for fast synchronization using multiple detection arms
US6925108B1 (en) * 2000-05-26 2005-08-02 Freescale Semiconductor, Inc. Ultrawide bandwidth system and method for fast synchronization
EP1204235B1 (en) * 2000-11-01 2007-12-12 NTT DoCoMo, Inc. Symbol timing recovery
JP2002208879A (ja) * 2001-01-05 2002-07-26 Nec Microsystems Ltd 同期タイミング補正回路および方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100534592B1 (ko) * 2002-06-20 2005-12-07 한국전자통신연구원 디지털 통신 시스템의 수신 장치 및 그 방법
KR100954598B1 (ko) * 2008-03-12 2010-04-26 국방과학연구소 1/4홉 수신 에너지 측정을 통한 동기이탈 판정 시스템 및방법

Also Published As

Publication number Publication date
US7394882B2 (en) 2008-07-01
KR100435494B1 (ko) 2004-06-09
US20030095617A1 (en) 2003-05-22

Similar Documents

Publication Publication Date Title
US8837656B2 (en) Phase detection method and circuit
US6850582B2 (en) Frame synchronization and detection technique for a digital receiver
US6529549B1 (en) System and method for an equalizer-based symbol timing loop
CN109495106B (zh) 用于SerDes的基于小数N分频PLL的时钟恢复
US20070177689A1 (en) Method and apparatus for sub sample-per-symbol demodulator for a spectrally efficient waveform with an lpi feature
US6546063B1 (en) Asynchronous clock for adaptive equalization
EP1006697A2 (en) Parellel signal processing for equalisation on fibre channels
CN111865239A (zh) 用于接收调制的信号的放大器采样器的多相符号同步
KR100435494B1 (ko) 디지털 통신에서의 동기 수행 시스템 및 그 방법
JP2003520495A (ja) ボー・レート・タイミング復元
US7200782B2 (en) Clock recovery system for encoded serial data with simplified logic and jitter tolerance
US5737369A (en) Apparatus and method for recovering data in the presence of error transients
US8861648B2 (en) Receiving device and demodulation device
US6891906B1 (en) Demodulator, clock recovery circuit, demodulation method and clock recovery method
US7934144B2 (en) High-speed analog-to-digital conversion with improved robustness to timing uncertainty
JP5213580B2 (ja) キャリアオフセットの検出回路および検出方法、情報通信機器
KR100534592B1 (ko) 디지털 통신 시스템의 수신 장치 및 그 방법
US6874096B1 (en) Apparatus and method for detecting packet arrival time
JP4623598B2 (ja) オーバーサンプリングレシーバにおけるサンプリング位相調整のためのセルフタイミング法および回路
KR100466589B1 (ko) 디지털 심볼 동기 장치 및 그 방법
CN1370364A (zh) 在慢变化干扰中检测二进制信息的方法和系统
US8130883B2 (en) Pulse signal reception device, pulsed QPSK signal reception device, and pulse signal reception method
US5784416A (en) Method and apparatus for detection of a communication signal
US5285478A (en) Communication system utilizing self-similar signals
KR20050021491A (ko) 데이터 비트 값 측정 방법 및 수신기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110531

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee