KR20030039683A - 반도체칩 정보 판독시스템 및 판독방법 - Google Patents

반도체칩 정보 판독시스템 및 판독방법 Download PDF

Info

Publication number
KR20030039683A
KR20030039683A KR1020010070699A KR20010070699A KR20030039683A KR 20030039683 A KR20030039683 A KR 20030039683A KR 1020010070699 A KR1020010070699 A KR 1020010070699A KR 20010070699 A KR20010070699 A KR 20010070699A KR 20030039683 A KR20030039683 A KR 20030039683A
Authority
KR
South Korea
Prior art keywords
burn
information
server
mbt
lot
Prior art date
Application number
KR1020010070699A
Other languages
English (en)
Inventor
민병준
방정호
이규성
채효근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010070699A priority Critical patent/KR20030039683A/ko
Publication of KR20030039683A publication Critical patent/KR20030039683A/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Environmental & Geological Engineering (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체칩 정보 판독시스템 및 판독방법, 보다 구체적으로는 이미 저장된 반도체칩 정보와 다른 여러정보를 머지(merge)함으로써 반도체칩 정보를 판독한 것과 동일한 결과를 얻을 수 있는 반도체칩 정보 판독시스템 및 판독방법에 관한 것으로, 구체적으로, 본 발명에서는 DC테스터에서 생성된 반도체칩 정보에 대한 로트파일과 MBT 시스템에서 생성된 MBT 결과의 보드정보 파일을 감마서버를 통해 머지함으로써 MBT 시스템에서 반도체칩 정보를 판독하지 못하더라도 반도체칩 정보를 판독한 것과 동일한 결과를 얻을 수 있다.

Description

반도체칩 정보 판독시스템 및 판독방법{A system and a method for reading semiconductor chip information}
본 발명은 반도체칩 정보 판독시스템 및 판독방법에 관한 것으로, 보다 구체적으로는 반도체칩 정보의 판독이 불가능한 경우, 이미 저장된 반도체칩 정보와 다른 여러정보를 머지(merge)함으로써 반도체칩 정보를 판독한 것과 동일한 결과를 얻을 수 있는 반도체칩 정보 판독시스템 및 판독방법에 관한 것이다.
반도체 집적회로는 흔히 다이 또는 칩이라 불린다. 이들 용어들을 상호교환적으로 사용되고 있다. 다이는 일반적으로 모놀리식 기판에 형성된 수천개의 액티브 제품(active device) 및 패시브 제품(passive device)을 포함하며, 이들이 상호접속되어 전체회로를 형성하게된다. 액티브 제품은, 예를 들어, 트랜지스터를 포함하는 한편, 패시브 제품은, 예를 들어, 레지스터 및 커패시터를 포함한다.
일반적으로 반도체 웨이퍼라 불리는 모놀리식 기판은 웨이퍼를 가로지르게 정렬된 수백개의 다이를 포함할 수 있다. 액티브 제품 및 패시브 제품이 형성되고 선택적으로 상호접속된 후, 각 다이에 대해 육안 테스트와 전기적 테스트가 실행된다. 테스트에서 패일(fail)된 다이는 눈으로 감지할 수 있도록 "임프린트 (imprint)"라고 표시된다. 이러한 표시가 되지 않은 다이는 웨이퍼에서 분리된 후 사용된다. 이후에 행해지는 전기적 테스트는 여러 다른 온도에서 다이를 온도사이클에 노출시켜 다이에 스트레스를 가하기 전이나 가한 후에 행해질 수 있다. 테스트를 통과하고 웨이퍼에서 분리된 다이는 이후에 밀봉되거나 반도체 패키지에 봉합되고, 반도체 패키지로부터 연장된 리드는 반도체 패키지 내부의 다이에 있는 본딩패드와 전기적으로 접속되는데, 이렇게 굳(good) 다이를 패키징하는 공정을 "어셈블리"라 칭한다.
일반적으로, 어셈블리공정 이후 형성된 반도체 패키지에는 패키지 테스트가 실시된다. 패키지 테스트는 크게 DC 패러매터(parameter) 테스트와 동적 기능 (dynamic functional) 테스트로 나뉘어지며, DC 패러매터 테스트는 다시 접촉테스트, 누전(leakage) 테스트 및 전류 테스트로 나누어진다.
DC 패러매터 테스트는 반도체 패키지의 반도체칩의 전기적 특성을 측정하는 테스트로, 접촉 테스트에서는 전류를 인가하여 해당 핀(PIN)에 걸리는 전압을 측정하는 오픈테스트(open test)와 전압을 인가하여 해당 핀에 흐르는 전류값을 측정하는 쇼트테스트(short test)가 행해지고, 누전테스트에서는 측정 제품의 입,출력 핀의 누전을 테스트가 행해진다.
동적 기능 테스트에서는 포맷(format)과 타이밍(timing)에 의하여 정예화된 신호를 이용하여 패턴(pattern)에 의한 어드레스 시퀀스(address sequence)에 의하여 모든 셀(cell)의 동작여부를 테스트하게 된다.
이렇게 반도체 패키지 테스트를 마친 반도체 패키지는 번인공정을 거치게된다. 번인(burn-in)이란 제품에 강한 온도, 시간, 전압, 신호를 가하여 초기에 발생할 수 있는 결함이 있는 제품을 제거한 후 고온 및 상온에서 테스트를 하는 것을 말한다. 번인공정은, 반도체 패키지가 삽입된 번인보드가 삽입되면 보드별 ID와 보드번호를 인식하여 번인보드의 언로딩시 번인보드의 ID와 번호 그리고 위치에 대한 정보를 이용하여 빈(BIN)별로 소팅(sorting)한다. 여기서 MBT(monitoring burn-in & test)도 실행된다.
이후, 반도체칩을 보호하기 위해 몰딩된 컴파운드 위에 제품의 기능, 특성, 형태, 스피드, 제조일, 제조자 등을 잉크를 이용하여 인쇄하는 마킹공정 및 완제품의 품질을 검사하는 공정을 거쳐 완제품이 제조된다.
상술한 바와 같이 행해지고 있는 반도체 패키지 제조공정을 반도체칩의 생성부터 출하까지의 진행과정 역사를 데이타베이스로 구축하여 웨이퍼 가공부터 반도체 패키지 테스트까지의 불량에 대해 연계 분석을 가능케하면 반도체 패키지의 품질문제에 대한 대응 및 생산성에 큰 효과를 가져오리라 생각된다.
이에 대응하는 방법은 초기 반도체 패키지단계에서 실행번호, 웨이퍼 번호, 다이좌표 등을 판독하여 EDS(electronic die sorting)이후 공정부터 조기 로트머지(lot merge)를 구현하는 것으로, 이로 인해 생산성 극대화와 소비자의 클레임(claim) 및 실장문제 등 품질상이 문제 발생시 실행번호, 웨이퍼 번호, 다이좌표 등의 웨이퍼 가공에 대한 모든 정보에 대해 추적성이 용이하게 되며, 패키지의 불량빈 뿐만 아니라, 예를 들어, 스피드등의 제품 특성 분석시 다이특성(예를 들어, 수정정보, DC 특성, ET특성)과 병행하여 통계적인 분석이 가능하리라 본다.
이와 관련해서 미국특허 6,018,686호, Cypress Semiconductor Corp, SanJosse, Calif. 에 집적회로의 비휘발성 디바이스에 대한 제조정보를 프로그래밍하는 프로그래밍 메카니즘과 방법이 기재되어 있다.
본 발명은 EDS 이후 공정에 대한 로트머지를 구현하기 위한 것으로, 구체적으로 DC테스트에서 생성된 정보파일과 번인공정에서 생성된 정보파일을 머지함으로써 번인공정에서 반도체칩에 대한 정보를 판독하지 않고서도 판독한 것과 동일한 결과를 얻을 수 있는 반도체칩 정보 판독시스템 및 판독방법을 제공하는데 그 목적이 있다.
도 1은 본 발명의 바람직한 실시예에 따라 DC테스터로 반도체칩 정보를 판독하고 데이타머지를 구현하기 위한 네트워크 구조;
도 2는 도 1의 네트워크 구조에 따라 반도체칩의 서명 정보를 판독하는 순서를 나타내는 흐름도;
도 3은 도 2의 종료단계인 데이타머지를 구현하기 위한 데이타 머지방법에 대한 흐름도;
도 4는 로더/언로더와 DC테스터간에 이루어지는 통신내용에 대한 개략도;
도 5는 본 발명의 바람직한 실시예에 따른 소정의 테이타 포맷에 따라 생성된 DC테스트 결과의 로트파일;
도 6은 본 발명의 바람직한 실시예에 따른 컨버젼 파일;
도 7은 본 발명의 바람직한 실시예에 따른 MBT 결과 파일; 및
도 8은 본 발명의 바람직한 실시예에 따른 데이타 머지 파일을 나타낸다.
<도면의 주요부분에 대한 간단한 설명>
100; 로더/언로더 200; DC테스터
300; MBT(monitoring burn-in & tester) 시스템 400; 집적제조 실행시스템
500; 번인서버 600; 감마서버
상술한 본 발명의 목적을 달성하기 위하여, 본 발명은 테스트를 위한 반도체 패키지가 로딩/언로딩되는 로더/언로더, 로더의 입력부위에 구비되며, 반도체 패키지의 조립시 불량을 스크린하여 반도체 패키지 내부에 서명된 반도체칩 정보를 판독하는 DC테스터, 반도체 패키지 중 결함이 있는 패키지를 제거한 후 여러온도에서 테스트하는 번인공정을 실행하는 MBT(monitering & burn-in tester) 시스템, 반도체 패키지에 대한 번인공정의 결과를 저장하는 번인서버, 반도체 패키지 생산공정에 필요한 데이타를 저장하는 집적제조 실행시스템, 및 DC테스터에서 얻어진 반도체칩 정보와 MBT 시스템의 실행결과 얻어진 정보를 저장하고 머지하는 감마서버를 포함하며, 로더/언로더는 번인서버를 매개로 집적제조 실행시스템으로부터 반도체칩에 대한 정보 및 MBT 시스템으로부터 반도체 패키지가 삽입된 보드정보를 얻은 후, 이들 정보를 DC테스터로 전송하며, 감마서버는 DC테스터로부터 전송된 DC테스트결과와 번인서버를 통해 MBT 시스템으로부터 전송된 MBT 결과를 머지(merge)하는 것을 특징으로 하며, 로더/언로더와 DC 테스터간의 정보 교환은, RS-232 커넥션을통해 이루어지는 것을 특징으로 하는 반도체칩 정보 판독시스템을 제공한다.
또한, 본 발명은 a) 로드/언로드에 로트번호가 입력되고, 번인서버에 로트번호에 대한 정보를 요구하고 번인서버는 집적제조 실행시스템에 로트정보를 요구하고 전송받은 후, 로트정보를 다시 로더/언로더로 전송하는 단계; b) 로더로부터 로트정보를 DC테스터로 전송하고, DC테스트 완료 후, 반도체 패키지가 로딩된 보드를 MBT 시스템에 입력하며, MBT 시스템에서 얻어진 보드정보를 DC테스터로 전송하고, 반도체 패키지의 반도체칩 정보를 로트파일로 생성하여 감마서버로 전송하는 단계; c) 번인서버는 MBT 완료후 생성된 MBT 결과를 MBT 시스템으로부터 전송받아 저장하고, 감마서버는 번인서버에 로트파일을 요청하고 전송받는 단계; d) 감마서버는 MBT 결과의 로트파일과 DC테스터의 파일에 저장된 반도체칩 정보를 머지하는 단계를 포함하는 것을 특징으로 하며, 여기서, e)단계는, 로트별 DC테스트와 로딩을 동시에 실시후 로트파일을 생성하고 감마서버로 전송하며 MBT 입력을 실시하는 단계; 감마서버는 DC테스트의 로트 데이타를 받아 반도체칩 정보에 대해 컨버젼 (conversion)을 실시하고 컨버젼 파일을 생성하는 단계; MBT의 결과가 번인서버로 전송되고 번인파일을 생성하는 단계; 및 컨버젼 파일과 번인파일의 데이타를 머지하여 종료하는 단계로 이루어지는 것을 특징으로 하는 반도체칩 정보 판독방법을 제공한다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 설명한다. 도 1은 본 발명에 있어서 DC테스터로 반도체칩 정보를 판독하고 데이타머지를 하기 위한 네트워크 구조를 나타낸다. 도 2는 도 1의 네트워크 구조에 따라 반도체칩의 서명정보를 판독하는 순서를 나타내는 흐름도이다. 그리고, 도 3은 도 2의 종료단계인 데이타 머지를 행하기 위한 데이타 머지방법에 대한 흐름도이다.
도 1을 살펴보면, 본 발명의 바람직한 실시예에 따른 반도체칩 정보 판독 네트워크 구조는, 반도체 패키지가 로딩되면 번인공정을 하기 위해 반도체 패키지를 번인보드에 삽입하고 보드에 삽입된 반도체 패키지를 언로딩하여 번인공정후의 MBT 결과를 빈(BIN)별로 소팅(sorting)하는 로더/언로더(100), 반도체 패키지 조립시 발생되는 불량을 스크린하며 반도체 패키지에 서명된 반도체칩 정보를 판독하는 DC테스터(200), 반도체 패키지의 초기성 불량을 제거하기 위해 고온, 고전압, 장시간으로 반도체칩 셀에 데이타를 기록하여 테스트하는 스트레스 시스템이자 동적 시스템 에이징(dynamic system aging) 능력과 테스팅능력을 갖춘 시스템인 MBT 시스템 (300), 번인공정에서 발생하는 모든 데이타를 저장하고 각 단계별 진행상태에 대한 정보를 제공해주는 번인서버(burn-in server)(500), 반도체 생산공정의 일괄관리에 필요한 로트진행 정보, 수율, 이상처리, 생산성향상 등을 위해 전산화한 소프트웨이이자 데이타를 저장하는 서버인 집적제조 실행시스템(400), 및 기술자가 필요로하는 데이타의 저장뱅크(bank)이며, 각각의 테스터에서 반도체칩에 서명된 칩별 정보를 데이타화하여 저장하는 감마서버(gamma server)(600)로 이루어지며, 상술한 각 서버와 시스템간은 컴퓨터의 랜카드와 케이블로 쌍방통신이 가능하도록 구성되며, 또한, DC테스터(200)와 로더/언로더(100)간의 통신은 하기에 설명할 RS-232커넥션이라는 매개체를 통해 이루어지며 이를 통해 로더/언로더(100)가 로트정보와 보드정보의 테이타를 DC테스터(200)의 컴퓨터로 전송해준다.
상술한 네트워크 구조의 구성요소인 로더/언로더(100), DC테스터(200), MBT 시스템(300), 집적제조 실행시스템(400), 번인서버(500) 및 감마서버(600)는 각각 다음과 같은 역할을 수행한다. 사용자는 로더/언로더(100)를 통해 반도체 패키지의 로트번호를 입력하게 된다. 로더/언로더(100)와 번인서버(500)는 서로 로트정보를 요구하고 전송하는 역할을 한다. 로더/언로더(100)는 번인서버(500)로부터 전송된 로트정보 및 반도체 패키지 로딩시 얻어진 반도체 패키지가 삽입된 번인보드의 정보, 즉 번인보드의 XY좌표와 번인보드 ID를 DC테스터(200)의 컴퓨터로 전송하는 역할을 실행한다. DC테스터(200)의 컴퓨터는 로더/언로더(100)와 하기에 설명할 RS232 커넥션을 통해 통신을 하면서 로트정보를 이용하여 번인서버(500)에서 테스트에 필요한 테스트 프로그램을 요청하여 이로서 반도체 패키지의 반도체칩 ID를 판독하고 반도체칩의 서명 테스트를 하고 반도체칩 ID 및 테스트결과와 번인보드 정보를 감마서버(600)로 전송한다. 번인서버(500)는 로더/언로더(100)에서 요청받은 로트정보를 집적제조 실행시스템(400)에 다시 요청하여 집적제조 실행시스템 (400)으로부터 전송된 로트정보를 로더/언로더(100)로 보내며, 아울러 MBT 시스템 (300)으로부터 반도체 패키지가 삽입된 번인보드의 MBT 결과를 전송받는다. 번인서버(500)는, 또한, 감마서버(600)가 로트파일을 요청하면 전송된 MBT 결과와 반도체칩 ID를 감마서버(600)로 전송한다. 번인서버(500)로부터 반도체칩 ID와 MBT 결과를 전송받고 DC테스터(200)의 컴퓨터로부터 반도체칩 ID, 보드정보 및 서명 테스트 결과를 전송받은 감마서버(600)는 MBT 결과의 로트파일과 DC테스터(200)의 컴퓨터의 테스트 결과 파일내의 반도체칩 정보를 가지고 MBT 결과 파일에 반도체칩 정보를 부여하는 작업을 실행한다. MBT 결과 파일에 반도체칩 정보를 부여하는 작업은 하기에 자세히 설명하겠지만, MBT 시스템(300)에서 반도체칩 정보의 판독이 불가능하기 때문에 번인보드 ID와 번인보드 XY좌표의 두파일의 공통필드(field)로 머지작업에 의해 실행된다. 따라서, MBT 시스템(300)에서 반도체칩 정보를 판독하지 않더라도 반도체칩 정보를 판독한 것과 동일한 결과를 얻게된다.
다음으로, 도 2를 참조로 본 발명에 따른 반도체칩의 서명정보를 판독하는 순서에 대해 설명한다.
먼저, 작업자가 로트번호를 수동으로 로더/언로더(100)에 입력한다(1). 로더/언로더(100)는 로트번호에 해당하는 로트정보를 번인서버(500)에 요구한다 (2). 번인서버(500)는 집적제조 실행시스템(400)에 해당 로트정보를 요구한다(3). 집적제조 실행시스템(400)은 해당 로트정보를 번인서버(500)로 전송한다(4). 번인서버(500)는 로트정보(파트번호, 입력수량 등)를 로더/언로더(100)로 전송한다(5). 로더/언로더(100)는 DC테스터(200)에 RS232 커넥션을 통해 소정의 통신규약(하기에 기술됨)에 따라 로트정보와 번인보드 정보(번인보드 ID, 삽입된 반도체 패키지의 번인보드 XY좌표)를 전송한다(6). DC테스트와 로딩/언로딩이 완료되면 반도체 패키지가 로딩된 번인보드를 MBT 시스템(300)에 입력하며 DC테스터(200)는 반도체 패키지의 반도체칩 정보에 대해 소정의 데이타 포맷에 따라 로트파일을 생성하여 감마서버(600)로 전송한다(7). 소정의 테이타 포맷에 따라 생성된 DC테스트 결과의 로트파일에 대한 한 예를 본 발명의 이해를 돕기 위해 도 5에 첨부한다. 다음, MBT가 완료되면 MBT 결과를 MBT 시스템(300)으로부터 번인서버(500)로 전송하여 저장한다(8). 감마서버(600)는 MBT 결과가 저장된 번인서버(500)에 로트파일을 요청한다 (9). 번인서버(500)는 요청받은 해당 로트파일을 감마서버(600)로 전송한다(10). 마지막으로 감마서버(600)는 전송받은 MBT 결과 로트파일과 이전에 생성되어 저장된 DC테스트 결과 파일 내의 반도체칩 정보를 가지고 MBT 결과 파일에 반도체칩 정보를 부여한다(11). 반도체칩 정보를 부여하는 작업은 번인보드 ID와 번인보드 XY좌표의 두 파일의 공통 필드로 머지작업으로써 실행된다.
다음, 반도체칩 정보를 MBT 결과파일에 머지하는 순서를 도 3의 흐름도를 참고로 설명한다. 머지는 DC테스트의 로트파일을 생성하여 MBT 결과를 번인보드의 XY좌표를 이용한다.
먼저, 로트별 DC테스트와 로딩을 동시에 실시한다(10). DC테스트와 로딩이 완료되면 DC테스터의 소정의 로트 파일 포맷형식으로 로트파일을 생성하여 감마서버에 전송하고(도 5의 DC테스트 생성 데이타 파일 참조)(20), MBT 시스템에 반도체 패키지가 삽입된 번인보드를 입력한다(20). 감마서버는 DC테스트의 로트파일을 전송받아 반도체칩 정보에 대해 컨버젼(conversion)을 실시한다(30). 즉, 전압측정값을 2진수로 컨버젼하며, 이해를 돕기 위해 컨버젼 파일의 일실시예를 도 6에 첨부한다. 컨버젼이 완료되면 감마서버의 일정한 디렉토리내에 컨버젼 파일을 저장한다(40). MBT가 완료되면 MBT 결과를 번인서버로 전송한다(50). 이해를 돕기 위해 MBT 결과 파일의 일실시예를 도 7에 첨부한다. MBT 결과에 대해 번인서버는 일정한 디렉토리내에 MBT 결과 파일을 저장한다(60). DC테스트결과 파일과 MBT 결과파일의 데이타 머지를 실행하고(70) 종료한다(80). 이해를 돕기 위해 생성된 데이타 머지 파일의 일실시예를 도 8에 첨부한다.
다음으로, 로더/언로더(100)와 DC테스터(200)간에 이루어지는 통신내용에 대해 도 4를 참조로 간단히 설명한다.
도면에 도시된 바와 같이, 로더/언로더(100)에서 로트 시작을 하면 DC테스터(200)가 제 1신호를 받았을 때 로트이름으로 로트파일을 생성한다. 로더/언로더(100)는 반도체 패키지를 번인보드(200)에 삽입할 때 매 보드마다 제 2신호를 통해 번인보드 ID, 번인보드의 XY좌표 등의 보드정보를 알려준다. 번인보드의 삽입정보는 제 3신호를 통해 알려주며 이를 통해 반도체칩 정보와 번인보드 정보를 하나의 로트파일로 생성한다. 로트에 대한 삽입이 완료되면 로더/언로더(100)는 제 4신호를 DC테스터(200)로 보내 로트 삽입이 완료되었음을 알려준다. 이 제 4신호를 받은 DC테스터(200)는 로트파일을 닫고 감마서버로 로트파일을 전송한다. 감마서버에 전송된 로트파일은 MBT 결과가 나올 때 까지 저장되며 MBT 결과가 나오면 번인보드의 XY좌표를 이용해 반도체칩 정보를 부가한다.
이상, 바람직한 실시예를 참고로 본 발명을 설명하였지만 본 발명의 취지를 벗어나지 않는 범위내에서 다양한 변형실시예가 가능하다.
본 발명의 반도체칩 정보 판독시스템 및 판독방법에 따르면, 반도체칩을 판독할 수 없는 경우이더라도 이전에 판독된 반도체칩 정보를 이용하여 여러다른 정보와 머지를 효과적으로 실행함으로써 반도체칩 정보를 판독한 것과 동일한 결과를 얻을 수 있다.

Claims (4)

  1. 테스트를 위한 반도체 패키지가 로딩/언로딩되는 로더/언로더,
    상기 로더의 입력부위에 구비되며, 상기 반도체 패키지의 조립시 불량을 스크린하여 상기 반도체 패키지 내부에 서명된 반도체칩 정보를 판독하는 DC테스터,
    상기 반도체 패키지 중 결함이 있는 패키지를 제거한 후 여러온도에서 테스트하는 번인공정을 실행하는 MBT(monitering & burn-in tester) 시스템,
    상기 반도체 패키지에 대한 상기 번인공정의 결과를 저장하는 번인서버,
    상기 반도체 패키지 생산공정에 필요한 데이타를 저장하는 집적제조 실행시스템, 및
    상기 DC테스터에서 얻어진 반도체칩 정보와 상기 MBT 시스템의 실행결과 얻어진 정보를 저장하고 머지하는 감마서버를 포함하며,
    상기 로더/언로더는 상기 번인서버를 매개로 상기 집적제조 실행시스템으로부터 상기 반도체칩에 대한 정보 및 상기 MBT 시스템으로부터 반도체 패키지가 삽입된 보드정보를 얻은 후, 이들 정보를 상기 DC테스터로 전송하며, 상기 감마서버는 상기 DC테스터로부터 전송된 DC테스트 결과와 상기 번인서버를 통해 상기 MBT 시스템으로부터 전송된 MBT 결과를 머지(merge)하는 것을 특징으로 하는 반도체칩 정보 판독시스템.
  2. 제 1항에 있어서, 상기 로더/언로더와 상기 DC 테스터간의 정보 교환은, RS-232 커넥션(connection)을 통해 이루어지는 것을 특징으로 하는 반도체칩 정보 판독시스템.
  3. a) 로드/언로드에 로트번호가 입력되고, 번인서버에 상기 로트번호에 대한 정보를 요구하고 상기 번인서버는 집적제조 실행시스템에 상기 로트정보를 요구하고 전송받은 후, 상기 로트정보를 다시 상기 로더/언로더로 전송하는 단계;
    b) 상기 로더로부터 상기 로트정보를 DC테스터로 전송하고, DC테스트 완료 후, 반도체 패키지가 로딩된 보드를 MBT 시스템에 입력하며, 상기 MBT 시스템에서 얻어진 보드정보를 상기 DC테스터로 전송하고, 상기 반도체 패키지의 반도체칩 정보를 로트파일로 생성하여 감마서버로 전송하는 단계;
    c) 상기 번인서버는 MBT 완료후 생성된 MBT 결과를 상기 MBT 시스템으로부터 전송받아 저장하고, 상기 감마서버는 상기 번인서버에 로트파일을 요청하고 전송받는 단계;
    d) 상기 감마서버는 상기 MBT 결과의 로트파일과 상기 DC테스터의 파일에 저장된 반도체칩 정보를 머지하는 단계를 포함하는 것을 특징으로 하는 반도체칩 정보 판독방법.
  4. 제 3항에 있어서, 상기 e)단계는, 로트별 상기 DC테스트와 로딩을 동시에 실시후 상기 로트파일을 생성하고 상기 감마서버로 전송하며 MBT 입력을 실시하는 단계; 상기 감마서버는 상기 DC테스트의 로트 데이타를 받아 상기 반도체칩 정보에대해 컨버젼(conversion)을 실시하고 컨버젼 파일을 생성하는 단계; 상기 MBT의 결과가 상기 번인서버로 전송되고 번인파일을 생성하는 단계; 및 상기 컨버젼 파일과 상기 번인파일의 데이타를 머지하여 종료하는 단계로 이루어지는 것을 특징으로 하는 반도체칩 정보 판독방법.
KR1020010070699A 2001-11-14 2001-11-14 반도체칩 정보 판독시스템 및 판독방법 KR20030039683A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010070699A KR20030039683A (ko) 2001-11-14 2001-11-14 반도체칩 정보 판독시스템 및 판독방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010070699A KR20030039683A (ko) 2001-11-14 2001-11-14 반도체칩 정보 판독시스템 및 판독방법

Publications (1)

Publication Number Publication Date
KR20030039683A true KR20030039683A (ko) 2003-05-22

Family

ID=29569361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010070699A KR20030039683A (ko) 2001-11-14 2001-11-14 반도체칩 정보 판독시스템 및 판독방법

Country Status (1)

Country Link
KR (1) KR20030039683A (ko)

Similar Documents

Publication Publication Date Title
JP3009743B2 (ja) 半導体デバイス搬送処理装置
KR100524632B1 (ko) 테스트-번인 장치, 그 테스트-번인 장치를 이용한 인라인시스템 및 그 시스템을 이용한 테스트 방법
US7422914B2 (en) Fabrication method of semiconductor integrated circuit device
US7237158B2 (en) Intelligent binning for electrically repairable semiconductor chips
US20020199142A1 (en) Semiconductor programming and testing method and apparatus
JP2009510396A (ja) 個片化されたダイを検査するデバイスおよび方法
US6842022B2 (en) System and method for heterogeneous multi-site testing
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
US6638779B2 (en) Fabrication method of semiconductor integrated circuit device and testing method
CN100372094C (zh) 具自动回复功能的晶片测试装置与晶片测试方法
KR20030039683A (ko) 반도체칩 정보 판독시스템 및 판독방법
KR20040054904A (ko) 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리시스템
KR100821095B1 (ko) 반도체 테스트장치 및 그 테스트방법
KR100190921B1 (ko) 다이내믹 번인 장비의 엠비티(monitoring burn-in tester)
JPH0252446A (ja) 集積回路の試験装置
JP4409687B2 (ja) 電子部品試験装置および電子部品の試験方法
US6557244B1 (en) Wafer level board/card assembly apparatus
JP2002076076A (ja) プローブカードおよび試験方法
KR100583528B1 (ko) 결함 정보 통합 관리 시스템 및 방법
JP2002123432A (ja) 複合メモリ装置およびその選別方法
KR100252303B1 (ko) 반도체칩 슬레이브 검사장치
TW516149B (en) Automated wafer re-testing process
Zorian Multi-chip module technology
TW202326161A (zh) 感測晶片校正裝置及感測晶片校正方法
JP2002156404A (ja) 半導体測定方法及び半導体測定装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee