KR20030037872A

KR20030037872A - 통신 시스템에서 패킷 데이터 제어 채널의 송수신 장치

Info

Publication number: KR20030037872A
Application number: KR1020010068964A
Authority: KR
Inventors: 권환준; 최호규; 김동희; 김윤선
Original assignee: 삼성전자주식회사
Priority date: 2001-11-06
Filing date: 2001-11-06
Publication date: 2003-05-16
Also published as: US7346020B2; US20030086384A1; KR100819267B1

Abstract

패킷 데이터 서비스를 위한 통신시스템에서 효율적인 패킷 데이터 전송을 위한 패킷 데이터 제어 채널의 송수신 장치 및 방법이 개시되어 있다. 이러한 본 발명은 패킷 데이터의 전송이 TDM/CDM, TDM/TDM 형태가 가능하도록 하기 위하여 이를 지원하는 패킷 데이터 제어 채널을 제안하고 있다. 본 발명에서 제안하고 있는 패킷 데이터 제어 채널의 특징은 전송되는 패킷 데이터 채널의 CDM 형태에 따라 다시 말해 동시에 전송되는 패킷 데이터의 사용자 수에 따라 서로 다른 형태의 패킷 데이터 채널인 패킷 데이터 제어 채널 포맷 1과 패킷 데이터 제어 채널 포맷 2를 달리 전송하도록 하는 것이며, 수신기에서는 상기의 패킷 데이터 제어 채널의 포맷을 알아내기 위하여 BSD(Blind Slot Detection)의 구조를 가진다.

Description

통신 시스템에서 패킷 데이터 제어 채널의 송수신 장치{APPARATUS FOR TRANSMITTING OF DATA VIA PACKET DATA CONTROL CHANNEL IN COMMUNICATION SYSTEM}

본 발명은 통신 시스템에서 패킷 데이터 서비스를 위한 장치 및 방법에 관한 것으로, 특히 패킷 데이터의 송수신 방식을 검출하기 위한 패킷 데이터 송수신 장치 및 방법에 관한 것이다.

전형적인 이동 통신시스템 음성 서비스만을 지원하는 형태이었다. 그러나, 사용자 요구와 함께 기술이 발전함에 따라 이동 통신시스템은 데이터 서비스를 지원하는 형태로도 발전하고 있는 추세이다.

음성 및 데이터 서비스를 포함하는 멀티미디어 서비스를 지원하는 이동 통신시스템은 동일한 주파수대역을 사용하여 복수의 사용자에게 음성 서비스를 지원하며, 또한 시분할(TDM: Time Division Multiplexing)방식 또는 시분할/부호분할(TDM/CDM: Time Division Multiplexing/Code Division Multiplexing)방식에 의해 데이터 서비스를 지원한다. 상기 TDM방식은 특정 사용자에게 할당된 시간 슬롯(slot)내에서 하나의 부호를 할당하는 방식이다. 상기 TDM/CDM방식은 소정의 시간을 몇 슬롯으로 구분하고, 상기 구분된 슬롯들마다 복수의 사용자들을 할당하여 복수의 사용자들이 동시에 하나의 시간 슬롯을 사용하는 방식이다. 이때 사용자의 구분은 각 사용자에게 할당된 고유 부호 예를 들어 왈시부호와 같은 직교부호를 통해 이루어진다.

본 문서에서는 F-PDCH(Forward Packet Data Channel)의 전송 방법에 있어서 TDM 만 사용되었는지 혹은 TDM/CDM 방식이 사용되었는 지에 대한 구분을 하고 있다. TDM/TDM만 사용되었다함은 특정 시간구간동안 한 명의 사용자에 대한 데이터만이 전송되는 것을 의미한다. 이 때 패킷 데이터 채널에 확산 코드로 사용되는 월시 함수는 해당 시점에서 데이터 채널에서 사용 가능한 모든 월시 함수들을 사용하는 것을 원칙으로 한다.

한편, TDM/CDM 방식이 사용되었다함은 특정 시간 구간동안 패킷 데이터 채널을 통해 전송되는 데이터가 한 사용자만을 위한 것이 아니라, 두 명 혹은 그 이상의 사용자를 위한 데이터 전송임을 의미하는 것으로써 이 때 패킷 데이터 채널에서 사용 가능한 모든 월시 함수 중 일부분을 각 사용자들의 데이터 확산에 사용하도록 함으로써 각 사용자들이 자신의 데이터를 구분할 수 있도록 하며 이렇듯 각 사용자 데이터 채널의 확산에 사용되어진 월시함수 정보는 따로 패킷 데이터 제어 채널을 통해 알려 주어야 하는 것이다.

한편 상기 이동 통신시스템은 패킷 데이터 전송을 위한 패킷 데이터 채널(PDCH : Packet Data Channel)과, 패킷 데이터의 효율적인 전송을 위한 패킷 데이터 제어 채널(PDCCH : Packet Data Control Channel) 예를 들어 세컨더리 패킷 데이터 제어 채널(Secondary Packet Data Control Channel)을 포함한다. 상기 패킷 데이터 채널을 통해서는 패킷 데이터가 전송된다. 이때 패킷 데이터의 전송은 물리계층패킷(PLP : Physical Layer Packet) 단위로 이루어지며, 상기 물리계층패킷의 길이는 전송 시마다 가변된다. 상기 패킷 데이터 제어 채널을 통해서는 수신기에서 패킷 데이터를 효율적으로 수신할 수 있도록 하기 위해 필요한 정보를 실은 제어 정보 프레임(preamble)이 부가되어 전송된다.

패킷 데이터 채널이 CDM/TDM을 지원하는 형태로 전송될 경우, 즉 하나의 슬롯 또는 여러 슬롯에 걸쳐 동시에 여러 명의 사용자에게 CDM 방식으로 전송될 경우 상기 제어 정보 프레임로 전송되는 제어 정보의 양은 CDM 되는 사용자의 수에 따라 가변적이다. 또한 상기 제어 정보 프레임의 길이는 패킷 데이터의 길이에 따라 변화한다. 따라서 수신기가 제어 정보 프레임의 길이를 추정하면 가변하는 패킷 데이터의 길이를 판단할 수 있다. 상기 제어 정보 프레임의 길이 추정은 소위 "블라인드 슬롯 디텍션(BSD : Blind Slot Detection : 이하 'BSD'라 칭함)"을 통하여 이루어진다.

도 1은 종래 기술에 따른 패킷 데이터 제어 채널의 구성을 도시하는 도면이다. 이는 패킷 데이터 채널에 대한 TDM 방식만을 지원하는 형태를 취하고 있다. 그러면 이하에서 도 1에 도시된 종래 기술에 대하여 상세히 살펴본다.

패킷 데이터 제어 채널을 통하여 전송되는 제어 정보인 패킷 데이터 제어채널 입력 시퀀스(Packet Data Control Channel Input Sequence)의 비트 수는 N슬롯 당(여기서, N은 1, 2 or 4) 13비트인 것으로 가정하였다. 여기서 상기 제어정보의 비트 수는 제어 정보 프레임의 길이와 상관이 없으며, 13비트로 제한되는 것도 아니라는 사실에 유의하여야 한다. 상기 제어 채널을 통하여 전송되는 제어 정보 프레임의 길이는 패킷 데이터의 길이에 따라 변하게 된다. 예를 들어, 패킷 데이터가 1, 2, 4, 8 슬롯 중 하나의 길이를 가지도록 전송된다면, 제어 정보 프레임은 1, 2, 4 슬롯의 길이 중 대응하는 하나의 길이를 가지도록 선택되어 전송된다. 패킷 데이터의 길이가 1슬롯이면 1슬롯 길이를 가지는 제어 정보 프레임이 전송되고, 패킷 데이터의 길이가 2슬롯이면 2슬롯 길이를 가지는 제어 정보 프레임이 전송된다. 이와 마찬가지로 패킷 데이터의 길이가 4슬롯이면 4슬롯의 길이를 가지는 제어 정보 프레임이 전송된다. 그런데, 패킷 데이터의 길이가 8슬롯이면 4슬롯의 길이를 가지는 제어 정보 프레임이 전송된다. 이와 같이 패킷 데이터의 길이가 8슬롯일 때4슬롯의 길이를 가지는 제어 정보 프레임이 전송되도록 하는 것은 과도하게 제어 정보 프레임의 길이가 증가되는 비효율성을 피하기 위해서이다.

상기 제어 채널을 통하여 전송되는 제어 정보는 오류 검출 비트 부가부(101)에 의해 부호화된다. 상기 오류 검출 비트 부가부(101)는 상기 제어 정보에 대한 전송 오류를 감지할 수 있도록 하기 위해 상기 제어 정보를 부호화하고 상기 제어 정보에 오류 검출 비트가 부가된 정보를 발생한다. 예를 들어, 상기 오류 검출 비트 부가부(101)는 13비트의 제어 정보를 CRC(Cyclic Redundancy Code)를 사용하여 부호화한다. 즉, 상기 제어 정보에 8비트의 오류 검출 비트를 부가하여 21비트의 제어 정보를 발생한다. 상기 CRC에 의해 발생하는 부가 비트(Redundancy Bit)의 수를 크게 하면 전송 오류를 검출하는 성능은 증가할 것이지만, 전송되는 제어 정보에 비해 상대적으로 많은 양의 부가 비트는 전력 효율을 감소시키게 된다. 따라서 상기 오류 검출 비트로는 통상 8비트의 부가 비트가 사용된다.

테일 비트 부가부(102)는 상기 오류 검출 비트 부가부(101)의 출력 제어 정보에 테일 비트(tail bits)를 부가하여 길쌈 부호기(Convolutional Encoder)(103)로 출력한다. 상기 길쌈 부호기(103)는 상기 테일 비트 부가부(102)의 출력을 길쌈 부호화하고, 부호화된 심볼을 심볼 반복기(104)로 출력한다. 상기 테일 비트 부가부(102)는 상기 길쌈 부호기(103)에 의한 길쌈 부호화를 위해 모두 "0"으로 구성된 8비트의 테일 비트를 부가한다. 이와 같이 테일 비트가 부가된 출력은 상기 길쌈 부호기(103)에 의해 1슬롯 길이의 제어 정보 프레임은 1/2의 부호율로 길쌈 부호화되고, 2슬롯 길이의 제어 정보 프레임 및 4슬롯 길이의 제어 정보 프레임은 1/4의부호화율로 길쌈 부호화된다. 이하에서는 설명의 편의를 위하여 모든 도면에서 N을 슬롯의 길이를 나타내는 기호로 사용한다. 1/4의 부호율로 길쌈 부호화된 제어 정보 프레임의 길이는 1/2의 부호율로 길쌈 부호화된 제어 정보 프레임에 비해 출력 심볼의 수가 2배가 된다. 4슬롯 길이의 제어 정보 프레임은 2슬롯 길이의 제어 정보 프레임에 비해 2배의 길이를 가지도록 할 필요가 있다. 그러므로 심볼 반복기(Symbol Repeater)(104)는 4슬롯 길이의 제어 정보 프레임에 대해 길쌈 부호화된 심볼을 반복하여 2슬롯 길이의 제어 정보 프레임에 대해 길쌈 부호화된 심볼보다 2배의 길이를 가지도록 한다. 상기 심볼 반복기(104)를 통과한 후 결과적으로 58N(N = 1, 2 or 4)개의 심볼들이 얻어진다. 이와 같이 얻어진 심볼들은 천공기(Puncturer)(105)로 출력된다.

천공기(105)는 성능 저하를 최소화하며 적절한 전송율에 정합되도록 하기 위해 상기 심볼 반복기(104)의 출력 심볼들 중에서 10N개의 심볼들을 천공(puncturing)하여 인터리버(Interleaver)(106)로 출력한다. 인터리버(106)는 상기 천공기(105)의 출력 심볼들은 인터리빙한다. 이러한 인터리버(106)를 사용하는 이유는 길쌈 부호화는 연집 오류(burst error)에 취약하기 때문에 이러한 취약점을 해소하는 측면으로 심볼의 순서를 섞어주어 연집 오류 확률을 줄여주기 위한 것이다. 상기 인터리버(106)로는 블록 인터리버의 일종인 비트 역변환 인터리버(Bit Reverse Interleaver : 이하 'BRI'라 칭함)가 사용될 수 있다. 상기 BRI는 인접하는 각 심볼들간의 간격을 최대한 떨어뜨리고, 인터리빙 후 전체 심볼열의 전반부 반은 짝수 번째 심볼들로 구성하고, 후반부 반은 홀수 번째 심볼들로구성한다. 변조기(Modulator)(107)는 상기 인터리버(106)에 의해 인터리빙된 심볼들을 QPSK(Quadrature Phase Shift Keying)와 같은 변조 방식으로 변조하고, 전송을 위한 변조 심볼들을 발생한다.

도 2는 종래 기술에 따른 패킷 데이터 제어 채널 수신기의 블록 구성도이다. 이하 도 2를 참조하여 종래 기술에 따른 패킷 데이터 제어 채널 수신기의 구성 및 동작을 살펴본다.

수신기는 송신기로부터 전송된 패킷 데이터의 길이를 알아내기 위해 4가지 종류의 수신 처리 블록들(210∼240)을 포함한다. 상기 수신 처리 블록들(210∼240)은 수신 신호를 입력받아 CRC를 이용하여 오류 존재 여부를 검출함으로써 패킷 데이터의 길이를 검출한다. 상기 수신 처리 블록(210)은 1슬롯 길이의 패킷 데이터에 대응하는 1슬롯 길이의 제어 정보 프레임을 처리하기 위한 블록이고, 상기 수신 처리 블록(220)은 2슬롯 길이의 패킷 데이터에 대응하는 2슬롯 길이의 제어 정보 프레임을 처리하기 위한 블록이며, 상기 수신 처리 블록(230)은 4슬롯 길이의 패킷 데이터에 대응하는 4슬롯 길이의 제어 정보 프레임을 처리하기 위한 블록이고, 상기 수신 처리 블록(240)은 8슬롯 길이의 패킷 데이터에 대응하는 4슬롯 길이의 제어 정보 프레임을 처리하기 위한 블록이다.

상기 수신 처리 블록들(210∼240)에서는 각각 디인터리버(deinterleaver)들 (212, 222, 232, 242)에 의해 슬롯 길이만큼의 디인터리빙(deinterleaving) 동작이 수행된다. 그리고, 역천공기(depuncturer)들(214, 224, 234, 244)에 의해 각 슬롯길이에 맞는 역천공(depuncturing) 동작이 수행된다. 4슬롯 길이의 제어 정보 프레임에 대응하는 상기 수신 처리 블록들(230, 240)에서는 도 1에 도시된 심볼 반복기(104)의 역과정에 해당하는 인접한 2개의 심볼들에 대한 심볼 결합(symbol combining) 동작이 심볼 결합기(symbol combiner)들(235, 245)에 의해 수행된다.

상기 수신 처리 블록들(210, 220)의 역천공기들(214, 224)에서 역천공 동작이 수행된 데이터들 및 상기 수신 처리 블록들(230, 240)의 심볼 결합기(235, 245)에서 심볼 결합 동작이 수행된 데이터들은 각각 길쌈 복호기(convolutional decoder)들(216, 226, 236, 246)에 의해 길쌈 복호화 동작이 수행된다. 1슬롯 길이의 제어 정보 프레임에 대응하는 길쌈 복호기(216)는 역천공기(214)의 출력을 부호율 1/2로 길쌈 복호화한다. 또한 2슬롯 길이의 제어 정보 프레임에 대응하는 길쌈 복호기(226)는 역천공기(224)의 출력을 부호율 1/4로 길쌈 복호화한다. 이와 마찬가지로, 4슬롯 길이의 제어 정보 프레임에 대응하는 길쌈 복호기들(236, 246)은 각각 심볼 결합기들(235, 245)의 출력을 부호율 1/4로 길쌈 복호화한다.

상술한 바와 같이 길쌈 복호화된 각각의 데이터들은 상기 수신 처리 블록들(210∼240) 각각의 마지막 단에 구비된 CRC 검사기((checker)들(218, 228, 238, 248)에 의해 CRC 검사를 수행한다. 상기 CRC 검사기들(218, 228, 238, 248)은 각각 대응하는 길쌈 복호기들(216, 226, 236, 246)에 의해 길쌈 복호화된 심볼들에 CRC 검사 동작을 수행한다. 이에 따라 오류 존재 유무가 검출된다. 상기 CRC 검사기들(218, 228, 238, 248)에 의한 CRC 검사 동작 시, 미리 결정된 초기 값들을 사용한다. 패킷 길이 검출기(250)는 상기 수신 처리 블록들(210~240) 각각에 의한 수신 처리 결과를 입력받아 패킷 데이터의 길이를 검출한다. 여기서, 상기 4개의 수신 처리 블록들(210∼240)은 물리적으로 서로 다른 수신 처리 블록들로 구성될 수도 있고, 하나의 수신 처리 블록에 수신 파라메터를 다르게 적용함으로써 구성될 수도 있다.

도 3은 상기 도 2에 도시된 수신기에 의해 패킷 데이터 제어 채널을 검출할 시 각 수신 방식에 따라 사용되는 슬롯의 길이와 위치를 도시한 타이밍도이다. 상기 도 3은 상기 도 2의 수신 과정을 좀 더 상세히 설명하기 위한 도면으로 도 2의 210, 220, 230, 240 블록으로 입력되는 심볼들에 대한 시간 구간을 N = 1, 2, 4인 경우에 대해 나타내고 있다.

전술한 바와 같이 상기 종래의 패킷 데이터 제어 채널은 패킷 데이터 채널이 TDM 형태로 전송되는 경우에 대해서만 가능한 구조이다. 따라서 패킷 데이터 채널이 CDM/TDM 형태로 전송될 경우 이를 지원하기 위한 패킷 데이터 제어 채널이 요구된다.

따라서 본 발명의 목적은 TDM/CDM 형태로 패킷 데이터 채널이 전송될 경우 이를 지원하기 위한 패킷 데이터 제어 채널의 송수신 장치를 제공함에 있다.

이러한 목적을 달성하기 위한 본 발명은 패킷 데이터 채널의 전송 형태에 따라 달라지는 필요한 제어 정보의 양에 따라 패킷 데이터 제어 채널의 형태를 달리하여 송신하는 송신기의 장치 및 방법을 제공하고 상기 패킷 데이터를 수신하는 수신기에서는 가능한 모든 송신 형태에 대하여 패킷 데이터 제어 채널을 복조하여 오류 검출 부호 비트를 검사하도록 하여 송신기에서 송신한 패킷 데이터 제어 채널의 형태와 정보를 얻어내도록 하는 것을 특징으로 한다.

또한 상기 제어 정보 프레임 입력 스트림 심볼들은 32 길이를 가지는 월시부호를 확산코드로 사용하여 부호화한다.

상기한 목적을 달성하기 위한 본 발명에 따른 송신 장치는 소정의 시간을 몇 개의 타임슬롯으로 구분하고, 상기 구분된 하나의 타임슬롯마다 하나 혹은 둘 이상의 사용자에게 할당하여 패킷 데이터를 송신하며, 상기 송신되는 패킷 데이터의 전송률 정보를 표시하지 않고 송신하는 통신 시스템에서 패킷 데이터 제어 채널 송신 장치로서, 전송할 제어 정보 프레임 입력 스트림 심볼의 전송 오류를 검출하기 위해 오류 검출 비트를 부가하여 출력하는 오류 검출 비트 부가부와, 상기 오류 검출 비트 부가부의 출력 심볼에 테일 비트를 부가하여 출력하는 테일 비트 부가부와, 상기 테일 비트 부가부의 출력 심볼들을 상기 제어 정보 프레임 입력 스트림 심볼들의 전송률에 따른 제어 신호에 따라 부호화하여 출력하는 길쌈 부호기와, 상기 길쌈 부호기의 출력 심볼들을 상기 제어 정보 프레임 입력 스트림 심볼들의 전송률에 따른 제어 신호에 따라 반복하여 출력하는 심볼 반복기와, 상기 반복기의 출력 신호를 상기 제어 정보 프레임 입력 스트림 심볼의 전송률에 따라 천공하여 출력하는 천공기와, 상기 제어 정보 프레임 입력 스트림 심볼들의 코드다중화 여부에 대한 신호를 출력하는 패킷 채널 스케줄러와. 상기 패킷 채널 스케줄러의 출력에 따라 부호화 율, 전송률, 심볼 반복횟수 등을 결정하여 상기 길쌈 부호기와 상기 심볼 반복기 및 상기 천공기로 출력하는 파라미터 제어기를 적어도 구비한다.

또한 상기한 목적을 달성하기 위한 본 발명의 수신 장치는 소정의 시간을 몇 개의 타임슬롯으로 구분하고, 상기 구분된 하나의 타임슬롯마다 하나 혹은 둘 이상의 사용자를 할당하여 패킷 데이터를 송신하며, 상기 송신되는 패킷 데이터의 전송률 정보를 표시하지 않고 송신하는 통신 시스템에서 패킷 데이터 제어 채널 수신 장치로서, 하나의 슬롯에 하나의 사용자만 할당되어 1 슬롯 분량으로 상기 패킷 데이터 제어 정보가 수신되는가를 검출하기 위한 제1수신부와, 하나의 슬롯에 두 사용자가 할당되어 1 슬롯 분량으로 상기 패킷 데이터 제어 정보가 수신되는가를 검출하기 위한 제2수신부와, 두 슬롯에 하나의 사용자가 할당되어 2 슬롯 분량으로 상기 패킷 데이터 제어 정보가 수신되는가를 검출하기 위한 제3수신부와, 두 슬롯에 두 사용자가 할당되어 2 슬롯 분량으로 상기 패킷 데이터 제어 정보가 수신되는가를 검출하기 위한 제4수신부와, 네 슬롯에 하나의 사용자가 할당되어 4 슬롯 분량으로 상기 패킷 데이터 제어 정보가 수신되는가를 검출하기 위한 제5수신부와, 네 슬롯에 두 사용자가 할당되어 4 슬롯 분량으로 상기 패킷 데이터 제어 정보가 수신되는가를 검출하기 위한 제6수신부를 적어도 구비한다.

도 1은 종래 기술에 따른 패킷 데이터 제어 채널의 구성을 도시하는 도면,

도 2는 종래 기술에 따른 패킷 데이터 제어 채널 수신기의 블록 구성도,

도 3은 상기 도 2에 도시된 수신기에 의해 패킷 데이터 제어 채널을 검출할 시 각 수신 방식에 따라 사용되는 슬롯의 길이와 위치를 도시한 타이밍도,

도 4는 본 발명의 바람직한 실시 예에 따라 패킷 데이터 제어 채널에 대한 송신기의 구성의 블록 구성도,

도 5는 본 발명의 바람직한 실시 예에 따른 패킷 데이터 제어 채널 수신기의 블록 구성도.

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 참조번호들 및 동일한 구성요소들에 대해서는 비록 다른도면상에 표시되더라도 가능한 한 동일한 참조번호들 및 부호들로 나타내고 있음에 유의해야 한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.

하기에서는 패킷 데이터의 전송을 위한 이동 통신시스템에서 상기 패킷 데이터의 제어 정보를 송수신하는 본 발명의 실시 예에 따른 패킷 데이터 제어 채널 송신기 및 수신기가 설명될 것이다. 상기 제어 정보는 전송되는 패킷 데이터의 길이를 나타내는 정보를 포함하는 제어 정보 프레임(preamble)로서 설명될 것이고, 패킷 데이터 제어 채널은 소위 세컨더리 패킷 데이터 제어 채널(Secondary Packet Data Control Channel : 이하 'SPDCCH'라 칭함)로서 설명될 것이다. 본 발명의 실시 예에 따른 송신기는 상기 제어 정보가 전송되어 수신기에서 정상적으로 수신되었는지 유무를 검출할 수 있도록 하기 위해 상기 제어 정보에 오류 검출을 위한 정보를 부가시키는 부가 정보 발생 장치인 CRC(Cyclic Redundancy Code) 발생기를 포함한다. 본 발명의 실시 예에 따른 수신기는 송신기로부터 전송된 제어 정보를 수신하여 패킷 데이터의 길이와 제어 정보를 판단할 수 있도록 하기 위한 BSD(Blind Slot Detection) 방식에 따른 수신기이다. 이러한 본 발명의 실시 예에 따른 송신기 및 수신기는 이동 통신시스템 뿐만 아니라 패킷 데이터를 전송하고 또한 이러한 패킷 데이터의 효율적인 전송을 위해 제어 정보를 전송하는 통신시스템에서도 동일하게 적용될 수 있다는 사실에 유의하여야 한다.

본 발명의 바람직한 실시 예에서는 전술한 바와 같이 종래 기술에 따른 패킷데이터 제어 채널의 구조적 문제로 인하여 CDM/TDM 방식의 패킷 데이터 채널을 지원할 수 없었던 점을 해결하기 위하여 송/신단에서 CDM의 사용유무 및 몇 명의 사용자가 CDM으로 구분되어 사용되어 지는 지에 따라 달리 정의되는 패킷 데이터 제어 채널의 송신 구조를 설명할 것이다. 본 발명에서는 패킷 데이터 채널에 사용되는 CDM의 형태로 두 명의 사용자에 대한 패킷 데이터가 전송되는 경우 이를 지원할 수 있는 패킷 데이터 제어 채널을 설명하고 있으며 비슷한 방법으로 세 명, 네 명... 등으로 확장되어 질 수 있다.

본 발명에서 제안하고 있는 패킷 데이터 제어 채널의 특징은 패킷 데이터 채널의 TDM/CDM 의 사용 유무에 따라 서로 다른 양의 정보를 다른 전송율을 통해 전송하는 것이다. 또한 어떤 전송율을 가지더라도 확산 코드로 길이 32의 월시 코드를 사용하는 것을 특징으로 한다. 도 4에서 보여 주고 있는 길쌈 부호의 Code Slot, 심볼 반복 횟수, 천공되는 심볼 횟수 등의 숫자들은 모두 길이 32의 월시 함수를 사용하는 것을 기준으로 제시된 값들이다.

도 4의 첨부 부호를 참조하면 파라미터 제어기(408)는 패킷 데이터 채널 스케쥴러(409)로부터 해당 시점에서 전송되는 패킷 데이터 채널에 대한 CDM 사용 유무의 결과를 입력으로 받아 참조부호 401 ~ 407의 각 블록들의 파라미터 세팅 값들을 제어하게 된다. TDM만 사용되는 경우의 입력 시퀀스는 도 4에 도시된 바와 같은 시퀀스를 가지며, TDM/CDM이 사용되는 경우의 입력 시퀀스는 도 4에 도시된 바와 같은 시퀀스가 입력된다. 또한 TDM/CDM이 사용되면 2명의 사용자에 대한 제어 정보의 전송이 필요하므로 18 비트의 2배에 해당하는 36 비트의 입력 시퀀스가 존재하게 되며 파라미터 제어기(408)는 이러한 입력 시퀀스의 양에 따라 각 블록들을 제어하게 되는 것이다.

구체적인 파라미터 값들에 대한 구체적인 예들은 각 블록의 아래 부분에 도시되어 있다.

도 4는 본 발명의 바람직한 실시 예에 따라 패킷 데이터 제어 채널 포맷 1에 대한 송신기의 구성의 블록 구성도이다. 이하 도 4를 참조하여 본 발명에 따른 패킷 데이터 제어 채널의 송신기 구조 및 동작에 대하여 상세히 설명한다.

본 발명에 따른 패킷 데이터 제어 채널의 특징은 패킷 데이터 채널의 TDM/CDM의 사용 유무에 따라 서로 다른 양의 정보를 다른 전송율을 통해 전송하는 것이다. 또한 어떤 전송율을 가지더라도 확산 코드로 길이 32의 월시 코드를 사용한다. 종래의 패킷 데이터 제어 채널에서는 CDM/TDM이 사용되는 경우 길이 64 월시코드를 확산 코드로 사용하는 두 개의채널을 별도로 전송하는 반면 본 발명에서 제안하는 패킷 데이터 제어 채널에서는 길이 32 월시코드를 확산 코드로 하여 하나의 채널에 두 사용자에 대한 정보를 함께 전송하는 방식을 택하고 있다. 이를 통해 64 월시 코드를 사용하는 경우보다 이득을 많이 얻을 수 있다는 점이다. 예를 들어 N = 1인 경우, 모두 길쌈 부호기의 부호화율로 1/2를 사용하지만, 심볼 천공기에서 심볼을 천공함으로써 최종적인 부호화율은 1/2보다 크게 된다. 종래 방식의 경우 N=1인 경우 최종 부호화율은 34/48 = 0.7083 이지만, 본 발명에서 제안하고 있는 방식에서는 52/96 = 0.5417 이 되므로 보다 낮은 보호화율을 얻을 수 있어 결과적으로 채널 보호화 관점에서 이득을 얻을 수 있다.

도 4에서 보여 주고 있는 길쌈 부호의 Code Slot, 심볼 반복 횟수, 천공되는 심볼 횟수 등의 숫자들은 모두 길이 32의 월시 함수를 사용하는 것을 기준으로 제시된 값들이다. 또한 상기 도 4에 도시된 각 부호화율은 위에 표시된 부분 예를 들어 길쌈 부호기(403)의 경우 R=1/3 for N=1과 R=1/4 for N = 2, 4의 경우는 하나의 사용자(one user)만 즉, TDM만이 사용되는 경우이며, R=1/2 for N=1 R=1/4 for N = 2, 4는 두 사용자(two user)만 즉 CDM/TDM만이 사용된 경우이다.

도 4를 참조하면, 파라미터 제어기(408)는 패킷 데이터 채널 스케줄러(409)로부터 해당 시점에서 전송되는 패킷 데이터 채널에 대한 CDM 사용 유무의 결과를 입력으로 받아 참조부호 401~407의 각 블록들의 파라미터 세팅 값들을 제어하게 된다. TDM만 사용되는 경우의 입력 시퀀스와 CDM/TDM이 함께 사용되는 경우의 입력 시퀀스가 입력 신호로 도시되어 있다. 상기 도 4에는 상기한 순서에 따라 부호화율, 반복 횟수 및 반복기의 출력 심볼 등이 함께 도시되어 있다. 즉, 상기 파라미터 제어기(408)는 입력되는 시퀀스의 양에 따라 참조부호 401 ~ 407의 세팅 값을 도시된 바와 같이 결정한다. 이에 따라 상기 심볼 반복기(404)에서 출력되는 출력 값도 변경된다.

패킷 데이터 채널이 TDM 방식으로 전송되는 경우, 즉, 특정 시간 구간 동안에 한 명의 데이터만을 전송하는 경우에 사용되어 지는 패킷 데이터 제어 채널이다.

패킷 데이터 제어 채널을 통하여 전송되는 제어 정보인 패킷 데이터 제어채널 입력 시퀀스(Packet Data Control Channel Input Sequence)의 비트 수는 N슬롯 당(여기서, N은 1, 2 or 4) 18비트인 것으로 가정하였다. 여기서 상기 제어정보의 비트 수는 제어 정보 프레임의 길이와 상관이 없으며, 18비트로 제한되는 것도 아니라는 사실에 유의하여야 한다. 또한 도 1에 도시된 종래의 패킷 데이터 제어 채널의 입력 시퀀스에 비하여 추가된 정보인 5 비트의 월시 코드 배치 정보(Walsh Code Allocation Information)는 해당 사용자의 패킷 데이터 채널에 사용된 월시 코드 정보를 알려 주는 정보이다. 상기 제어 채널을 통하여 전송되는 제어 정보 프레임의 길이는 패킷 데이터의 길이에 따라 변하게 된다. 예를 들어, 패킷 데이터가 1, 2, 4, 8 슬롯 중 하나의 길이를 가지도록 전송된다면, 제어 정보 프레임은 1, 2, 4 슬롯의 길이 중 대응하는 하나의 길이를 가지도록 선택되어 전송된다. 패킷 데이터의 길이가 1슬롯이면 1슬롯 길이를 가지는 제어 정보 프레임이 전송되고, 패킷 데이터의 길이가 2슬롯이면 2슬롯 길이를 가지는 제어 정보 프레임이 전송되며, 패킷 데이터의 길이가 4슬롯이면 4슬롯의 길이를 가지는 제어 정보 프레임이 전송된다. 또한 패킷 데이터의 길이가 8슬롯이면 4슬롯의 길이를 가지는 제어 정보 프레임이 전송된다. 상기한 바와 같이 패킷 데이터의 길이가 8슬롯일 때 4슬롯의 길이를 가지는 제어 정보 프레임이 전송되도록 하는 것은 과도하게 제어 정보 프레임의 길이가 증가되는 비효율성을 피하기 위해서이다.

상기 제어 채널을 통하여 전송되는 제어 정보는 오류 검출 비트 부가부(401)에 의해 부호화된다. 상기 오류 검출 비트 부가부(401)는 상기 제어 정보에 대한 전송 오류를 감지할 수 있도록 하기 위해 상기 제어 정보를 부호화하고 상기 제어정보에 오류 검출 비트가 부가된 정보를 발생한다. 예를 들어, 상기 오류 검출 비트 부가부(401)는 18비트의 제어 정보를 CRC(Cyclic Redundancy Code)를 사용하여 부호화한다. 즉, 상기 제어 정보에 8비트의 오류 검출 비트를 부가하여 26비트의 제어 정보를 발생하여 테일 비트 부가부(402)로 출력한다.

테일 비트 부가부(402)는 상기 오류 검출 비트 부가부(401)의 출력 제어 정보에 테일 비트(tail bits)를 부가하여 길쌈 부호기(Convolutional Encoder)(403)로 출력한다. 이때 상기 테일 비트 부가부(402)는 상기 길쌈 부호기(403)에 의한 길쌈 부호화를 용이하게 하기 위해 모두 "0"으로 구성된 8비트의 테일 비트를 부가한다. 그러면 길쌈 부호기(403)는 상기 테일 비트 부가부(402)의 출력을 길쌈 부호화하고, 부호화된 심볼을 심볼 반복기(404)로 출력한다.

상기 길쌈 부호기(403)와 심볼 반복기(404)는 하기와 같이 구분되어 동작한다.

먼저 TDM만 사용되는 경우 즉, 하나의 사용자에 대하여 입력 시퀀스가 존재하는 경우를 살펴본다. 상기 길쌈 부호기(403)에 의해 1슬롯 길이의 제어 정보 프레임은 1/3의 부호율로 길쌈 부호화된다. 그리고 2슬롯 길이의 제어 정보 프레임 및 4슬롯 길이의 제어 정보 프레임은 1/4의 부호화율로 길쌈 부호화된다. 심볼 반복기(Symbol Repeater)(404)는 2슬롯 길이의 제어 정보 프레임에 대해 길쌈 부호화된 심볼을 2회 반복하고, 4슬롯 길이의 제어 정보 프레임에 대해 길쌈 부호화된 심볼을 4회 반복한다. 상기 심볼 반복기(404)를 통과한 후 결과적으로 N = 1, 2, 4에 대해 각각 102, 272, 544 개의 심볼들이 얻어진다.

다음으로 TDM/CDM이 사용되는 경우 즉, 두 명의 사용자에 대하여 입력 시퀀스가 존재하는 경우를 살펴본다. 상기 길쌈 부호기(403)에 의해 1슬롯 길이의 제어 정보 프레임은 1/2의 부호율로 길쌈 부호화되고, 2슬롯 길이의 제어 정보 프레임 및 4슬롯 길이의 제어 정보 프레임은 1/4의 부호화율로 길쌈 부호화된다. 심볼 반복기(Symbol Repeater)(404)는 4슬롯 길이의 제어 정보 프레임에 대해 길쌈 부호화된 심볼을 2회 반복한다. 상기 심볼 반복기(404)를 통과한 후 결과적으로 N = 1, 2, 4에 대해 각각 104, 208, 416개의 심볼들이 얻어진다.

상술한 바에 따라 심볼 반복기(404)에서 얻어진 심볼들은 천공기(Puncturer)(405)로 입력된다. 그러면 상기 천공기(Puncturer)(405)는 성능 저하를 최소화하며 적절한 전송율에 정합되도록 하기 위해 상기 심볼 반복기(404)의 출력 심볼들 중에서 N = 1, 2, 4에 대하여 각각 6개, 80개, 160 개의 심볼들을 천공(puncturing)하여 인터리버(Interleaver)(406)로 출력한다. 상기 인터리버(406)는 상기 천공기(405)의 출력 심볼들을 인터리빙하여 변조기(Modulator)(407)로 출력한다. 상기 변조기(407)는 상기 인터리버(306)에 의해 인터리빙된 심볼들을 QPSK(Quadrature Phase Shift Keying)와 같은 변조 방식으로 변조하고, 전송을 위한 변조 심볼들을 발생한다.

도 5는 본 발명의 바람직한 실시 예에 따른 패킷 데이터 제어 채널 수신기의 블록 구성도이다. 이하 도 5를 참조하여 본 발명에 따른 패킷 데이터 채널 수신기의 구성 및 동작에 대하여 상세히 설명한다.

수신기는 송신기로부터 전송된 패킷 데이터의 길이 및 패킷 데이터 제어 채널 포맷을 알아내기 위해 8가지 종류의 제1 내지 제8수신 처리 블록들(510∼580)을 구비한다. 상기 수신 처리 블록들(510∼580)은 수신 신호를 입력한 후 CRC를 이용하여 오류 존재 여부를 검출함으로써 패킷 데이터의 길이 및 패킷 데이터 제어 채널 포맷을 알아낸다. 상기 제1수신 처리 블록 (510)은 1슬롯 길이의 패킷 데이터에 대응하는 1슬롯 길이의 제어 정보 프레임이 포맷 1로 전송되는 경우를 처리하기 위한 블록이고, 상기 제2수신 처리 블록(520)은 1슬롯 길이의 패킷 데이터에 대응하는 1슬롯 길이의 제어 정보 프레임이 포맷 2로 전송되는 경우를 처리하기 위한 블록이다. 그리고 상기 제3수신 처리 블록(530)은 2슬롯 길이의 패킷 데이터에 대응하는 2슬롯 길이의 제어 정보 프레임이 포맷 1로 전송되는 경우를 처리하기 위한 블록이고, 상기 제4수신 처리 블록(540)은 2슬롯 길이의 패킷 데이터에 대응하는 2슬롯 길이의 제어 정보 프레임이 포맷 2로 전송되는 경우를 처리하기 위한 블록이다. 또한 상기 제5수신 처리 블록(550)은 4슬롯 길이의 패킷 데이터에 대응하는 4슬롯 길이의 제어 정보 프레임이 포맷 1로 전송되는 경우를 처리하기 위한 블록이고, 상기 제6수신 처리 블록(560)은 4슬롯 길이의 패킷 데이터에 대응하는 4슬롯 길이의 제어 정보 프레임이 포맷 2로 전송되는 경우를 처리하기 위한 블록이다. 마지막으로 상기 제7수신 처리 블록(570)은 8슬롯 길이의 패킷 데이터에 대응하는 4슬롯 길이의 제어 정보 프레임이 포맷 1로 전송되는 경우를 처리하기 위한 블록이고, 상기 제8수신 처리 블록(580)은 8슬롯 길이의 패킷 데이터에 대응하는 4슬롯 길이의 제어 정보 프레임이 포맷 2로 전송되는 경우를 처리하기 위한 블록이다.

상기 제1 내지 제8수신 처리 블록들(610∼680)의 각 디인터리버(deinterleaver)들(512, 522, 532, 542, 552, 562, 572, 582)에 의해 각 슬롯의 길이만큼의 디인터리빙(deinterleaving)된다. 상기 디인터리빙 된 심볼들은 역천공기(depuncturer)들(514, 524, 534, 544, 554, 564, 574, 584)에 의해 각 슬롯 길이에 맞춰 역천공(depuncturing) 된다. 그리고, 상기 제3 및 제5 내지 제8 수신 처리 블록들(530, 550, 560, 570, 580)에 구비되는 심볼 결합기들(535, 555, 565, 575, 585)은 상기 도 4에 도시된 심볼 반복기(404)의 역과정에 해당한다. 즉, 심볼 결합기들(535, 555, 565, 575, 585)은 인접한 2개의 심볼들에 대한 심볼 결합(symbol combining)을 수행한다. 상기 제1 내지 제8수신 처리 블록들(510∼580)의 각 길쌈 복호기(convolutional decoder)들(516, 526, 536, 546, 556, 566, 576, 586)은 상기 역천공된 심볼들 또는 상기 심볼 결합된 심볼들의 길쌈 복호화를 수행한다. 이를 상술하면, 1슬롯 길이의 제어 정보 프레임에 대응하는 제1 및 제2길쌈 복호기들(516, 526)은 입력 심볼들을 각각 부호율 1/3과 1/2로 길쌈 복호화 한다. 그리고 2슬롯 길이의 제어 정보 프레임에 대응하는 제3 및 제4길쌈 복호기들(536, 546)은 입력 심볼들을 각각 부호율 1/4로 길쌈 복호화한다. 이와 마찬가지로, 4슬롯 길이의 제어 정보 프레임에 대응하는 제4 내지 제8길쌈 복호기들(556, 566, 576, 586)은 각각 입력 심볼들을 부호율 1/4로 길쌈 복호화한다.

상기 제1 내지 제8수신 처리 블록들(510∼580) 각각의 마지막 단에는 CRC 검사기((checker)들(518, 528, 538, 548, 558, 568, 578, 588)이 구비된다. 상기 CRC검사기들(518, 528, 538, 548, 558, 568, 578, 588)은 각각 대응하는 길쌈 복호기들에 의해 길쌈 복호화된 심볼들에 CRC 검사 동작을 수행한다. 이에 따라 오류 존재 유무가 검출된다. 상기 CRC 검사기들에 의한 CRC 검사 동작 시, 미리 결정된 초기 값들을 사용한다. 패킷 길이 및 포맷 검출기(590)는 상기 제1 내지 제8수신 처리 블록들(510∼580) 각각에 의한 수신 처리 결과를 입력하여 패킷 데이터의 길이와 패킷 데이터 제어 채널 포맷을 검출한다. 여기서, 상기 8개의 수신 처리 블록들(510∼580)은 물리적으로 서로 다른 수신 처리 블록들로 구성될 수도 있고, 하나의 수신 처리 블록에 수신 파라메터를 다르게 적용함으로써 구성될 수도 있다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같이 본 발명은 패킷 데이터의 전송을 위한 이동 통신시스템에서 본 발명에서 제안하고 있는 패킷 데이터 제어 채널을 사용함으로써 TDM/TDM형태 뿐 아니라 TDM/CDM 형태의 패킷 데이터 전송을 수행할 수 있는 이점이 있다.

Claims

소정의 시간을 몇 개의 타임슬롯으로 구분하고, 상기 구분된 하나의 타임슬롯마다 하나 혹은 둘 이상의 사용자에게 할당하여 패킷 데이터를 송신하며, 상기 송신되는 패킷 데이터의 전송률 정보를 표시하지 않고 송신하는 통신 시스템에서 패킷 데이터 제어 채널 송신 장치에 있어서,

전송할 제어 정보 프레임 입력 스트림 심볼의 전송 오류를 검출하기 위해 오류 검출 비트를 부가하여 출력하는 오류 검출 비트 부가부와,

상기 오류 검출 비트 부가부의 출력 심볼에 테일 비트를 부가하여 출력하는 테일 비트 부가부와,

상기 테일 비트 부가부의 출력 심볼들을 상기 제어 정보 프레임 입력 스트림 심볼들의 전송률에 따른 제어 신호에 따라 부호화하여 출력하는 길쌈 부호기와,

상기 길쌈 부호기의 출력 심볼들을 상기 제어 정보 프레임 입력 스트림 심볼들의 전송률에 따른 제어 신호에 따라 반복하여 출력하는 심볼 반복기와,

상기 반복기의 출력 신호를 상기 제어 정보 프레임 입력 스트림 심볼의 전송률에 따라 천공하여 출력하는 천공기와,

상기 제어 정보 프레임 입력 스트림 심볼들의 코드다중화 여부에 대한 신호를 출력하는 패킷 채널 스케줄러와.

상기 패킷 채널 스케줄러의 출력에 따라 부호화 율, 전송률, 심볼 반복횟수 등을 결정하여 상기 길쌈 부호기와 상기 심볼 반복기 및 상기 천공기로 출력하는 파라미터 제어기를 적어도 구비함을 특징으로 하는 상기 장치.
제1항에 있어서,

상기 제어 정보 프레임 입력 스트림 심볼들을 32 길이를 가지는 월시부호를 확산코드로 사용하여 부호화함을 특징으로 하는 상기 장치.
제2항에 있어서, 상기 제어 정보 프레임 입력 스트림 심볼이 한 사용자에게 할당되고, 상기 제어 정보 프레임 입력 스트림 정보가 한 슬롯동안 전송되는 경우, 상기 길쌈 부호화기의 부호화율은 1/3이며, 상기 심볼 반복기의 반복율이 1회임을 특징으로 하는 상기 장치.
제2항에 있어서, 상기 제어 정보 프레임 입력 스트림 심볼이 한 사용자에게 할당되고, 상기 제어 정보 프레임 입력 스트림 정보가 한 슬롯 이상으로 전송되는 경우, 상기 길쌈 부호화기의 부호화율은 1/4임을 특징으로 하는 상기 장치.
제4항에 있어서,

상기 부호화된 심볼이 2슬롯으로 전송되는 경우 상기 심볼 반복기의 반복율이 2회임을 특징으로 하는 상기 장치.
제4항에 있어서,

상기 부호화된 심볼이 4슬롯으로 전송되는 경우 상기 심볼 반복기의 반복율이 4회임을 특징으로 하는 상기 장치.
제2항에 있어서, 상기 제어 정보 프레임 입력 스트림 심볼이 두 사용자에게 할당되고, 상기 제어 정보 프레임 입력 스트림 정보가 한 슬롯동안 전송되는 경우, 상기 길쌈 부호화기의 부호화율은 1/2이며, 상기 심볼 반복기의 반복율이 1회임을 특징으로 하는 상기 장치.
제2항에 있어서,

상기 제어 정보 프레임 입력 스트림 심볼이 두 사용자에게 할당되고, 상기 제어 정보 프레임 입력 스트림 정보가 두 슬롯 이상으로 전송되는 경우, 상기 길쌈 부호화기의 부호화율은 1/4임을 특징으로 하는 상기 장치.
제8항에 있어서, 상기 제어 정보 프레임 입력 스트림 심볼이 4슬롯으로 전송되는 경우 상기 심볼 반복기의 반복율이 2회임을 특징으로 하는 상기 장치.
제2항에 있어서,

상기 제어 정보 프레임 입력 스트림 심볼이 두 사용자에게 할당되고, 상기 제어 정보 프레임 입력 스트림 정보가 두 슬롯으로 전송되는 경우, 상기 길쌈 부호화기의 부호화율은 1/4이며, 상기 심볼 반복기의 반복율은 1회임을 특징으로 하는 상기 장치.
소정의 시간을 몇 개의 타임슬롯으로 구분하고, 상기 구분된 하나의 타임슬롯마다 하나 혹은 둘 이상의 사용자를 할당하여 패킷 데이터를 송신하며, 상기 송신되는 패킷 데이터의 전송률 정보를 표시하지 않고 송신하는 통신 시스템에서 패킷 데이터 제어 채널 수신 장치에 있어서,

하나의 슬롯에 하나의 사용자만 할당되어 1 슬롯 분량으로 상기 패킷 데이터 제어 정보가 수신되는가를 검출하기 위한 제1수신부와,

하나의 슬롯에 두 사용자가 할당되어 1 슬롯 분량으로 상기 패킷 데이터 제어 정보가 수신되는가를 검출하기 위한 제2수신부와,

두 슬롯에 하나의 사용자가 할당되어 2 슬롯 분량으로 상기 패킷 데이터 제어 정보가 수신되는가를 검출하기 위한 제3수신부와,

두 슬롯에 두 사용자가 할당되어 2 슬롯 분량으로 상기 패킷 데이터 제어 정보가 수신되는가를 검출하기 위한 제4수신부와,

네 슬롯에 하나의 사용자가 할당되어 4 슬롯 분량으로 상기 패킷 데이터 제어 정보가 수신되는가를 검출하기 위한 제5수신부와,

네 슬롯에 두 사용자가 할당되어 4 슬롯 분량으로 상기 패킷 데이터 제어 정보가 수신되는가를 검출하기 위한 제6수신부를 적어도 구비함을 특징으로 하는 상기 장치.