KR20030033828A - 입력 영상 포맷 검출 장치 - Google Patents

입력 영상 포맷 검출 장치 Download PDF

Info

Publication number
KR20030033828A
KR20030033828A KR1020010065983A KR20010065983A KR20030033828A KR 20030033828 A KR20030033828 A KR 20030033828A KR 1020010065983 A KR1020010065983 A KR 1020010065983A KR 20010065983 A KR20010065983 A KR 20010065983A KR 20030033828 A KR20030033828 A KR 20030033828A
Authority
KR
South Korea
Prior art keywords
frame rate
size
detected
frame
input
Prior art date
Application number
KR1020010065983A
Other languages
English (en)
Inventor
안진호
박동호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010065983A priority Critical patent/KR20030033828A/ko
Publication of KR20030033828A publication Critical patent/KR20030033828A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/013—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the incoming video signal comprising different parts having originally different frame rate, e.g. video and graphics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Television Systems (AREA)

Abstract

외부 입력 영상 포맷 검출 장치에 관한 것으로서, 특히 내부 고정 클럭을 입력받아 일정 주기를 갖는 유사 동기 신호를 발생한 후 수직 동기 신호 구간동안 상기 유사 동기 신호를 카운트하여 프레임 레이트의 크기를 검출하고 검증을 거친 후 검증된 프레임 레이트 크기를 실제 프레임 레이트로 환산함으로써, 다양한 포맷의 외부 영상이 입력될 때마다 입력된 영상의 포맷을 결정할 수 있는 정보 중 프레임 레이트를 자동으로 검출할 수 있다. 따라서, 사용자는 쉽게 입력 영상을 처리할 수 있으며 입력 영상의 프레임 레이트 종류가 늘어나는 경우라도 별도의 하드웨어 추가없이 소프트웨어의 수정만으로 처리할 수 있다.

Description

입력 영상 포맷 검출 장치{Apparatus for detecting format of input image}
본 발명은 외부 입력 영상의 포맷 정보를 검출하는 장치에 관한 것으로서, 특히 프레임 레이트를 자동으로 검출하는 장치에 관한 것이다.
멀티미디어 시대의 TV의 역할은 가장 대중적인 정보 전달의 매체로 그 영역을 확대하고 있다. 특히 디지털 TV는 과거 아날로그 TV의 일반적인 공중파 방송 수신 및 출력의 획일적인 기능을 벗어나 영상 입력에서 처리 및 저장 그리고, 출력까지 하나의 영상 시스템적인 임무를 수행하고 있다.
그리고, 디지털 방송에서의 가장 큰 특징 중 하나는 영상 포맷의 다양화로서, 미국향 디지털 방송 그리고, 유럽향 디지털 방송 및 각종 디지털 위성 방송은 서로 다른 포맷과 프레임 레이트를 각각의 규격으로 정의하고 있다. 디지털 TV는 이러한 방송외에도 DVD(Digital Versatile Disc)와 같은 디지털 저장 미디어와 현존하는 아날로그 저장 미디어에도 대응함은 물론 개인용 컴퓨터(PC)의 VGA, SVGA, XGA, SXGA 등의 여러 가지 포맷도 수용하고 있다. 이러한 다양한 형태를 갖는 입력 영상을 특정한 포맷과 프레임 레이트, 그리고 스캔 형태로 출력하기 위해서는 입력 영상에 대한 정보가 필수적이다.
이때, 상기된 디지털 TV로 입력되는 디지털 방송 데이터 스트림에는 통상 영상에 대한 각종 정보가 포함되어 있다. 그러나, 아날로그 형태로 변조된 외부 영상은 별도의 영상 정보가 없으므로 사용자가 직접 영상 정보를 제공하거나, 입력 영상 포맷을 제한할 수 밖에 없다.
도 1은 이러한 아날로그 외부 영상을 입력받아 처리하는 일반적인 구성 블록도로서, 수평, 수직 동기(H,V)가 외부 영상 처리부(103)로 입력되고, 위상 동기 루프(Phase locked Loop ; PLL)부(102)는 사용자가 입력한 포맷 정보가 호스트를 통해 입력되면, 상기 입력 포맷과 수평 동기 신호에 록킹된 동작 클럭을 생성하여 A/D 변환부(102)로 출력한다.
상기 A/D 변환부(102)는 입력되는 외부 아날로그 영상 신호(Y,Pb,Pr 또는, R,G,B)를 상기 동작 클럭에 동기시켜 디지털화한 후 외부 영상 처리부(103)로 출력한다.
이와 같이 종래의 입력 영상 포맷 정보는 사용자가 지정해주는 방법이 가장 일반적이라 할 수 있다. 그러나, 사용자의 지정 방법으로는 가변적이고 계속 증가하고 있는 입력 영상에 대응하는데 한계가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 임의의 입력 영상에 대한 영상 포맷 정보 특히, 프레임 레이트를 자동적으로 검출하는 장치를 제공함에 있다.
도 1은 일반적인 외부 영상 처리를 위한 구성 블록도
도 2는 본 발명에 따른 외부 입력 영상 포맷 검출 장치의 구성 블록도
도 3의 (a) 내지 (c)는 도 2의 각부의 동작 타이밍도
도 4는 도 2의 프레임 레이트 검증부의 일 예를 보인 흐름도
도면의 주요부분에 대한 부호의 설명
201 : 유사 동기 신호 발생부202 : 프레임 레이트 검출부
203 : 프레임 레이트 검증부204 : 프레임 레이트 환산부
상기와 같은 목적을 달성하기 위한 본 발명에 따른 외부 입력 영상 포맷 검출 장치는, 내부 고정 클럭을 입력받아 일정 주기를 갖는 유사 동기 신호를 발생한 후 수직 동기 신호 구간동안 상기 유사 동기 신호를 카운트하여 프레임 레이트의 크기를 검출하고 이를 실제 프레임 레이트로 환산하는 것을 특징으로 한다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
통상, 입력 영상 포맷 정보는 하기의 표 1과 같이 크게 네가지로 분류할 수 있다.
필요한 입력 영상의 포맷 정보
형태 DTV/NTSC(PAL)/VGA
크기 수평/수직 크기
프레임 레이트 프레임수/초
스캔 방식 순차/비월주사
상기된 표 1에서 자동적으로 검출하여 제공될 수 있는 포맷 정보는 영상의 크기(수직 방향)와 프레임 레이트 그리고, 스캔 방식이다. 이때, 영상 형태는 보통 입력 포트 또는 전달 경로가 다르므로 쉽게 구분될 수 있고, 수평 방향의 크기는 입력 영상의 정보가 정확히 결정되지 않으면 정상적인 신호를 만들어낼 수 없기 때문에 제외한다.
따라서, 본 발명에서는 상기된 프레임 레이트를 자동으로 검출하는 장치를 제공하는데 있다.
도 2는 본 발명에 따른 입력 영상 포맷 검출 장치의 구성 블록도로서, 수직 동기 신호와 내부 고정 클럭을 이용하여 프레임 레이트를 검출하는 예를 보이고 있다. 즉, 입력된 수직 동기 신호와 고정 클럭을 이용하여 생성한 유사 동기 신호(예, Pseudo Sync)를 이용하여 프레임 레이트의 크기를 구하고, 이 값에 대한 일단의 검증을 거친 후 실제 프레임 레이트로 환산한다.
도 2를 보면, 내부 고정 클럭을 입력받아 유사 동기 신호를 발생하는 유사 동기 신호 발생부(201), 입력되는 수직 동기 신호 구간에서 상기된 유사 동기 신호를 카운트하여 프레임 레이트의 크기를 검출하여 출력하는 프레임 레이트 검출부(202), 상기 검출된 프레임 레이트 크기의 신뢰도를 검사하여 최종적인 프레임 레이트 크기를 출력하는 프레임 레이트 검증부(203), 및 상기 최종 프레임 레이트 크기를 실제 프레임 레이트로 환산하는 프레임 레이트 환산부(204)로 구성된다.
도 3의 (a) 내지 (c)는 상기 수직 동기 신호와 유사 수평 동기 신호를 이용하여 프레임 레이트의 크기를 검출하는 예를 보인 타이밍도이다.
이와 같이 구성된 본 발명에서 도 3의 (a)와 같은 수직 동기 신호(ext_v)는 프레임 레이트 검출부(202)로 입력되고, 유사 동기 신호 발생부(201)는 내부 고정 클럭(fixclk)을 입력받아 도 3의 (b),(c)와 같은 유사 수평 동기 신호를 발생한다. 즉, 상기 유사 수평 동기 신호는 내부적으로 사용되는 고정 클럭 중 가장 안정적인 클럭을 이용하여 생성된 신호로서, 고정된 주기로 움직이는 신호이다. 이때, 상기 유사 수평 동기 신호는 극성의 모양과 폭을 원하는대로 결정할 수 있고, 그 주기도 임의로 설정할 수 있다. 단 너무 클 경우에는 실제 프레임 레이트로 환산시 오차가 발생할 수 있으며, 너무 작을 경우에는 연산량이 늘어나게 되므로, 일반적으로 10bit정도의 크기가 적당하다. 도 3의 (c)는 그 주기가 도 3의 (b)보다 큰 경우의 예를 보이고 있다.
이렇게 생성된 유사 수평 동기 신호는 프레임 레이트 검출부(202)로 출력되고, 상기 프레임 레이트 검출부(202)는 수직 동기 신호의 한 주기동안 상기 유사 수평 동기 신호의 개수를 카운트하여 프레임 레이트의 크기를 검출한 후 프레임 레이트 검증부(203)로 출력한다.
상기 프레임 레이트 검증부(203)는 검출된 프레임 레이트 크기의 신뢰도를 검증하며, 그 실시예를 도 4에 흐름도로 도시하였다.
도 4의 용어를 먼저 정의한다.
vcnt : 상기 프레임 레이트 검출부(202)에서 검출된 프레임 레이트 크기
min,max : 정상 신호의 최소(최대) 프레임 레이트 크기
prev.vcnt : 이전 프레임의 프레임 레이트 크기
err : 연속된 프레임의 프레임 레이트 크기 오차 허용 범위
norm_fcnt : 안정된 크기의 프레임 수
n : 프레임 레이트의 최종 검출을 위한 프레임 수
fr_value : 최종 검출된 프레임 레이트
즉, 먼저 프레임 레이트 검출부(202)에서 프레임 레이트 크기(vcnt)가 검출되어 프레임 레이트 검증부(203)로 출력되면(단계 401), 상기 프레임 레이트 검증부(203)는 입력된 프레임 레이트 크기(vcnt)가 일반적인 프레임 레이트의 최대값(max)과 최소값(min) 사이에 위치하는지를 검사한다(단계 402). 일반적인 프레임 레이트의 최대값(max)은 실제 프레임 레이트 기준으로 대략 130~150Hz(VESA 기준)이고, 최소값(min)은 30~40Hz(VESA 기준)으로 설정하였다. 물론 이 값은 변경될 수 있다. 입력된 크기가 이 범주 안에 있으면, 상기 프레임 레이트 크기(vcnt)와 이전에 입력된 프레임 레이트 크기(prev.vcnt)와의 오차를 비교한다(|prev.vcnt - vcnt | < err)(단계 403). 이때, 오차는 보통 ±1 정도이므로 최대 오차 허용 범위(err)는 2 정도에서 결정하는 것이 적당하다.
만일, 상기 단계 402에서 입력된 프레임 레이트 크기(vcnt)가 일반적인 프레임 레이트의 최대값(max)과 최소값(min)의 범위를 벗어나거나, 단계 403에서 상기 프레임 레이트 크기(vcnt)와 이전에 입력된 프레임 레이트 크기(prev.vcnt)와의 차가 오차 허용 범위를 벗어나면 처음으로 되돌아가 항상 최초 상태에서 다시 시작하게 한다.
한편, 상기 단계 402, 403의 조건을 만족하면 안정된 크기의 프레임 수(norm_fcnt)를 1 증가시키고(단계 404), 1 증가된 안정된 크기의 프레임 수(norm_fcnt)가 프레임 레이트의 최종 검출을 위한 프레임 수(n)와 같은지를 비교한다(단계 405). 상기 단계 405에서 같다고 판별되면 즉, 안정된 크기의 프레임 수(norm_fcnt)가 일정 프레임 수(n)에 도달하면, 상기 검출된 프레임 레이트(vcnt)를 최종 프레임 레이트(fr_value)로 결정하고 이를 프레임 레이트 환산부(204)로 출력한다(단계 406). 이때, 상기 단계 404,405를 통해 일정시간 기다리는 이유는 순간적인 프레임 레이트의 변화에 대한 민감도(sensitivity)를 감소시키기 위함이다.
상기 프레임 레이트 환산부(204)는 상기 최종 프레임 레이트 크기를 실제 프레임 레이트로 환산한다.
하기의 표 2는 최종적으로 결정된 프레임 레이트 크기(fr_value)를 실제 프레임 레이트로 환산하는 예들을 보인 경우로서, 실시예로 고정 클럭(fixclk)은 54MHz, 유사 수평 동기 신호는 1024일 때를 보이고 있다.
형태 유효 해상도 전체 해상도 동작 클럭(MHz) 실제 프레임 레이트 검출된 프레임 레이트
VGA 640x480 800x525 25.175 60 879
864x525 30.24 67 791
832x520 31.5 72 724
840x500 31.5 75 703
832x509 36 85 620
이때, 검출된 프레임 레이트 크기를 실제 프레임 레이트로 환산하는 방법은 실제 연산을 통해 얻어질 수 있다. 그러나, 유사 수평 동기 신호의 크기(hsize)와 고정 클럭(fixclk)이 이미 결정되어 있으므로 상기 표 2와 같이 테이블화하여 실제 프레임 레이트로 환산하는 방법이 더 효율적이다. 이는 현존하는 영상의 프레임 레이트를 테이블화하여도 그 수가 많지 않고 연산량 측면에서도 유리하기 때문이다.
상기된 방식으로 프레임 레이트를 구할 경우 입력 프레임 레이트 변환시 수 프레임 안에 프레임 레이트에 대한 정보를 얻을 수 있기 때문에 포맷 및 스캔 정보 검출을 위한 지연 시간과 거의 유사하다. 따라서, 효과적인 입력 영상 정보를 시스템에게 제공할 수 있다.
본 발명은 외부 영상을 입력 처리하는 기능의 모든 제품 예컨대, 디지털 TV, 디지털 방송용 셋톱 박스, 디지털 데이터 저장 장치 등에 적용할 수 있다.
이상에서와 같이 본 발명에 따른 외부 입력 영상 포맷 검출 장치에 의하면, 다양한 포맷의 외부 영상이 입력될 때마다 입력된 영상의 포맷을 결정할 수 있는 정보 중 프레임 레이트를 자동으로 검출하여 제공함으로써, 사용자가 쉽게 입력 영상을 처리할 수 있으며 입력 영상의 프레임 레이트 종류가 늘어나는 경우라도 별도의 하드웨어 추가없이 소프트웨어의 수정만으로 처리할 수 있다.
본 발명은 디지털 TV등 외부로부터 임의의 영상 포맷을 입력받아 처리하는 모든 응용 제품에서 활용 가능하다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (5)

  1. 내부 고정 클럭을 입력받아 일정 주기를 갖는 유사 동기 신호를 발생하는 유사 동기 신호 발생부;
    입력되는 수직 동기 신호 구간에서 상기된 유사 동기 신호를 카운트하여 프레임 레이트의 크기를 검출하여 출력하는 프레임 레이트 검출부; 그리고
    상기 프레임 레이트 크기를 실제 프레임 레이트로 환산하는 프레임 레이트 환산부를 포함하여 구성되는 것을 특징으로 하는 입력 영상 포맷 검출 장치.
  2. 제 1 항에 있어서,
    상기 프레임 레이트 검출부에서 검출된 프레임 레이트 크기의 신뢰도를 검사하여 최종적인 프레임 레이트 크기를 출력하는 프레임 레이트 검증부를 더 포함하는 것을 특징으로 하는 입력 영상 포맷 검출 장치.
  3. 제 2 항에 있어서, 상기 프레임 레이트 검증부는
    상기 검출된 프레임 레이트의 크기가 정상적인 최대값과 최소값 사이에 있고, 이전 프레임과의 차가 기 설정된 오차 허용 범위 내에 있으면 상기 검출된 프레임 레이트를 최종 프레임 레이트로 결정하여 출력하는 것을 특징으로 하는 입력 영상 포맷 검출 장치.
  4. 제 3 항에 있어서, 상기 프레임 레이트 검증부는
    상기 검출된 프레임 레이트의 크기가 정상적인 최대값과 최소값 사이에 있고, 이전 프레임과의 차가 기 설정된 오차 허용 범위 내에 있으면 그 상태가 일정 프레임 수에 도달할 때까지 대기하는 것을 특징으로 하는 입력 영상 포맷 검출 장치.
  5. 제 1 항에 있어서, 상기 프레임 레이트 환산부는
    상기 검출된 프레임 레이트 크기에 해당하는 실제 프레임 레이트를 테이블화하여 상기 검출된 프레임 레이트를 실제 프레임 레이트로 환산하는 것을 특징으로 하는 입력 영상 포맷 검출 장치.
KR1020010065983A 2001-10-25 2001-10-25 입력 영상 포맷 검출 장치 KR20030033828A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010065983A KR20030033828A (ko) 2001-10-25 2001-10-25 입력 영상 포맷 검출 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010065983A KR20030033828A (ko) 2001-10-25 2001-10-25 입력 영상 포맷 검출 장치

Publications (1)

Publication Number Publication Date
KR20030033828A true KR20030033828A (ko) 2003-05-01

Family

ID=29566342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010065983A KR20030033828A (ko) 2001-10-25 2001-10-25 입력 영상 포맷 검출 장치

Country Status (1)

Country Link
KR (1) KR20030033828A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789756B1 (ko) * 2005-12-09 2008-01-02 한국전자통신연구원 가변 프레임 길이를 이용한 전송 포맷 판정 장치 및 그방법과 그를 이용한 복호 방법
US7969507B2 (en) 2005-10-31 2011-06-28 Samsung Electronics Co., Ltd. Video signal receiver including display synchronizing signal generation device and control method thereof
CN102956208A (zh) * 2011-08-23 2013-03-06 华为技术有限公司 一种统计终端画面帧率的方法、装置及系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969507B2 (en) 2005-10-31 2011-06-28 Samsung Electronics Co., Ltd. Video signal receiver including display synchronizing signal generation device and control method thereof
KR100789756B1 (ko) * 2005-12-09 2008-01-02 한국전자통신연구원 가변 프레임 길이를 이용한 전송 포맷 판정 장치 및 그방법과 그를 이용한 복호 방법
US7978732B2 (en) 2005-12-09 2011-07-12 Electronics And Telecommunications Research Institute Apparatus and method for deciding transmission format using variable frame length and decoding method using the same
CN102956208A (zh) * 2011-08-23 2013-03-06 华为技术有限公司 一种统计终端画面帧率的方法、装置及系统

Similar Documents

Publication Publication Date Title
KR100747668B1 (ko) 디스플레이 동기 신호 생성 장치를 포함하는 영상 신호수신장치 및 그 제어방법
KR100268061B1 (ko) 비디오 포맷 모드 검출기
US5155595A (en) Genlock frequency generator
JPH0526196B2 (ko)
JPH0252911B2 (ko)
US5581304A (en) Screen detecting system of a wide screen television for detecting blank top and bottom areas
US5881114A (en) Error detecting circuit of a system time clock for an MPEG system decoder
US6297850B1 (en) Sync signal generating apparatus and method for a video signal processor
US6075917A (en) Jitter compensating method and device for OSD
KR20030033828A (ko) 입력 영상 포맷 검출 장치
KR100323674B1 (ko) 입력 영상 포맷 검출 장치
JPS61172484A (ja) ビデオフイ−ルドデコ−ダ
KR100745299B1 (ko) 디지털티브이의화면동기장치및방법
KR100705835B1 (ko) 해상도 판단 장치 및 해상도 판단 방법
KR100277993B1 (ko) 디지털 텔레비젼 수신기의 동기신호 발생장치
US5258841A (en) Horizontal synchronizing signal separation circuit
KR19980030568A (ko) 컴퓨터 출력 신호 변환장치
KR100239980B1 (ko) 비디오 수신기의 안정화를 위한 수평 라인 카운터
KR100661167B1 (ko) 픽셀 클럭을 고정한 영상 신호 수신장치 및 그 제어방법
KR100363098B1 (ko) 비디오 카세트 레코더(ｖｃｒ) 신호 검출장치 및 방법
KR100355439B1 (ko) 고화질텔레비전 비디오부호화기의 비디오 입력 클럭 자동식별 장치 및 그 방법
US6456333B1 (en) Television system discriminator and television system discrimination method
JP3014791B2 (ja) 垂直同期信号正規化装置
JP2003304414A (ja) 同期信号生成回路、映像信号処理回路、および映像表示装置
JPH0523018Y2 (ko)

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application