KR20030026038A - 고속 비교회로 - Google Patents

고속 비교회로 Download PDF

Info

Publication number
KR20030026038A
KR20030026038A KR1020010059019A KR20010059019A KR20030026038A KR 20030026038 A KR20030026038 A KR 20030026038A KR 1020010059019 A KR1020010059019 A KR 1020010059019A KR 20010059019 A KR20010059019 A KR 20010059019A KR 20030026038 A KR20030026038 A KR 20030026038A
Authority
KR
South Korea
Prior art keywords
clock signal
output signals
differential output
comparison circuit
signals
Prior art date
Application number
KR1020010059019A
Other languages
English (en)
Other versions
KR100712497B1 (ko
Inventor
이수형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010059019A priority Critical patent/KR100712497B1/ko
Publication of KR20030026038A publication Critical patent/KR20030026038A/ko
Application granted granted Critical
Publication of KR100712497B1 publication Critical patent/KR100712497B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

차동신호들의 공통 모드 전압을 감지하고 비교회로에 사용되는 커패시터의 충방전을 위한 전하량을 최소화시켜 비교 성능이 향상된 비교회로를 제공하는 것이다. 상기 비교회로는 제 1클락신호에 응답하여 차동 입력 신호들을 차동 출력 신호들로 변환하는 변환회로; 상기 차동 출력 신호들을 비교하여 그 비교 결과를 출력하는 비교회로; 및 제 2클락신호 및 상기 차동 입력 신호들에 응답하여 상기 차동 출력 신호들을 바이어싱하는 바이어스회로를 구비한다. 상기 제 1클락신호와 상기 제 2클락신호는 상보적인 신호이며, 상기 제 2클락신호가 활성화되는 경우 상기 차동 출력 신호들은 상기 차동 출력 신호들의 공통 모드 전압 레벨을 갖는 것이 바람직하다.

Description

고속 비교회로{High speed comparison circuit}
본 발명은 비교회로에 관한 것으로, 보다 상세하게는 차동 입력신호들의 공통 모드 신호를 감지하여 커패시터의 충전/방전 전하량을 최소화하므로 고속으로 비교동작을 수행하는 비교회로 및 신호 비교방법에 관한 것이다.
일반적으로 비교회로를 구비하는 아날로그-디지털 변환기의 응답특성은 비교회로의 성능 및 특성에 의하여 상당한 영향을 받는다. 종래의 비교회로는 수동 소자를 이용하여 캐패시터의 충방전 경로를 설정하였다. 이러한 경우의 문제점은 충방전의 경로가 일정한 전압을 갖기는 하나 입력신호의 레벨을 찾아가지 못한다. 또한 수동소자를 사용하므로 종래의 비교회로는 응답속도가 느린 문제점이 있었다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 차동신호들의 공통 모드전압을 감지하고 비교회로에 사용되는 커패시터의 충방전을 위한 전하량을 최소화시켜 비교 성능이 향상된 비교회로 및 신호 비교 방법을 제공하는 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 일 실시예에 따른 고속 비교회로의 회로도를 나타낸다.
상기 기술적 과제를 달성하기 위한 비교회로는 제 1클락신호에 응답하여 차동 입력 신호들을 차동 출력 신호들로 변환하는 변환회로; 상기 차동 출력 신호들을 비교하여 그 비교 결과를 출력하는 비교회로; 및 제 2클락신호 및 상기 차동 입력 신호들에 응답하여 상기 차동 출력 신호들을 바이어싱하는 바이어스회로를 구비한다.
상기 제 1클락신호와 상기 제 2클락신호는 상보적인 신호이며, 상기 제 2클락신호가 활성화되는 경우 상기 차동 출력 신호들은 상기 차동 출력 신호들의 공통 모드 전압 레벨을 갖는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 신호 비교 방법은 제 1클락신호에 응답하여 차동 입력 신호들을 차동 출력 신호들로 변환하는 단계; 상기 차동 출력 신호들을 비교하여 그 비교결과들을 출력하는 단계; 및 제 2클락신호 및 상기 차동 입력 신호들에 응답하여 상기 차동 출력 신호들을 바이어싱하는 단계를 구비한다.
상기 제 1클락신호와 상기 제 2클락신호는 상보적인 신호이며, 상기 제 2클락신호가 활성화되는 경우 상기 차동 출력 신호들은 상기 차동 출력 신호들의 공통 모드 전압 레벨을 갖는 것이 바람직하다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 비교회로를 나타낸다. 도 1을 참조하면, 비교회로(100)는 공통 모드 피드 포워드 바이어스 회로(common mode feed forward bias; 20), 오프 셋 보상회로(30) 및 비교기(40)를 구비한다. 공통 모드 피드 포워드 바이어스 회로(20)는 레벨 변환기(21) 및 공통 모드 검출회로(23)를 구비한다.
레벨 변환기(21)는 두 개의 트랜지스터들(MN1, MN3)과 전류원(CS1, CS3)을 구비하며, 트랜지스터(MN1)의 게이트는 노드(NOD1)에 접속되고 드레인은 노드(NOD3)에 접속되고 소오스는 접지전압(VSS)에 접속된다. 트랜지스터(MN3)의 게이트는 노드(NOD2)에 접속되고 드레인은 노드(NOD4)에 접속되고 소오스는 접지전압(VSS)에 접속된다. 전류원(CS1)은 노드(NOD3)와 전원전압(VDD)사이에 접속되고, 전류원(CS3)은 노드(NOD4)와 전원전압(VDD)사이에 접속된다.
레벨 변환기(21)는 노드(NOD2)로 입력되는 제 1입력신호(IN)와 노드(NOD1)로 입력되는 제 2입력신호(/IN)에 응답하여 레벨 변환된 신호들을 노드(NOD3) 및 노드(NOD4)로 출력한다. 제 1입력신호(IN)와 제 2입력신호(/IN)는 서로 상보적인 신호들 또는 차동신호들이다.
공통 모드 검출회로(23)는 두 개의 트랜지스터들(MN5, MN7)과 전류원(CS5, CS7)을 구비하며, 트랜지스터(MN5)의 게이트는 노드(NOD3)에 접속되고 드레인은 전원전압(VDD)에 접속되고 소오스는 노드(NOD5)에 접속된다. 트랜지스터(MN7)의 게이트는 노드(NOD4)에 접속되고 드레인은 전원전압(VDD)에 접속되고 소오스는 노드(NOD5)에 접속된다.
전류원(CS5)은 노드(NOD5)와 접지전압(VSS)사이에 접속되고, 전류원(CS7)은 노드(NOD5)와 접지전압(VSS)사이에 접속된다. 공통 모드 검출회로(23)는 제 1입력신호(IN)와 제 2입력신호(/IN)의 공통 모드를 검출한다.
오프 셋 보상회로(30)는 스위칭회로들(31, 33) 및 커패시터들(C1, C3)을 구비한다. 스위칭 회로(31)는 클락신호(CK)에 응답하여 노드(NOD2)와 노드(NOD6)사이를 접속시키고 노드(NOD1)와 노드(NOD7)사이를 접속시키며, 스위칭회로(33)는 반전 클락신호(/CK)에 응답하여 노드(NOD5), 노드(NOD6) 및 노드(NOD7)사이를 접속한다.
커패시터(C1)는 노드(NOD6)와 비교기(40)의 제 1입력단사이에 접속되며, 커패시터(C3)는 노드(NOD7)와 비교기(40)의 제 2입력단사이에 접속된다. 비교기(40)는 제 1입력단으로 입력되는 신호와 제 2입력단으로 입력되는 신호를 비교하여 그 비교 결과에 상응하는 신호들을 출력한다.
이하 도 1을 참조하여 본 발명의 일 실시예에 따른 비교회로의 동작이 상세히 설명된다. 우선 제 1입력신호(IN)와 제 2입력신호(/IN)는 공통 모드 피드 포워드 바이어스 회로(20) 및 오프 셋 보상회로(30)로 입력된다.
클락신호(CK)가 활성화되는 경우, 스위칭 회로(31)는 제 1입력신호(IN)와 제 2입력신호(/IN)를 커패시터들(C1, C3)로 각각 전송하므로, 커패시터들(C1, C3)의 전위들은 제 1입력신호(IN)와 제 2입력신호(/IN)에 의하여 각각 결정된다.
계속하여 클락신호(CK)가 비활성화되는 경우 스위칭 회로(31)는 오프되고 스위칭 회로(33)는 온되므로 노드(NOD5), 노드(NOD6) 및 노드(NOD7)는 전기적으로 접속된다. 이때 제 1입력신호(IN)의 레벨이 제 2입력신호(/IN)의 레벨보다 큰 경우 레벨 변환기(21)의 트랜지스터(MN3)의 동작이 트랜지스터(MN1)의 동작보다 지배적(dominant)이므로 노드(NOD4)의 신호 레벨은 노드(NOD3)의 신호 레벨보다 낮게된다.
예컨대 노드(NOD4)의 신호 레벨이 접지전압(VSS)레벨로 풀-다운되는 경우 노드(NOD3)의 신호 레벨은 전원전압(VDD)레벨을 유지하게 된다. 이 경우 트랜지스터(MN5)는 노드(NOD3)의 신호에 의하여 턴-온되고, 전류원들(CS5, CS7)은 커패시터들(C1, C3)의 방전 경로를 생성한다. 커패시터들(C1, C3)은 제 1입력신호(IN)와 제 2입력신호(/IN)의 공통 모드 전압 레벨까지 방전된다. 제 1입력신호(IN)의 레벨이 제 2입력신호(/IN)의 레벨보다 작은 경우도 도 1을 참조하면 전류원들(CS5, CS7)은 커패시터들(C1, C3)의 방전 경로를 생성한다.
계속하여 클락신호(CK)가 활성화되는 경우 오프 셋 보상회로(30)는 공통 모드 전압 레벨로부터 차동신호들(IN, /IN)을 트래킹(tracking)하므로 트래킹 시간을 최소화시킬 수 있으므로 커패시터들(C1, C3)에 충전된 신호에 응답하는 비교기(40)의 동작속도는 향상된다.
즉, 공통 모드 피드 포워드 바이어스 회로(20)는 반전 클락신호(/CK)가 활성화되는 경우 차동 입력신호들(IN. /IN)의 동상 레벨을 감지하여 커패시터들(C1, C3)의 모든 충방전에서 동상 레벨의 충방전 만큼을 제거한 나머지 차동 입력신호들에 대한 충방전만을 발생시키므로 오프 셋 보상회로(30)의 안정화 시간을 최소화한다.
본 발명의 실시예에 따른 비교회로는 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 비교회로는 비교회로의 공통 모드 전압을 감지하고, 비교회로에 사용되는 커패시터의 충방전을 위한 전하량을 최소화시켜 비교 성능을 향상시키는 장점이 있다.

Claims (6)

  1. 제 1클락신호에 응답하여 차동 입력 신호들을 차동 출력 신호들로 변환하는 변환회로;
    상기 차동 출력 신호들을 비교하여 그 비교 결과를 출력하는 비교회로; 및
    제 2클락신호 및 상기 차동 입력 신호들에 응답하여 상기 차동 출력 신호들을 바이어싱하는 바이어스회로를 구비하는 것을 특징으로 하는 비교회로.
  2. 제 1항에 있어서, 상기 제 1클락신호와 상기 제 2클락신호는 상보적인 신호인 것을 특징으로 하는 비교회로.
  3. 제 1항에 있어서, 상기 제 2클락신호가 활성화되는 경우 상기 차동 출력 신호들은 상기 차동 출력 신호들의 공통 모드 전압 레벨을 갖는 것을 특징으로 하는 비교회로.
  4. 제 1클락신호에 응답하여 차동 입력 신호들을 차동 출력 신호들로 변환하는 단계;
    상기 차동 출력 신호들을 비교하여 그 비교결과들을 출력하는 단계; 및
    제 2클락신호 및 상기 차동 입력 신호들에 응답하여 상기 차동 출력 신호들을 바이어싱하는 단계를 구비하는 것을 특징으로 하는 신호 비교방법.
  5. 제 4항에 있어서, 상기 제 1클락신호와 상기 제 2클락신호는 상보적인 신호인 것을 특징으로 하는 신호 비교방법.
  6. 제 4항에 있어서, 상기 제 2클락신호가 활성화되는 경우 상기 차동 출력 신호들은 상기 차동 출력 신호들의 공통 모드 전압 레벨을 갖는 것을 특징으로 하는 신호 비교 방법.
KR1020010059019A 2001-09-24 2001-09-24 고속 비교회로 KR100712497B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010059019A KR100712497B1 (ko) 2001-09-24 2001-09-24 고속 비교회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010059019A KR100712497B1 (ko) 2001-09-24 2001-09-24 고속 비교회로

Publications (2)

Publication Number Publication Date
KR20030026038A true KR20030026038A (ko) 2003-03-31
KR100712497B1 KR100712497B1 (ko) 2007-05-02

Family

ID=27725269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010059019A KR100712497B1 (ko) 2001-09-24 2001-09-24 고속 비교회로

Country Status (1)

Country Link
KR (1) KR100712497B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7557633B2 (en) 2004-12-20 2009-07-07 Samsung Electronics Co., Ltd. High speed analog envelope detector

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61123215A (ja) * 1984-11-19 1986-06-11 Nec Corp 比較回路
JP2674369B2 (ja) * 1991-07-24 1997-11-12 日本電気株式会社 Ａ／ｄ変換器
JPH0555918A (ja) * 1991-08-22 1993-03-05 Fujitsu Ltd クランプ回路
JP2001094425A (ja) * 1999-09-22 2001-04-06 Sony Corp チョッパ型コンパレータ及びそれを用いたａ／ｄコンバータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7557633B2 (en) 2004-12-20 2009-07-07 Samsung Electronics Co., Ltd. High speed analog envelope detector

Also Published As

Publication number Publication date
KR100712497B1 (ko) 2007-05-02

Similar Documents

Publication Publication Date Title
US6680656B2 (en) Function generator with adjustable oscillating frequency
US7236016B2 (en) Low voltage comparator
US4710724A (en) Differential CMOS comparator for switched capacitor applications
JPH0757462A (ja) 電荷ポンプ
EP0076733B1 (en) Cmos circuitry for dynamic translation of input signals at ttl levels into corresponding output signals at cmos levels
US4523107A (en) Switched capacitor comparator
JP2577387B2 (ja) 逐次比較型ａｄ変換器
EP0085697A4 (en) HIGH SPEED CMOS COMPARISON.
JPS62250591A (ja) バイアス装置
KR960701515A (ko) 반도체 장치
US4594688A (en) Power supply circuit for flip-flop memory
JPH0234490B2 (ko)
US6480035B1 (en) Phase detector with minimized phase detection error
KR100712497B1 (ko) 고속 비교회로
EP0582289B1 (en) Transistor circuit for holding peak/bottom level of signal
KR20030072527A (ko) 직류-직류 컨버터의 발진기
US6566916B1 (en) Chopper type comparator
US5886550A (en) Integrated circuit built-in type supply power delay circuit
KR20040008636A (ko) 부하구동능력가변형 증폭회로
KR100389997B1 (ko) 아날로그 동기 회로
KR100313512B1 (ko) 파워 온 검출회로
KR100842673B1 (ko) 클럭듀티사이클 검출기능을 구비한 입력데이타 처리회로
KR100234564B1 (ko) 아날로그 지연회로
KR100289385B1 (ko) 지연회로
US6369587B1 (en) Pulse center detection circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100413

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee