KR20030018750A - Method of manufacturing semiconductor device using double exposure - Google Patents
Method of manufacturing semiconductor device using double exposure Download PDFInfo
- Publication number
- KR20030018750A KR20030018750A KR1020010053280A KR20010053280A KR20030018750A KR 20030018750 A KR20030018750 A KR 20030018750A KR 1020010053280 A KR1020010053280 A KR 1020010053280A KR 20010053280 A KR20010053280 A KR 20010053280A KR 20030018750 A KR20030018750 A KR 20030018750A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- cell
- dummy
- exposure
- cell region
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Abstract
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 더미 오픈 마스크를 이용한 이중 노광을 통해 셀 가장자리 패턴의 프로파일 손상을 방지하는 이중 노광을 이용한 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device using a double exposure to prevent damage to the profile of the cell edge pattern through a double exposure using a dummy open mask.
반도체 제조 공정에 있어서, 콘택홀을 포함한 소정 형상의 각종 패턴은 포토리소그라피(Photolithography) 공정을 통해 형성된다. 상기 포토리소그라피 공정은 식각 대상층 상에 포토레지스트를 도포, 노광 및 현상하여 감광막 패턴을 형성하는 제1공정과, 소정 형상의 패턴이 형성되도록 상기 제1공정을 통해 형성된 감광막 패턴을 식각 장벽으로 이용하여 상기 식각 대상층을 식각하는 제2공정을 포함한다.In the semiconductor manufacturing process, various patterns having a predetermined shape including contact holes are formed through a photolithography process. The photolithography process includes a first process of forming a photoresist pattern by applying, exposing and developing a photoresist on an etching target layer, and using the photoresist pattern formed through the first process to form a pattern having a predetermined shape as an etching barrier. And a second process of etching the etching target layer.
그런데, 반도체 소자의 고집적화가 진행되면서 디자인 룰(design rule)이 감소됨에 따라, 기존의 포토리소그라피 공정으로는 셀 영역 전체에 대해 양호한 프로파일(profile)의 셀 패턴들을 형성할 수 없게 된다.However, as the integration of semiconductor devices increases, design rules are reduced, and thus, conventional photolithography processes cannot form cell patterns having good profiles for the entire cell region.
예컨데, 0.18㎛ 이하급의 고해상도 패턴을 기존의 포토리소그라피 공정으로 구현할 경우, 상이한 패턴 밀도로 인하여 셀 가장자리에 배치된 패턴에서 프로파일 불량이 발생하게 된다. 특히, 불량난 패턴은 파티클의 원인이 되어, 제조수율의 감소를 유발하게 된다.For example, when a high resolution pattern of 0.18 μm or less is implemented by a conventional photolithography process, a profile defect occurs in a pattern disposed at a cell edge due to a different pattern density. In particular, the poor pattern is a cause of particles, causing a decrease in production yield.
도 1은 셀 가장자리에서 발생되는 패턴 불량 및 이에 다른 파티클 생성 과정을 설명하기 위한 사진들이다.FIG. 1 is a photograph illustrating a pattern defect generated at a cell edge and another particle generation process.
a 및 b는 노광 및 현상을 통해 형성된 셀 가장자리의 감광막 패턴들 및 이를 이용한 식각의 결과로 얻어진 캐패시터 하부 전극 패턴을 보여주는 사진으로, 셀 가장자리에서 전극 패턴의 크기가 감광막 패턴의 크기 보다 줄어들었음을, 즉, 양호한 프로파일의 전극 패턴이 얻어지지 못했음을 볼 수 있다.a and b are photographs showing the photoresist patterns of the edge of the cell formed through exposure and development, and the capacitor lower electrode pattern obtained as a result of etching using the same, wherein the size of the electrode pattern at the cell edge is smaller than the photoresist pattern. That is, it can be seen that an electrode pattern with a good profile was not obtained.
c는 상기 b의 하부 전극 패턴에 대해 MPS(Meta stable Polysilicon) 공정을실시한 후의 사진으로, 셀 가장자리에서 패턴 불량이 발생되었음을 볼 수 있다.c is a photograph after performing a meta stable polysilicon (MPS) process on the lower electrode pattern of b, and it can be seen that a pattern defect is generated at a cell edge.
d는 c의 결과물에 대해 캐패시터 상부 전극용 폴리실리콘의 증착 후의 사진으로, 패턴 불량에 기인하여 셀 가장자리에서 파티클이 생성되었음을 볼 수 있다.d is a photograph after deposition of polysilicon for the capacitor upper electrode on the resultant of c, and it can be seen that particles are generated at the cell edge due to a pattern defect.
따라서, 0.18㎛ 이하급 고해상도의 패턴을 구현하기 위한 다양한 기술들이 제안되고 있으며, 그 하나의 예로, 셀 외측에 더미 패턴(dummy pattern)을 추가 형성하는 기술을 들 수 있다. 이 기술에 따르면, 셀의 외측에 더미 패턴을 형성시키는 것에 의해 셀 가장자리에 배치된 실제 패턴의 프로파일(profile) 손상을 방지할 수 있다.Therefore, various techniques for realizing a pattern having a high resolution of 0.18 μm or less have been proposed. As one example, a technique of additionally forming a dummy pattern outside the cell may be mentioned. According to this technique, by forming a dummy pattern on the outside of the cell, it is possible to prevent profile damage of the actual pattern disposed at the cell edge.
자세하게, 셀 블럭의 가장자리에 배치되는 실제 패턴은 상이한 패턴 밀도로 인해 프로파일 손상이 발생된다. 그런데, 셀의 외측에 셀 패턴의 형상대로 더미 패턴을 함께 형성시킬 경우, 상이한 패턴 밀도에 기인하는 패턴 프로파일의 손상은 더미 패턴이 받게 되며, 그래서, 셀의 가장자리에 배치되는 실제 패턴은 프로파일 손상을 받지 않게 된다.In detail, the actual pattern disposed at the edge of the cell block causes profile damage due to the different pattern density. However, when the dummy pattern is formed together in the shape of the cell pattern on the outside of the cell, the damage of the pattern of the pattern due to the different pattern densities is received by the dummy pattern, so that the actual pattern disposed at the edge of the cell is responsible for the damage of the profile. You will not receive.
그러므로, 패턴 프로파일의 안정화를 위해 셀의 외측에 더미 패턴을 구비시키는 방법은 고해상도의 패턴을 구현하는데 매우 유용하게 이용될 수 있다.Therefore, the method of including a dummy pattern on the outside of the cell for stabilization of the pattern profile can be very useful for implementing a high resolution pattern.
그러나, 셀의 외측에 더미 패턴을 구비시키는 방법은 그 자체로는 매우 유용하지만, 칩 크기가 점점 작아짐에 따라 더미 패턴의 형성에 제약을 받게 되므로, 그 이용에 어려움이 있다.However, the method of providing a dummy pattern on the outside of the cell is very useful in itself, but as the chip size becomes smaller, the formation of the dummy pattern is restricted, which makes it difficult to use.
자세하게, 전술한 더미 패턴의 형성은 셀의 가장자리 배치된 실제 패턴의 프로파일 손상을 방지하는데 매우 유용하며, 그 수가 많을수록 양호한 프로파일의 실제 패턴을 얻을 수 있다. 그런데, 고집적화를 위해서는 칩 크기를 줄여야 하기 때문에, 충분한 수의 더미 패턴을 형성할 수 없게 되거나, 혹은, 더미 패턴의 형성 자체가 어려워지게 된다.In detail, the formation of the dummy pattern described above is very useful for preventing the profile damage of the actual pattern disposed at the edge of the cell, and the larger the number, the more the actual pattern of the good profile can be obtained. However, since the chip size must be reduced for high integration, a sufficient number of dummy patterns cannot be formed, or the formation of the dummy patterns becomes difficult.
한편, 칩 크기의 감소를 위해, 더미 패턴의 형성을 감소, 또는, 생략할 수도 있으나, 이 경우에는 전술한 바와 같이 셀의 가장자리에서 양호한 프로파일의 패턴을 얻을 수 없는 바, 더 큰 문제가 초래하게 된다.On the other hand, in order to reduce the chip size, the formation of the dummy pattern may be reduced or omitted, but in this case, as described above, a pattern of a good profile cannot be obtained at the edge of the cell, thereby causing a greater problem. do.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 셀 가장자리 패턴의 프로파일 손상을 방지하면서 칩 크기의 감소에 따른 더미 패턴의 형성의 제약을 극복할 수 있는 이중 노광을 이용한 반도체 소자의 제조방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and prevents the damage of the profile of the cell edge pattern while overcoming the limitation of the formation of the dummy pattern due to the reduction of the chip size. The purpose is to provide a manufacturing method.
도 1은 셀 가장자리에서의 패턴 불량 발생 및 파티클 생성 과정을 설명하기 위한 사진.1 is a photograph for explaining a pattern defect generation and particle generation process at the cell edge.
도 2는 종래의 캐패시터 제조용 노광 마스크를 도시한 도면.2 is a view showing an exposure mask for manufacturing a conventional capacitor.
도 3은 본 발명의 캐피시터 제조용 노광 마스크를 도시한 도면.3 shows an exposure mask for manufacturing a capacitor of the present invention.
도 4는 본 발명의 더미 오픈 마스크를 도시한 도면.4 illustrates a dummy open mask of the present invention.
도 5는 더미 패턴의 유무에 따른 셀 가장자리의 셀 패턴을 보여주는 사진.5 is a photo showing a cell pattern of the cell edge with or without a dummy pattern.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1 : 셀 패턴 1a : 더미 패턴1: cell pattern 1a: dummy pattern
2 : 셀 영역 4 : 더미 셀 영역2: cell area 4: dummy cell area
20 : 노광 마스크 30 : 더미 오픈 마스크20: exposure mask 30: dummy open mask
상기와 같은 목적을 달성하기 위한 본 발명의 이중 노광을 이용한 반도체 소자의 제조방법은, 상면에 식각 대상층이 형성되고, 상기 식각 대상층 상에는 감광막이 도포된 반도체 기판을 제공하는 단계; 상기 감광막을 셀 영역 및 그 외측의 더미 셀 영역을 포함한 마스크 패턴을 갖는 노광 마스크를 이용하여 1차 노광하는 단계; 상기 노광된 감광막을 상기 더미 셀 영역만을 오픈시키는 더미 오픈 마스크를 이용하여 2차 노광하는 단계; 및 상기 2차 노광된 감광막을 현상하고, 현상된 감광막을 이용한 식각 대상층의 식각으로, 셀 영역에만 셀 패턴을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device using double exposure, the method including: forming an etching target layer on an upper surface thereof, and providing a semiconductor substrate coated with a photosensitive film on the etching target layer; Firstly exposing the photosensitive film using an exposure mask having a mask pattern including a cell region and a dummy cell region outside the cell region; Second exposure of the exposed photoresist using a dummy open mask that opens only the dummy cell region; And developing the second exposed photoresist and forming a cell pattern only in the cell region by etching the etching target layer using the developed photoresist.
본 발명에 따르면, 더미 셀을 포함한 노광 마스크로 1차 노광을 수행한 후에 더미 셀만을 노출시키는 더미 오픈 마스크로 2차 노광을 수행하기 때문에, 셀 가장자리 패턴의 프로파일 손상을 방지할 수 있다.According to the present invention, since the second exposure is performed with the dummy open mask exposing only the dummy cells after performing the first exposure with the exposure mask including the dummy cells, it is possible to prevent the profile of the cell edge pattern from being damaged.
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2 내지 도 4는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 도면들로서, 도 2는 종래의 캐패시터 제조용 노광 마스크의 셀 블럭을, 도 3은 본 발명의 캐패시터 제조용 노광 마스크의 셀 블럭을, 그리고, 도 4는 본 발명의 더미 오픈 마스크의 셀 블럭을 각각 도시한 도면들이다.2 to 4 are views for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention, Figure 2 is a cell block of the conventional exposure mask for capacitor manufacturing, Figure 3 is a exposure mask for capacitor manufacturing of the present invention 4 shows a cell block and a cell block of the dummy open mask of the present invention.
도 2 및 도 3을 참조하면, 본 발명의 캐패시터 제조용 노광 마스크(20)는 셀 영역(2)에 대한 마스크 패턴만을 갖는 종래의 캐패시터 제조용 노광 마스크(10)와는 달리, 상기 셀 영역(2)은 물론 그 외측의 더미 셀 영역(4)에 대한 마스크 패턴을 더 포함하여 구성된다.Referring to FIGS. 2 and 3, the capacitor manufacturing exposure mask 20 of the present invention is different from the conventional capacitor manufacturing exposure mask 10 having only a mask pattern for the cell region 2. Of course, it further comprises a mask pattern for the outer dummy cell region (4).
도 5를 참조하면, 볼 발명의 더미 오픈 마스크(30)는 셀 영역은 차광시키되, 단지, 더미 셀 영역만을 오픈시킨 구조로 이루어진다. 여기서, 상기 차광 영역과 투광 영역은 크롬과 같은 비투과성막의 형성을 통해 형성될 수 있다.Referring to FIG. 5, the dummy open mask 30 according to the present invention has a structure in which a cell region is shielded from light, but only a dummy cell region is opened. The light blocking area and the light transmitting area may be formed by forming a non-transmissive film such as chromium.
이와 같은 본 발명의 노광 마스크들(20, 30)을 이용한 캐패시터 제조방법을 간략하게 설명하면 다음과 같다.The capacitor manufacturing method using the exposure masks 20 and 30 of the present invention will be briefly described as follows.
먼저, 반도체 기판 상에 식각 대상층, 예컨데, 캐패시터 전극용 폴리실리콘막을 형성한 상태에서, 상기 폴리실리콘막 상에 감광막을 도포한다. 그런다음, 상기 반도체 기판을 노광 장비인 스테퍼 내에 로딩시킨 상태에서, 본 발명의 캐패시터 제조용 노광 마스크(20)를 이용하여 상기 감광막에 대한 1차 노광을 수행하고, 연이어, 상기 기판을 언로딩함이 없이 본 발명의 더미 오픈 마스크(30)를 이용하여 상기 1차 노광된 감광막을 2차 노광한다.First, a photosensitive film is coated on the polysilicon film in a state in which an etching target layer, for example, a polysilicon film for capacitor electrodes is formed on a semiconductor substrate. Then, in the state where the semiconductor substrate is loaded into a stepper which is an exposure equipment, the first exposure to the photosensitive film is performed using the exposure mask 20 for manufacturing a capacitor of the present invention, and subsequently, the unloading of the substrate is performed. Without using the dummy open mask 30 of the present invention, the first exposed photosensitive film is secondly exposed.
이후, 이중 노광된 감광막에 대한 현상을 통해 셀 영역에만 감광막 패턴을 형성하고, 이러한 감광막 패턴을 이용한 식각 대상층의 식각을 통해 캐패시터 하부 전극을 형성한다.Subsequently, a photoresist pattern is formed only in the cell region through development of the double exposed photoresist layer, and a capacitor lower electrode is formed by etching the etching target layer using the photoresist pattern.
여기서, 셀 영역(2)에 형성되는 셀 패턴들에 있어서, 셀 가장자리에 배치되는 셀 패턴(1)은 상기 1차 노광시에 셀 영역(2)은 물론, 더미 셀 영역(4)에 대해서도 함께 노광이 이루어지는 바, 그 프로파일의 손상이 방지된다. 또한, 칩 크기의 감소 측면에서 더미 셀의 형성은 제약을 받게 되지만, 전술한 바와 같이, 더미 오픈 마스크(30)를 이용한 2차 노광을 수행하면, 1차 노광에 의해 더미 셀 영역(4)에 형성될 수 있는 더미 패턴(1a)이 노광되므로, 더미 셀 영역(4)에는 어떠한 더미 패턴도 형성되지 않게 된다.Here, in the cell patterns formed in the cell region 2, the cell pattern 1 disposed at the edge of the cell together with the dummy cell region 4 as well as the cell region 2 during the first exposure. Exposure takes place and the damage of the profile is prevented. In addition, although the formation of the dummy cell is restricted in terms of reducing the chip size, as described above, when the secondary exposure using the dummy open mask 30 is performed, the dummy cell area 4 is subjected to the primary exposure. Since the dummy pattern 1a which can be formed is exposed, no dummy pattern is formed in the dummy cell region 4.
결과적으로, 본 발명의 노광 마스크들을 이용하여 노광 공정을 수행하게 되면, 셀 가장자리에서 비정상적인 패턴이 형성되는 것을 제어할 수 있게 되고, 또한, 더미 패턴의 생략을 통해 칩 크기를 최대한 줄일 수 있게 된다.As a result, when the exposure process is performed using the exposure masks of the present invention, it is possible to control the formation of an abnormal pattern at the edge of the cell, and to reduce the chip size as much as possible by omitting the dummy pattern.
특히, 본 발명의 노광 마스크에서 더미 셀 영역(4)에 더 많은 더미 패턴(1a)을 넣어 줄 경우, 1차 노광시에 셀 가장자리에 배치되는 셀 패턴(1)의 프로파일을보다 개선시킬 수 있게 된다.In particular, when more dummy patterns 1a are put in the dummy cell regions 4 in the exposure mask of the present invention, the profile of the cell patterns 1 disposed at the edges of the cells during the first exposure can be improved. do.
도 5는 더미 패턴의 유무에 따른 셀 패턴의 형태를 보여주는 사진으로서, 좌측의 사진은 더미 패턴없이 셀 가장자리에 형성된 셀 패턴을, 그리고, 우측의 사진은 더미 패턴을 형성한 경우에서의 셀 가장자리에 형성된 셀 패턴을 보여주는 사진이다.5 is a photograph showing the shape of a cell pattern according to the presence or absence of a dummy pattern. The photo on the left shows the cell pattern formed at the cell edge without the dummy pattern, and the photo on the right shows the cell pattern when the dummy pattern is formed. Photo shows the formed cell pattern.
보여지는 바와 같이, 더미 패턴(1a)없이 셀 패턴(1)만을 형성한 경우, 셀 가장자리의 셀 패턴(1)은 비정상적으로 커지거나 작아진 상태로 형성되는 반면, 더미 패턴(1a)이 있는 경우에는 정상적으로 셀 패턴(1)이 형성되었음을 볼 수 있다.As shown, in the case where only the cell pattern 1 is formed without the dummy pattern 1a, the cell pattern 1 at the edge of the cell is formed to be abnormally large or small while the dummy pattern 1a is present. It can be seen that the cell pattern 1 is formed normally.
이상에서와 같이, 본 발명은 더미 셀을 포함한 노광 마스크로 1차 노광을 수행하고, 연이어, 더미 셀만을 노출시키는 더미 오픈 마스크로 2차 노광을 수행함으로써, 셀 가장자리 패턴의 프로파일 손상을 방지할 수 있으며, 아울러, 셀 패턴의 외측에 더미 셀의 형성을 생략하는 바, 칩 크기의 감소에 따른 더미 셀 형성의 제약을 극복할 수 있다.As described above, the present invention can prevent the damage of the profile of the cell edge pattern by performing the primary exposure with the exposure mask including the dummy cell, followed by the secondary exposure with the dummy open mask exposing only the dummy cell. In addition, since the formation of the dummy cell outside the cell pattern is omitted, the limitation of the dummy cell formation due to the reduction of the chip size may be overcome.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010053280A KR20030018750A (en) | 2001-08-31 | 2001-08-31 | Method of manufacturing semiconductor device using double exposure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010053280A KR20030018750A (en) | 2001-08-31 | 2001-08-31 | Method of manufacturing semiconductor device using double exposure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030018750A true KR20030018750A (en) | 2003-03-06 |
Family
ID=27721855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010053280A KR20030018750A (en) | 2001-08-31 | 2001-08-31 | Method of manufacturing semiconductor device using double exposure |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030018750A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040022000A (en) * | 2002-09-06 | 2004-03-11 | 삼성전자주식회사 | A method for fabricating of photoresist pattern |
| KR100741912B1 (en) * | 2005-12-29 | 2007-07-24 | 동부일렉트로닉스 주식회사 | Method for Forming Fine Photoresist Pattern in Semiconductor Device by Using Double Exposure |
| KR101120167B1 (en) * | 2006-06-27 | 2012-02-27 | 주식회사 하이닉스반도체 | Method for forming fine pattern of semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05190791A (en) * | 1992-01-09 | 1993-07-30 | Fujitsu Ltd | Semiconductor device |
| KR19980026390A (en) * | 1996-10-09 | 1998-07-15 | 김영환 | Photomask for Forming Charge Storage Electrode |
| KR19990036591A (en) * | 1997-10-20 | 1999-05-25 | 아끼구사 나오유끼 | Manufacturing Method of Semiconductor Device |
| JPH11214280A (en) * | 1998-01-20 | 1999-08-06 | Nec Corp | Pattern formation |
| KR20010044890A (en) * | 1999-11-01 | 2001-06-05 | 박종섭 | Photo-mask pattern |
-
2001
- 2001-08-31 KR KR1020010053280A patent/KR20030018750A/en not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05190791A (en) * | 1992-01-09 | 1993-07-30 | Fujitsu Ltd | Semiconductor device |
| KR19980026390A (en) * | 1996-10-09 | 1998-07-15 | 김영환 | Photomask for Forming Charge Storage Electrode |
| KR19990036591A (en) * | 1997-10-20 | 1999-05-25 | 아끼구사 나오유끼 | Manufacturing Method of Semiconductor Device |
| JPH11214280A (en) * | 1998-01-20 | 1999-08-06 | Nec Corp | Pattern formation |
| KR20010044890A (en) * | 1999-11-01 | 2001-06-05 | 박종섭 | Photo-mask pattern |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040022000A (en) * | 2002-09-06 | 2004-03-11 | 삼성전자주식회사 | A method for fabricating of photoresist pattern |
| KR100741912B1 (en) * | 2005-12-29 | 2007-07-24 | 동부일렉트로닉스 주식회사 | Method for Forming Fine Photoresist Pattern in Semiconductor Device by Using Double Exposure |
| KR101120167B1 (en) * | 2006-06-27 | 2012-02-27 | 주식회사 하이닉스반도체 | Method for forming fine pattern of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7368226B2 (en) | Method for forming fine patterns of semiconductor device | |
| US20080268381A1 (en) | Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold | |
| KR20140134590A (en) | Method to define multiple layer patterns using a single exposure | |
| US6072242A (en) | Contact structure of semiconductor memory device for reducing contact related defect and contact resistance and method for forming the same | |
| JP3522470B2 (en) | Method for manufacturing semiconductor device | |
| KR100415088B1 (en) | method for fabricating semiconductor device | |
| US5888678A (en) | Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate | |
| JP2001188337A (en) | Method for forming photomask and method for manufacturing semiconductor device | |
| US5879839A (en) | Photomask having a half-tone type phase shift material and chrome pattern on a transparent substrate | |
| US20040072438A1 (en) | Method for defining alignment marks in a semiconductor wafer | |
| KR20030018750A (en) | Method of manufacturing semiconductor device using double exposure | |
| KR20030056499A (en) | Mask for Forming Minute Pattern | |
| EP0030117B1 (en) | Method of forming an opening in a negative resist film | |
| KR19990031075A (en) | Method for forming contact hole in semiconductor device | |
| KR20050101604A (en) | Method for manufacturing semiconductor device | |
| KR100290588B1 (en) | Method for forming conductive film pattern in semiconductor device | |
| US6861176B2 (en) | Hole forming by cross-shape image exposure | |
| US6762001B2 (en) | Method of fabricating an exposure mask for semiconductor manufacture | |
| KR100586531B1 (en) | Method for settlement of etching time of pattern by pattern density | |
| US20040209196A1 (en) | [microlithographic process] | |
| KR100505421B1 (en) | method for forming pattern of semiconductor device | |
| KR100597765B1 (en) | Method for fabricating semiconductor device | |
| KR100424176B1 (en) | Exposure mask for semiconductor manufacture | |
| KR100358161B1 (en) | Method for manufacturing semiconductor device | |
| KR20030092569A (en) | Method for manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |