KR100358161B1 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- KR100358161B1 KR100358161B1 KR1019950050894A KR19950050894A KR100358161B1 KR 100358161 B1 KR100358161 B1 KR 100358161B1 KR 1019950050894 A KR1019950050894 A KR 1019950050894A KR 19950050894 A KR19950050894 A KR 19950050894A KR 100358161 B1 KR100358161 B1 KR 100358161B1
- Authority
- KR
- South Korea
- Prior art keywords
- water
- film
- etching
- etching target
- soluble material
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 47
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000002195 soluble material Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 34
- 239000000126 substance Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
본 발명은 반도체 기술에 관한 것으로, 특히 감광막 패턴을 이용한 선택식각 시 패턴의 균일도를 향상시킨 반도체 소자 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor technology, and more particularly, to a method of manufacturing a semiconductor device having improved uniformity of a pattern during selective etching using a photosensitive film pattern.
일반적으로 감광막 패턴 형성 시 종래기술에서는 식각하고자 하는 필름이 네가티브 프로파일을 형성하고 있는 경우, 네가티브 프로파일 하부의 감광막에 조사되는 빛이 필름 때문에 차단되어 현상 후에도 감광막이 남게 된다.In general, when the film to be etched forms a negative profile in the prior art when forming the photoresist pattern, light irradiated to the photoresist under the negative profile is blocked because of the film, so that the photoresist film remains after development.
제1도는 종래기술에 따른 감광막 패턴 형성 방법을 도시한 도면이다.1 is a view showing a photosensitive film pattern forming method according to the prior art.
종래기술에서는 먼저, 소정의 하부공정이 완료된 반도체 기판(11)상부에 하부 패턴층(12)을 형성한 후 하부 패턴층(12) 상부에 식각대상막(13)을 형성한다. 이때, 식각대상막(13)은 네가티브 프로파일을 갖는다.In the related art, first, the lower pattern layer 12 is formed on the semiconductor substrate 11 on which the predetermined lower process is completed, and then the etching target layer 13 is formed on the lower pattern layer 12. In this case, the etching target layer 13 has a negative profile.
다음으로, 식각대상막(13)상부에 감광막(14)을 도포하고, 사진식각공정을 수행하여 원하는 감광막(14) 패턴을 형성한다.Next, the photoresist 14 is coated on the etching target layer 13, and a photolithography process is performed to form a desired photoresist 14 pattern.
그러나, 상기한 바와 같은 종래의 방법은 식각대상막(13)이 네가티브 프로 파일을 형성하고 있는 경우에는, 네가티브 프로파일의 하부 에지부분의 감광막(14)에는 식각대상막(13)에 의해 빛이 조사되지 않고 차단된다.However, in the conventional method as described above, when the etching target film 13 forms a negative profile, light is irradiated to the photosensitive film 14 at the lower edge portion of the negative profile by the etching target film 13. It is not blocked.
따라서, 네가티브 프로파일의 하부 에지부분의 감광막(14)은 빛이 조사되지 않았기 때문에, 현상공정을 수행한 후에도는 그대로 남아있는 스컴(15) 현상이 발생하게 된다.Therefore, since the photosensitive film 14 of the lower edge portion of the negative profile is not irradiated with light, the scum 15 phenomenon that remains as it is even after the developing process is generated.
이로 인하여 감광막(14) 패턴을 이용하여 식각대상막(13)을 패터닝하는 경우, 남아있는 감광막 패턴의 스컴(15)이 배리어 역할을 하여 막이 남게 되어 패턴브리지를 유발시키는 문제점이 있었다.Therefore, when the etching target layer 13 is patterned by using the photoresist layer 14 pattern, the scum 15 of the remaining photoresist layer serves as a barrier, leaving a film and causing a pattern bridge.
또한, 국부적으로 토폴로지가 큰 경우에 있어서도 마찬가지의 문제점이 발생하게 된다.The same problem also occurs when the topology is large locally.
즉, 제2도에 도시된 바와같이 하부 패턴층(22)이 형성된 실리콘 기판(21) 상에 식각대상막(23)을 형성한다. 이때, 식각대상막(23)은 국부적으로 커다란 포톨로지를 갖는다.That is, as shown in FIG. 2, the etching target layer 23 is formed on the silicon substrate 21 on which the lower pattern layer 22 is formed. At this time, the etching target layer 23 has a locally large portology.
이어서, 식각대상막(23)상에 감광막(24)을 도포하고, 노광 및 현상공정을 수행하면, 심한 포톨로지 차에 의하여 감광막(24)이 완전히 제거되지 않고 남아있는 스컴(25) 현상이 발생되거나, 또는 감광막(24)의 벌크 효과(bulk effect)에 의해 감광막(24) 패턴의 선폭(CD)차가 발생하게 된다.Subsequently, when the photoresist film 24 is applied on the etching target film 23, and the exposure and development processes are performed, scum 25 phenomenon occurs in which the photoresist film 24 is not completely removed due to a severe portology difference. Or a bulk effect of the photoresist layer 24 causes a difference in the line width CD of the pattern of the photoresist layer 24.
이로 인하여, 이 감광막(24) 패턴을 식각 마스크로 하여 식각대상막(23)을 선택식각하면 감광막 패턴의 스컴(25)이 배리어 역할을 하여 콘택홀의 오픈 불량이 발생되고, 라인의 경우 브리지를 유발시키는 문제점이 있었다.For this reason, when the etching target layer 23 is selectively etched using the photoresist layer 24 as an etch mask, the scum 25 of the photoresist layer acts as a barrier, causing open defects in contact holes, and in the case of lines, causing bridge There was a problem letting.
본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로써, 감광막의 스컴 발생에 따른 패턴간의 브릿지를 방지할 수 있고, 균일한 패턴을 형성할 수 있는 반도체 소자 제조 방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the problems described above, and can provide a method of manufacturing a semiconductor device capable of preventing a bridge between patterns caused by scum of a photosensitive film and forming a uniform pattern. There is this.
상기 목적을 달성하기 위한 본 발명은, 소정의 하부공정이 완료된 반도체 기판 상부에 네가티브 프로파일을 갖는 식각대상막을 형성하는 제1 단계; 상기 식각대상막 상부에 수용성 물질을 형성하는 제2 단계; 상기 수용성 물질 상부에 감광막 패턴을 형성하는 제3 단계; 및 상기 감광막 패턴을 식각 마스크로 하여 상기 식각대상막을 선택식각하는 제4 단계를 포함하여 이루어진다.The present invention for achieving the above object, a first step of forming an etching target film having a negative profile on the semiconductor substrate is a predetermined lower process is completed; Forming a water-soluble material on the etching target layer; Forming a photoresist pattern on the water-soluble material; And a fourth step of selectively etching the etching target layer using the photoresist pattern as an etching mask.
또한, 본 발명은 소정의 하부공정이 완료된 반도체 기판 상부에 소정의 패턴을 형성하는 제1 단계; 상기 제1 단계가 완료된 전체 구조 상부에 식각대상막을 형성하는 제2 단계; 상기 식각대상막 상부에 수용성 물질을 형성하는 제3 단계; 및 상기 수용성 물질을 식각마스크로 하여 노출된 상기 식각대상막을 에치백하는 제4 단계를 포함하여 이루어진다.In addition, the present invention includes a first step of forming a predetermined pattern on the semiconductor substrate, the predetermined lower process is completed; A second step of forming an etching target layer on the entire structure where the first step is completed; Forming a water-soluble material on the etch target layer; And a fourth step of etching back the exposed target etching film using the water-soluble material as an etching mask.
이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.DETAILED DESCRIPTION Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제3도(A) 내지 제3도(E)는 본 발명의 일실시예에 따른 반도체 소자제조 공정도를 도시한 도면이다.3A to 3E are diagrams illustrating a semiconductor device manufacturing process diagram according to an embodiment of the present invention.
본 발명은 먼저, 제3도(A)에 도시된 바와 같이 소정의 하부공정이 완료된 반도체 기판(31)상부에 하부 패턴층(32)을 형성한 후 전체 구조 상부에 네가티브 프로파일을 갖는 식각대상막(33)을 증착한다.First, as shown in FIG. 3A, a lower pattern layer 32 is formed on a semiconductor substrate 31 on which a predetermined lower process is completed, and then an etching target layer having a negative profile on the entire structure. (33) is deposited.
다음으로, 제3도(B)에 도시된 바와 같이 식각대상막(33)상부에 버퍼 케미칼(buffer chemical)로서 비반사막인 수용성물질(36)을 도포한다.Next, as shown in FIG. 3B, a water-soluble material 36, which is a non-reflective film, is applied as a buffer chemical on the etching target film 33.
다음으로, 제3도(C)에 도시된 바와 같이 수용성 물질(36)상에 감광막(34)을 도포한 후 포토 마스크(37)를 사용하여 빛(38)에 감광막(35)을 노광시키게 되면, 제3도(D)에 도시된 바와 같이 감광막(34)은 빛(38)에 의해 노광된 부분(34a)과 노광되지 않은 부분(34b)으로 나뉘어진다.Next, as shown in FIG. 3C, after the photosensitive film 34 is coated on the water-soluble material 36, the photosensitive film 35 is exposed to the light 38 using the photomask 37. As shown in FIG. 3D, the photosensitive film 34 is divided into a portion 34a exposed by the light 38 and an unexposed portion 34b.
다음으로, 제3도(E)에 도시된 바와 같이 현상공정을 수행하게 되는데, 이때 감광막(34)중 빛(38)에 의해 노광되지 않은 부분(34b)은 제거되지 않고 남아있게된다.Next, as shown in FIG. 3E, a developing process is performed. At this time, the portion 34b of the photosensitive film 34 which is not exposed by the light 38 remains without being removed.
또한, 감광막(34)의 노광 및 현상공정을 수행할 때, 식각대상막(33)이 네가티브 프로파일을 갖더라도 이 네가티브 프로파일에 수용성 물질이 채워지게 된다.In addition, when performing the exposure and development process of the photosensitive film 34, even if the etching target film 33 has a negative profile, the water-soluble material is filled in the negative profile.
따라서, 상기의 노광공정 시 네가티브 프로파일에 의해 식각대상막(33)의 하부 에지부분에는 빛(38)이 조사되지 않지만, 현상공정 시 사용되는 물에 의해 그 상부의 수용성 물질(36)이 완전히 제거된다.Accordingly, although the light 38 is not irradiated to the lower edge portion of the etching target layer 33 by the negative profile during the exposure process, the water-soluble substance 36 thereon is completely removed by the water used during the developing process. do.
그러므로, 식각대상막(33)의 네가티브 하부 에지의 빛이 조사되지 않은 감광막(34)도 수용성 물질의 제거에 따라 완전히 제거되어 종래와 같은 감광막 패턴의 스컴 현상은 발생되지 않는다.Therefore, the photosensitive film 34 to which the light of the negative lower edge of the etching target film 33 is not irradiated is also completely removed as the water-soluble material is removed, so that the scum phenomenon of the conventional photosensitive film pattern does not occur.
따라서, 감광막(34)을 식각마스크로 하여 식각대상막(33)을 패터닝하면 네가티브 프로파일에 기인한 스트링거를 방지하여 브리지가 발생되지 않는 원하는 식각대상막(33)의 패턴을 얻게 된다.Accordingly, when the etching target layer 33 is patterned using the photoresist layer 34 as an etching mask, a stringer resulting from the negative profile is prevented to obtain a desired pattern of the etching target layer 33 in which no bridge is generated.
제4도(A) 내지 제4도(E)는 본 발명의 다른 실시에에 따른 반도체 소자 제조 공정도를 도시한 도면이다.4A to 4E are diagrams illustrating a process for manufacturing a semiconductor device according to another embodiment of the present invention.
먼저, 제4도(A)에 도시된 바와 같이 소정의 하부 공정이 완료된 반도체 기판(41)상부에 하부 패턴층(42)을 형성한 후 전체 구조 상부에 식각대상막(43)을 증착한다. 이때, 식각대상막(43)은 국부적으로 커다란 토폴로지를 갖는다.First, as shown in FIG. 4A, the lower pattern layer 42 is formed on the semiconductor substrate 41 on which the predetermined lower process is completed, and then the etching target layer 43 is deposited on the entire structure. At this time, the etching target layer 43 has a locally large topology.
다음으로, 제4도(B)에 도시된 바와 같이 식각대상막(43)상부에 버퍼 케미칼(buffer chemical)로서 비반사막인 수용성물질(46)을 도포한다. 이때, 수용성 물질(46)은 높은 점도(VISCOSITY)를 갖는 수용성 물질이다.Next, as shown in FIG. 4B, a water-soluble material 46, which is a non-reflective film, is applied as a buffer chemical on the etching target film 43. At this time, the water-soluble material 46 is a water-soluble material having a high viscosity (VISCOSITY).
다음으로, 제4도(C)에 도시된 바와 같이 수용성 물질(46)상에 감광막(44)을 도포한 후 포토 마스크(47)를 사용하여 빛(48)에 감광막(44)을 노광시키면, 제 4도(D)에 도시된 바와 같이 감광막(44)은 빛(48)에 의해 노광된 부분(44a)과 노광되지 않은 부분(44b)으로 나뉘어진다.Next, as shown in FIG. 4C, when the photosensitive film 44 is applied onto the water-soluble material 46, the photosensitive film 44 is exposed to the light 48 using the photomask 47. As shown in FIG. 4D, the photosensitive film 44 is divided into a portion 44a exposed by the light 48 and an unexposed portion 44b.
상기와 같은 노광공정을 수행한 후 현상공정을 수행하면 제4도(E)에 도시된 바와 같이 감광막(44)중 빛(48)에 의해 노광되지 않은 부분(44b)은 제거되지 않고 남아있게 된다.When the developing process is performed after the exposure process as described above, as shown in FIG. 4E, the portion 44b of the photosensitive film 44 that is not exposed by the light 48 remains without being removed. .
이때, 감광막(44)의 노광 및 현상공정을 수행할 때, 식각대상막(43)이 커다란 국부적인 토폴로지를 갖는 경우에도, 단차가 낮은 부분에 수용성 물질이 채워지게 되므로, 감광막의 벌크 효과를 최소화시켜 줄 수 있다.At this time, when performing the exposure and development process of the photosensitive film 44, even if the etching target film 43 has a large local topology, the water-soluble material is filled in the low step portion, thereby minimizing the bulk effect of the photosensitive film I can let you.
따라서, 상기의 노광공정 시 식각대상막(43)의 하부 에지부분에는 빛(48)이 조사되지 않더라도, 현상공정 시 사용되는 물질에 의해 그 상부의 수용성 물질(46)이 완전히 제거되며, 패터닝하고자 하는 막이 커다란 토폴로지를 갖는 경우에도, 상기 종래기술에서와 같은 감광막 패턴의 스컴 현상은 발생되지 않는다.Therefore, even though the light 48 is not irradiated to the lower edge portion of the etching target layer 43 during the exposure process, the water-soluble substance 46 thereon is completely removed and patterned by the material used in the developing process. Even when the film has a large topology, the scum phenomenon of the photosensitive film pattern as in the conventional art does not occur.
다음으로, 감광막(44)을 마스크로 하여 그 하부의 막(43)을 패터닝하면 브리지가 발생되지 않는 소정의 하부 막(43)의 패턴을 얻게 된다.Next, by patterning the lower film 43 using the photosensitive film 44 as a mask, a pattern of a predetermined lower film 43 in which no bridge is generated is obtained.
제5도(A) 내지 제5도(C)는 본 발명의 또 다른 실시예에 따른 반도체 소자의 감괌막 패턴 형성 방법을 도시한 도면이다.5A to 5C illustrate a method of forming a gamma film pattern of a semiconductor device according to another exemplary embodiment of the present invention.
먼저, 제5도(A)에 도시된 바와 같이 소정의 하부 공정이 완료된 반도체 기판(51) 상부에 하부 패턴층(52)을 형성한 후 전체 구조 상부에 층간절연막(53)을증착한다. 이때, 층간절연막(53)은 하부 패턴층(52)에 의해 커다란 국부적인 토폴로지를 갖는다.First, as shown in FIG. 5A, a lower pattern layer 52 is formed on a semiconductor substrate 51 on which a predetermined lower process is completed, and then an interlayer insulating film 53 is deposited on the entire structure. At this time, the interlayer insulating film 53 has a large local topology by the lower pattern layer 52.
다음으로, 제5도(B)에 도시된 바와 같이 전체 구조 상부에 버퍼 케미칼(buffer chemical)로서 점도가 낮은 수용성 물질(56)을 도포한다.Next, as shown in FIG. 5B, a water-soluble substance 56 having a low viscosity as a buffer chemical is applied to the entire structure.
다음으로, 제5도(C)에 도시된 바와 같이 수용성 물질(56)을 배리어 물질로 하여 층간절연막(53)을 에치백 공정을 수행한 후 잔류된 수용성 물질을 제거한다.Next, as shown in FIG. 5C, the water-soluble material 56 is used as a barrier material, and the interlayer insulating layer 53 is etched back to remove residual water-soluble materials.
상기한 바와 같은 본 발명에 따르면, 다음과 같은 효과를 얻을 수 있다.According to the present invention as described above, the following effects can be obtained.
첫째, 패터닝하고자 하는 막이 네가티브 프로파일로 증착된 경우에는 수용성 물질을 이용하여 네가티브 프로파일을 갖는 막의 하부 에지부분에 감광막 패턴의 스컴의 발생을 방지할 수 있으므로, 이에 따라 스트링거 발생에 의한 패턴 브리지의 발생을 방지할 수 있는 효과가 있다.First, when the film to be patterned is deposited with a negative profile, it is possible to prevent the occurrence of scum of the photoresist pattern on the lower edge portion of the film having a negative profile by using a water-soluble material. There is an effect that can be prevented.
둘째, 패터닝하고자 하는 막이 커다란 토폴로지를 갖는 경우에는 수용성 물질을 이용하여 감광막의 벌크 효과를 최소화할 수 있으므로, 패터닝막은 균일한 CD 를 얻을 수 있는 효과가 있다.Second, when the film to be patterned has a large topology, the bulk effect of the photosensitive film can be minimized by using a water-soluble material, so that the patterning film has an effect of obtaining a uniform CD.
셋째, 수용성 물질로서 저점도를 갖는 물질을 사용하여 평탄화공정을 수행 함으로써, 마스크 작업이 용이하고, CD 가 개선되어 제품의 신뢰성 및 품질을 향상시킬 수 있는 효과가 있다.Third, by performing the planarization process using a material having a low viscosity as a water-soluble material, the mask operation is easy, and the CD is improved, thereby improving the reliability and quality of the product.
제1도는 종래기술에 따른 감광막 패턴을 이용한 반도체 소자 제조 공정도.1 is a semiconductor device manufacturing process using the photosensitive film pattern according to the prior art.
제2도는 종래기술에 따른 식각대상막이 국부적으로 큰 포톨로지를 갖는 경우에 있어서의 반도체 소자 제조 공정도.2 is a semiconductor device manufacturing process chart in the case where the etching target film according to the prior art has a locally large portology.
제3도(A) 내지 제3도(E)는 본 발명의 일실시예에 따른 반도체 소자 제조 공정도.3 (A) to 3 (E) is a manufacturing process diagram of a semiconductor device according to an embodiment of the present invention.
제4도(A) 내지 제4도(E)는 본 발명의 다른 실시예에 따른 반도체 소자 제조 공정도.4A to 4E are process diagrams for manufacturing a semiconductor device in accordance with another embodiment of the present invention.
제5도(A) 내지 제5도(C)는 본 발명의 또 다른 실시예에 따른 반도체 소자 제조 공정도,5 (A) to 5 (C) is a process diagram of manufacturing a semiconductor device according to another embodiment of the present invention,
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
31 : 반도체 기판 32 : 하부 패턴층31 semiconductor substrate 32 lower pattern layer
33 : 식각대상막 34 : 감광막33: etching target film 34: photosensitive film
35 : 감광막 스컴 36 : 수용성 물질35 photosensitive film scum 36 water-soluble substance
37 : 포토 마스크 38 : 빛37: photo mask 38: light
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050894A KR100358161B1 (en) | 1995-12-16 | 1995-12-16 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050894A KR100358161B1 (en) | 1995-12-16 | 1995-12-16 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052777A KR970052777A (en) | 1997-07-29 |
| KR100358161B1 true KR100358161B1 (en) | 2003-07-10 |
Family
ID=37490393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950050894A KR100358161B1 (en) | 1995-12-16 | 1995-12-16 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100358161B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0213955A (en) * | 1988-07-01 | 1990-01-18 | Fuji Photo Film Co Ltd | Photoetching method |
-
1995
- 1995-12-16 KR KR1019950050894A patent/KR100358161B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0213955A (en) * | 1988-07-01 | 1990-01-18 | Fuji Photo Film Co Ltd | Photoetching method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052777A (en) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007173B1 (en) | Fine patterning method | |
| KR0156316B1 (en) | Patterning method of semiconductor device | |
| KR100358161B1 (en) | Method for manufacturing semiconductor device | |
| JPH02262319A (en) | Pattern forming method | |
| KR100516747B1 (en) | Micro pattern formation method of semiconductor device | |
| KR0139578B1 (en) | Photoresist patterning method by lithography process | |
| KR20040046702A (en) | Method for forming fine pattern of semiconductor device using double exposure | |
| KR100209231B1 (en) | Method of forming fine pattern | |
| KR0126878B1 (en) | Half tone mask fabrication method using cr mask | |
| KR950014945B1 (en) | Method of micropatterning semiconductor device | |
| KR960014966B1 (en) | Manufacturing method of mask | |
| KR0138066B1 (en) | The manufacture of phase shift mask | |
| KR100227634B1 (en) | Method of fabricating semiconductor device | |
| KR20000045425A (en) | Method for fabricating fine pattern | |
| KR0128384B1 (en) | Method for forming a photoresist patern | |
| KR100239435B1 (en) | Semiconductor manufacturing method | |
| JPH06260382A (en) | Manufacture of semiconductor device | |
| KR20020030600A (en) | Method for forming the photo resist contact hole | |
| KR950012541B1 (en) | Method of forming micro pattern of semiconductor device | |
| KR100277896B1 (en) | Mask manufacturing method of semiconductor device | |
| KR960006564B1 (en) | Method of forming micropattern of semiconductor devices | |
| JPH01239928A (en) | Formation of pattern | |
| JPH08203821A (en) | Formation of pattern | |
| KR20040013190A (en) | Method for fabricating semiconductor device | |
| KR980010603A (en) | Photomask manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |