KR20030018612A - The circuit controling interface central control unit and input or output module in the programmable logic controller - Google Patents
The circuit controling interface central control unit and input or output module in the programmable logic controller Download PDFInfo
- Publication number
- KR20030018612A KR20030018612A KR1020010052817A KR20010052817A KR20030018612A KR 20030018612 A KR20030018612 A KR 20030018612A KR 1020010052817 A KR1020010052817 A KR 1020010052817A KR 20010052817 A KR20010052817 A KR 20010052817A KR 20030018612 A KR20030018612 A KR 20030018612A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- module
- output
- signal
- output module
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1105—I-O
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1144—Program, program I-O module
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
Description
본 발명은 피엘시 제어부의 입, 출력모듈 제어회로에 관한 것으로, 더욱상세하게는 피엘시 중앙제어부와 입, 출력모듈간에 인터페이스를 하는 경우, 다수의 입, 출력모듈에 의한 팬아웃 증가에 따라 중앙제어부와 어드레스/데이터 구동드라이브의 구동력이 제한되는 것을 방지하는 피엘시 제어부의 입, 출력모듈 제어회로에 관한 것이다.The present invention relates to the input and output module control circuit of the PSI control unit, more specifically, when the interface between the PIC central control unit and the input and output module, in accordance with the increase in the fan out by a plurality of input and output modules An input / output module control circuit of a PI controller which prevents the driving force of the controller and the address / data drive drive from being restricted.
일반적으로 산업현장에서 공장설비의 자동화에 필수적으로 사용하고 있는 피엘시(PLC ; Programmable Logic Controller, 이하 피엘시라 칭한다.)는 중앙처리장치를 포함한 중앙제어부와, 센서나 스위치로부터 신호를 입력받는 입력모듈과, 제어대상인 피제어기인 모터나 밸브에 제어신호를 전달하는 출력모듈과, 고속카운터, 통신모듈, PID제어모듈, 위치결정모듈 등을 구비하고 있다.Programmable Logic Controller (PLC), which is commonly used for the automation of plant equipment in the industrial field, is a central control unit including a central processing unit and an input module that receives a signal from a sensor or a switch. And an output module for transmitting a control signal to a motor or valve, which is a controlled object, a high speed counter, a communication module, a PID control module, a positioning module, and the like.
또한 피엘시는 로보트, 상위 컴퓨터 등과 이더넷과 같은 통신을 통하여 대단위 공장자동화가 가능하여 장래에 무인 자동화시스템의 구축에 중요한 역할을 담당하고 있다.In addition, PI can play an important role in the construction of unmanned automation system in the future as it is possible to automate large-scale factories through communication such as robots, upper computers, and Ethernet.
그리고 공장 자동화에 사용되는 상기의 피엘시 설비에서는 중앙집중 통제를 위하여 피엘씨와 공장의 여러 개소에 설치된 입, 출력장치에 연결된 디지털 또는 아날로그 입출력모듈간에 필요한 데이터를 전송하고, 받아들여 처리하는 과정이 효율적으로 이루어지도록 하는 것이 특히 중요하다.In the above-mentioned PSI facility used for factory automation, the process of transmitting, receiving and processing necessary data between PLC and digital or analog I / O modules connected to input and output devices installed in various places of the factory for centralized control is required. It is especially important to be efficient.
도 1은 일반적인 피엘시 제어부가 입, 출력모듈에 입출력 억세서(access)하는 과정을 나타내는 개념도이다. 도시된 바와 같이 중앙제어부(1)는 어드레스/데이터버스(2)를 통하여 다수의 입, 출력모듈(4)에 구비된 입, 출력포트를 선택하여 제어에 필요한 데이터를 전송하거나 읽어들여 해당 포트에 연결된 설비를 제어하게 된다. 상기의 제어방식을 간략히 설명하면, 수 천점의 릴레이나 피제어기를 가지는 다수의 입, 출력모듈(4)과 이러한 입, 출력모듈(4)을 제어하는 중앙제어부(1)간의 제어과정은, 해당 입, 출력 접점을 인식하고 입, 출력 어드레스를 계산하여 어드레스와 데이터를 A/D버스 드라이브를 통하여 전송하고 또한 디코더를 이용하여 입, 출력모듈 내부에 구비된 칩에 실렉트 신호를 전송하면, 입력장치인 센서로 부터 데이터를 수신하여 중앙제어부(1)가 읽거나, 출력장치인 모터나 밸브 등에 제어 데이터를 전달하여 쓰게 되는 것이다.FIG. 1 is a conceptual diagram illustrating a process in which a general PI control unit accesses an input / output module. As shown, the central control unit 1 selects input and output ports provided in the plurality of input and output modules 4 through the address / data bus 2 to transmit or read data necessary for control to the corresponding port. It will control the connected equipment. Briefly describing the control method, a control process between a plurality of input and output modules 4 having thousands of relays or controlled units and the central control unit 1 for controlling the input and output modules 4 is applicable. Recognizing the input and output contacts, calculating the input and output addresses, transmitting the address and data through the A / D bus drive, and using the decoder to transmit the select signal to the chip inside the input and output modules, The central control unit 1 reads data from a sensor, which is a device, or transmits and writes control data to a motor or a valve, which is an output device.
그러나 상기와 같은 피엘시 제어부(1)와 입, 출력모듈(4)간의 인터페이스 즉, 어드레스/데이터버스(2)를 통하여 입, 출력 데이터를 쓰고, 읽는 종래 방식은 마이크로 프로세서인 중앙처리장치와 A/D버스 드라이버의 IC의 구동능력이 팬아웃 증가로 감소되어 처리속도 및 능력이 제한되는 문제점이 있었다.However, the conventional method of writing and reading the input and output data through the interface between the PI controller 1 and the input / output module 4, that is, the address / data bus 2 is a microprocessor A and a microprocessor. The driving capability of the IC of the / D bus driver is reduced due to the increase in fanout, thereby limiting the processing speed and capacity.
또한 종래의 인터페이스 회로방식은 어드레스/데이터버스(2)를 지나는 각각의 입출력 모듈(4)에 공급되는 신호가 외부 노이즈나 간섭으로 신뢰성이 감소되는 문제를 해결하기 위하여 신호를 일정 수준으로 증폭하여 보강하는 트랜시버/리시버(3)를 설치하게 되므로 설비상 추가비용과 유지보수비가 증대되고, 입, 출력 모듈을 제어하기 위한 일정한 크기 이상의 어드레스 버스라인을 구비하여야 하는 문제점이 있었다.In addition, the conventional interface circuit method amplifies the signal to a certain level to solve the problem that the signal supplied to each input / output module 4 passing through the address / data bus 2 is reduced in reliability due to external noise or interference. Since the transceiver / receiver 3 is installed, additional cost and maintenance cost increase in the facility, and there is a problem in that an address bus line having a predetermined size or more for controlling the input / output module is provided.
본 발명은 상기한 실정을 감안하여 발명된 것으로, 중앙제어부와 복수의 입출력 포트를 가지는 다수의 입, 출력 모듈을 어드레스/데이터버스를 통하여 연결하여 제철 등의 설비 자동화를 위한 피엘시 시스템 구축을 하는 경우, 어드레스/데이터버스를 통한 중앙제어부가 전송하는 제어신호를 입출력 모듈에서 공통으로 사용하고 피엘시의 마더보드에 장착이 되어 있는 모듈중 입, 출력모듈만이 인식되며 입, 출력모듈중 응답하는 입, 출력모듈과 일대일 관계를 유지하며, 또한 중앙제어부가 각 입출력 포트를 지정하여 데이터를 읽거나 쓸 수 있어, 팬 아웃 증가에 따른 구동능력 한계를 극복하며 종래의 신호증폭용 트랜시버/리시버의 제거가 가능한 피엘시 제어부의 입, 출력모듈 제어회로를 제공함에 그 목적이 있다.The present invention has been invented in view of the above-described situation, and a plurality of input / output modules having a plurality of input / output ports having a central control unit and a plurality of input / output ports are connected through an address / data bus to build a PI system for facility automation such as steelmaking. In this case, the control signals transmitted by the central control unit via the address / data bus are commonly used in the I / O module, and only the input and output modules of the module mounted on the motherboard of the PSI are recognized. It maintains a one-to-one relationship with input and output modules, and the central control unit can designate each input / output port to read or write data, overcoming the limitations of driving ability due to increased fan out, and eliminating the conventional transceiver / receiver for signal amplification. It is an object of the present invention to provide a control circuit for the input and output module of the PLC control.
도 1은 일반적인 피엘시 제어부의 입, 출력모듈 제어회로의 개념도,1 is a conceptual diagram of an input / output module control circuit of a general PSI controller;
도 2는 본 발명인 피엘시 제어부의 입, 출력모듈 제어회로의 일실시예에 따른 불럭구성도,Figure 2 is a block diagram according to an embodiment of the input and output module control circuit of the present inventors PI control,
도 3a는 본 발명인 피엘시 제어부의 입, 출력모듈 제어회로의 일실시예에 따른 제어신호의 타임차트,Figure 3a is a time chart of the control signal according to an embodiment of the input and output module control circuit of the present inventors control panel,
도 3b는 본 발명인 피엘시 제어부의 입, 출력모듈 제어회로의 일실시예에 따른 입, 출력모듈 제어신호의 타이밍도3B is a timing diagram of input and output module control signals according to an embodiment of the input and output module control circuit of the present invention.
도 4는 본 발명인 피엘시 제어부의 입, 출력모듈 제어회로의 일실시예에 따른 입력모듈회로Figure 4 is an input module circuit according to an embodiment of the input and output module control circuit of the present inventors PI controller
도 5는 본 발명인 피엘시 제어부의 입, 출력모듈 제어회로의 일실시예에 따른 출력모듈회로이다.Figure 5 is an output module circuit according to an embodiment of the input and output module control circuit of the present inventors PI controller.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
1, 10 : 중앙제어부2, 20 : 어드레스/데이터버스1, 10: central control unit 2, 20: address / data bus
3 : 트랜시버/리시버4, 30 : 입, 출력모듈3: Transceiver / Receiver 4, 30: I / O module
11 : 중앙처리장치12 : A/D버스 드라이브11: central processing unit 12: A / D bus drive
13 : 디코더31, 41 : 모듈 디코더13: decoder 31, 41: module decoder
32, 33, 34, 42, 43, 44 : 양방향 드라이브35~38 : 인버팅부32, 33, 34, 42, 43, 44: bidirectional drive 35 ~ 38: inverting part
45~48 : 레지스터45 ~ 48: Register
NOR1,NOR2,NOR1',NOR2',NOR3' : NOR게이트NOR1, NOR2, NOR1 ', NOR2', NOR3 ': NOR gate
상기한 목적을 달성하기 위한 본 발명인 피엘시 제어부의 입, 출력모듈 제어회로는 공장설비의 입, 출력장치가 제어되도록 피엘시의 마더보더에 장착된 중앙제어부와 상기 중앙제어부에 어드레스/데이터버스를 통하여 연결된 다수의 입, 출력모듈간의 인터페이스를 제어하는 회로에 있어서,In order to achieve the above object, the input and output module control circuit of the present invention includes a central control unit mounted on the mother board of the PSI and an address / data bus to the central control unit so that the input and output devices of the factory equipment can be controlled. In the circuit for controlling the interface between a plurality of input and output modules connected through,
상기 중앙제어부(10)가 상기 입, 출력모듈(30)을 동작시키도록 모듈선택 입력신호(IB)와, 입, 출력모듈(30)을 인식하는 입, 출력모듈 인식신호(/IOD)와 입력모듈의 입력데이터를 읽기 위한 읽기신호(/RD)와 출력모듈로 제어 데이터를 쓰기 위한 쓰기신호(/WR)와, 상기 입, 출력모듈(30)의 종류를 알고, 제어를 원하는 입, 출력모듈(30)의 일정 접점수에 상응하는 입, 출력데이터를 처리하도록 억세스신호(AB)를 각각 출력하는 중앙제어장치(11)와, 상기 입, 출력모듈(30) 또는 중앙제어부(10)로 데이터가 전송되도록 어드레스/데이터버스(20)를 구동하는 A/D버스 드라이브(12)와, 상기 중앙제어장치(11)가 출력한 모듈선택 입력신호(IB)를 디코드화하여 모듈선택신호(/MID)를 출력하는 디코더(13)를 포함하여 구성되며,A module selection input signal IB and an input / output module recognition signal / IOD that recognizes the input / output module 30 so that the central controller 10 operates the input / output module 30. Read signal (/ RD) for reading the input data of the module, write signal (/ WR) for writing control data to the output module, and the input and output module that wants to know and control the type of the input and output module 30 Data to the central control unit 11 for outputting the access signal (AB) to process the input and output data corresponding to the predetermined number of contacts of the 30, and the data to the input and output module 30 or the central control unit (10) Module selection signal (/ MID) by decoding the A / D bus drive 12 for driving the address / data bus 20 and the module selection input signal IB outputted by the central control unit 11 so as to transmit the data. It is configured to include a decoder 13 for outputting
상기 입, 출력모듈(30)중 입력모듈은 모듈 디코더(31)와 다수의 양방향 드라이브(32,33,34)와 인버팅부(35,36,37,38)와 NOR게이트(N0R1,NOR2)로 구성되어, 상기 모듈선택신호(/MID)와 입, 출력모듈 인식신호(/IOD)를 모듈 디코더(31)와 복수의 NOR게이트(N0R1,NOR2)가 인가 받아 양방향 드라이브(32~34)를 구동하고 상기 억세스신호(AB)와 읽기신호(/RD)를 상기 모듈 디코더(31)가 인가 받아 인버팅부(35~37)를 동작시켜 입력모듈의 데이터를 중앙제어부(10)가 읽는 것을 특징으로 하며,The input module of the input / output module 30 includes a module decoder 31, a plurality of bidirectional drives 32, 33, 34, an inverting unit 35, 36, 37, 38, and a NOR gate (N0R1, NOR2). A module decoder 31 and a plurality of NOR gates N0R1 and NOR2 are applied to the module selection signal / MID and the input / output module recognition signal / IOD to provide the bidirectional drives 32 to 34. The central decoder 10 reads the data of the input module by operating the inverting units 35 to 37 by receiving the access signal AB and the read signal / RD from the module decoder 31. ,
상기 입, 출력모듈(30)중 출력모듈은 모듈 디코더(41)와 다수의 양방향 드라이브(42,43,44)와 레지스터(45,46,47,48)와 NOR게이트(NOR1',NOR2',NOR3')를 포함하여 구성되며, 상기 모듈선택신호(/MID)와 입, 출력모듈 인식신호(/IOD)를 복수의NOR게이트(NOR1',NOR2')가 인가 받아 모듈 디코더(41)와 양방향 드라이브(42~44)를 동작 및 구동시키고 상기 억세스신호(AB)와 쓰기신호(/WR)를 모듈 디코더(41)가 인가 받아 중앙제어부(10)의 출력데이터를 레지스터(45~48)를 통하여 출력모듈에 쓰는 것을 특징으로 한다.The output module of the input / output module 30 includes a module decoder 41, a plurality of bidirectional drives 42, 43, 44, registers 45, 46, 47, 48, NOR gates (NOR1 ', NOR2', NOR3 '), and a plurality of NOR gates NOR1' and NOR2 'are applied to the module selection signal / MID and the input / output module recognition signal / IOD to bidirectionally communicate with the module decoder 41. The drives 42 to 44 are operated and driven, and the module decoder 41 receives the access signal AB and the write signal / WR to receive the output data of the central controller 10 through the registers 45 to 48. Characterized in writing to the output module.
이하 도면을 참조하여 본 발명인 피엘시 제어부의 입, 출력모듈 제어회로의 바람직한 일실시예의 구성을 상세하게 설명한다.Hereinafter, a configuration of a preferred embodiment of the input / output module control circuit of the present invention Plc controller will be described in detail.
도 2는 본 발명인 피엘시 제어부의 입, 출력모듈 제어회로의 일실시예의 블럭구성도이며, 도 4와 도 5는 각각 본 발명의 일시시예에 따른 입, 출력모듈의 상세 회로도이다. 도 2에 도시된 바와 같이 본 발명인 피엘시 제어부의 입, 출력모듈 제어회로는 공장설비의 입, 출력장치의 수천점에 연결된 다수의 입, 출력모듈(30)이 어드레스/데이터버스에 연결되어 중앙제어부(10)에 접속되어 있다. 본 실시예에서는 8개의 입,출력모듈을 설치하여 본 발명의 구성을 예시적으로 간략히 설명하고있다. 또한 상기 중앙제어부(10)는 마이크로프로세서인 중앙처리장치(11)와 디코더(13)와 A/D버스드라이브가 상호 연결된 상태로 구성되어 있다.Figure 2 is a block diagram of an embodiment of the input and output module control circuit of the present invention, PI controller, Figure 4 and Figure 5 is a detailed circuit diagram of the input and output module according to a temporary embodiment of the present invention, respectively. As shown in FIG. 2, the input and output module control circuit of the present invention Plc controller has a plurality of input and output modules 30 connected to thousands of points of input and output devices of a factory facility and connected to an address / data bus. It is connected to the control unit 10. In the present embodiment, the configuration of the present invention is briefly described by installing eight input and output modules. In addition, the central control unit 10 is configured with a microprocessor central processing unit 11, a decoder 13, and an A / D bus drive connected to each other.
도 4에 도시된 바와 같이 입력모듈은 내부에 여러개의 반도체 칩으로 구성되어 있으며, 입력신호를 인가 받는 NOR게이트(NOR1,NOR2) 두개가 직렬로 연결되어 있으며 상기 입력신호는 또한 모듈 디코더(31)로 인가되도록 구성되어 있으며, NOR게이트(NOR1,NOR2)의 출력신호는 양방향 드라이브(33,34)로 인가 되고, 모듈 디코더(31)의 출력은 ID정보를 입력 받는 양방향 드라이브(32)와 입력장치인 제어설비로부터 데이터를 입력받는 인버팅부(35~37)로 인가 되도록 연결되어 있으며, 상기인버팅부(35~37)는 포토커플러(도면 미도시)를 거쳐 양방향드라이브(33,34)에 연결되어 있으며. 양방향 드라이브(32) 역시 양방향드라이브(33,34)에 접속되어 있다.As shown in FIG. 4, the input module is composed of a plurality of semiconductor chips, and two NOR gates NOR1 and NOR2 receiving an input signal are connected in series, and the input signal is also connected to the module decoder 31. The output signals of the NOR gates NOR1 and NOR2 are applied to the bidirectional drives 33 and 34, and the output of the module decoder 31 receives the bidirectional drive 32 and the input device. It is connected to be applied to the inverting unit (35 ~ 37) receiving data from the in control equipment, the inverting unit (35 ~ 37) is connected to the bidirectional drive (33, 34) via a photo coupler (not shown) It is. The bidirectional drive 32 is also connected to the bidirectional drives 33 and 34.
도 5에 도시된 바와 같이 출력모듈은 내부가 여러개의 반도체 칩으로 구성되어 있으며 입력신호를 인가 받는 NOR게이트(NOR1',NOR2') 두개가 직렬로 연결되어 있으며 NOR게이트의 출력단은 모듈 디코더(41)와 데이터버스(DB)로부터 데이터를 인가 받는 양방향 드라이브(43,44)에 연결되어 있으며, 모듈 디코더(41)의 단자 7(Y7)은 ID정보를 입력받는 양방향 드라이브(42)의 단자 19에 연결되어 있다. 또한 상기 모듈 디코더(41)의 출력단 14,15 단자는 레지스터(45~48)에 각각 연결되고 양방향 드라이브(42~44)의 출력데이터가 상기 레지스터(45~48)에 각각 입력되도록 구성되어 있다. 또한 리세트신호가 NOR게이트(NOR3')을 통하여 각 레지스트(45~48)의 CLR단자로 입력되도록 구성되어 있다.As shown in FIG. 5, the output module is composed of several semiconductor chips, and two NOR gates (NOR1 'and NOR2') receiving an input signal are connected in series, and an output terminal of the NOR gate is a module decoder 41. ) And the bidirectional drives 43 and 44 receiving data from the data bus DB, and the terminal 7 (Y7) of the module decoder 41 is connected to the terminal 19 of the bidirectional drive 42 receiving ID information. It is connected. In addition, the output terminals 14 and 15 of the module decoder 41 are connected to the registers 45 to 48, respectively, and the output data of the bidirectional drives 42 to 44 are respectively input to the registers 45 to 48. The reset signal is configured to be input to the CLR terminals of the resists 45 to 48 through the NOR gate NOR3 '.
이하 도면을 참조하여 본 발명인 피엘시 제어부의 입, 출력모듈 제어회로의 바람직한 실실예의 작용을 상세하게 설명한다.Hereinafter, with reference to the drawings will be described in detail the operation of the preferred embodiment of the input and output module control circuit of the present invention PI controller.
먼저 중앙제어부(10)와 입, 출력모듈(30)간의 인터페이스 과정을 전체적인 흐름의 견지에서 개략적으로 설명한다. 중앙제어부(10)내의 중앙제어장치(11)가 제어하고자 하는 입,출력장치인 개별 해당 설비를 인지하여 해당 설비에 대한 제어출력을 보내면 입, 출력모듈(30)의 내부에 있는 디코더(31,41)에서 양방향 드라이버(32~34,42~44)의 방향을 입력과 출력에 알맞게 선택하여 입, 출력모듈(30)이 동작할 수 있도록 한다. 그리고 중앙제어부(10)에서 해당 설비를 제어하기 위해 발생한 신호출력이 중앙제어부(10)의 중앙제어장치(11)에서 지정한 입,출력모듈(30)로 직접 출력되어 입, 출력모듈(30)의 양방향 드라이버(32~34,42~44)를 통하여 각각의 입, 출력접점에 연결된 센서, 스위치 또는 모터나 밸브 등의 설비를 제어하게 된다. 중앙제어부(10)측에서 보면 제어신호에 응답하는 입, 출력모듈(30)과 일대일의 관계를 유지시킬 수 있는 구성임으로 팬 아웃의 문제를 해결할 수 있는 장점이 있다.First, the interface process between the central control unit 10 and the input and output modules 30 will be described in terms of overall flow. When the central control unit 11 in the central control unit 10 recognizes an individual corresponding facility that is an input / output device to be controlled and sends a control output to the corresponding facility, the decoder 31 in the input / output module 30 is provided. In 41), the directions of the bidirectional drivers 32 to 34, 42 to 44 are appropriately selected for the input and the output so that the input and output modules 30 can operate. And the signal output generated to control the equipment in the central control unit 10 is directly output to the input and output module 30 specified by the central control unit 11 of the central control unit 10 of the input and output module 30 The bidirectional drivers 32 to 34 and 42 to 44 control the sensors, switches, or motors or valves connected to the respective input and output contacts. When viewed from the central control unit 10 side, the configuration that can maintain a one-to-one relationship with the input and output module 30 in response to the control signal has an advantage that can solve the problem of the fan out.
한편 중앙제어부(10)가 데이터를 읽는 과정은, 제어하고자 하는 설비의 입력모듈의 어드레스를 계산하고 설비에 있는 접점이나 센서에 연결된 해당 입력모듈을 선택할 수 있도록 제어신호(/MID), /IOD, AB01, AB02, /RD)를 보내면 입력모듈(30) 내부에 있는 각 소자의 출력단자를 통하여 칩 선택 신호들이 인에이블(Enable) 되어 해당 설비측의 접점이나 센서에서 입력된 데이터를 중앙제어부(10)의 중앙제어장치(11)가 읽게 된다.On the other hand, the process of reading data by the central controller 10 calculates the address of the input module of the equipment to be controlled and selects a control signal (/ MID), / IOD, When AB01, AB02, / RD) is sent, the chip select signals are enabled through the output terminal of each device inside the input module 30, and the data inputted from the contact or sensor of the corresponding equipment side is transmitted to the central control unit 10. Is read by the central control unit 11).
또한 입력데이터를 바탕으로 피엘시의 중앙제어장치(11)는 피엘시 시퀀스 프로그램에 따라 행당 출력설비를 제어하기 위하여 데이터를 쓰는 과정을 하게 되며, 쓰는 과정에서는 읽기과정과는 달리 중앙제어장치(11)가 발생한 쓰기신호(/WR)가 해당 어드레스를 지닌 출력모듈로 전달된다. 기타과정은 상기 읽는 과정과 역순으로 전개됨을 이해할 수 있다.In addition, based on the input data, the central control unit 11 of the PSI is to write data in order to control the output equipment per line according to the PSI sequence program, and in the writing process, unlike the reading process, the central control unit 11 ) Is sent to the output module with the corresponding address. It can be understood that the other process is developed in the reverse order to the reading process.
이하에서는 특히 도면 3의 각 사이클 주기동안 전개되는 제어신호를 참고로 하여 도 4, 도 5의 입, 출력모듈의 동작을 설명한다.Hereinafter, the operation of the input and output modules of FIGS. 4 and 5 will be described with reference to the control signal developed during each cycle period of FIG. 3.
도 3a는 본 발명인 피엘시 제어부의 입, 출력모듈 제어회로의 일실시예에 따른 제어신호의 타임차트이고 도 3b는 도 3a에 따른 입, 출력모듈 제어신호의 타이밍도이다. 도 2의 블록구성도에 도시된 바와 같이 중앙제어장치(11)는 입, 출력모듈(30)과 일대 일 관계를 유지하기 위하여 모듈선택 입력신호(IB), 입출력모듈 인식신호(/IOD), 읽기신호(/RD), 쓰기신호(/WR), 억세서신호(AB)를 발생시킨다. 본 실시예에서는 8 개의 모듈을 설치한 것으로 상정한 관계로 모듈선택 입력신호(IB)는 IB0, IB1, IB2로 발생되어 디코더화 하면 피엘시의 마더보드에 장착되는 8개 모듈을 선택할 수 있다. 또한 억세서신호(AB)는 입, 출력모듈(30)에 설치되는 모듈디코더(31,41)를 구동하도록 AB01, AB02로 발생된다.FIG. 3A is a time chart of a control signal according to an embodiment of an input / output module control circuit of the present invention, and FIG. 3B is a timing diagram of an input / output module control signal according to FIG. 3A. As shown in the block diagram of FIG. 2, the central control unit 11 may include a module selection input signal IB, an input / output module recognition signal / IOD, and a module 1 to maintain a one-to-one relationship with the input and output modules 30. A read signal / RD, a write signal / WR, and an accessor signal AB are generated. In this embodiment, it is assumed that eight modules are installed, and thus the module selection input signal IB is generated by IB0, IB1, and IB2. When the decoder is decoded, eight modules mounted on the motherboard of the PSI may be selected. In addition, the accessor signal AB is generated to AB01 and AB02 to drive the module decoders 31 and 41 installed in the input and output modules 30.
상기 제어신호중 IB0, IB1, IB2는 디코더(13)으로 입력되어 /MID0~MID7신호로 출력되며,Among the control signals, IB0, IB1, and IB2 are input to the decoder 13 and output as / MID0 to MID7 signals.
상기 /MID신호는 마더보드에 장착되는 입, 출력모듈(30)을 포함한 통신모듈, 특수기능 모듈 등의 여러 종류의 모듈들을 선택할 수 있는 모듈선택신호이고,The / MID signal is a module selection signal for selecting various types of modules, such as a communication module including an input / output module 30 mounted on a motherboard, a special function module, and the like.
/IOD 신호는 마더보드에 장착되어 있는 모듈이, 여러모듈 가운데 입, 출력모듈임을 알아내는 입, 출력모듈 인식신호이며, 통신 모듈과 같은 곳에서는 다른 신호를 이용하고 있어 입, 출력모듈(30)은 /IOD 신호를 인가 받아 동작 된다.The / IOD signal is an input / output module recognition signal that detects whether the module mounted on the motherboard is an input / output module among several modules, and uses a different signal in the same place as the communication module. Is operated by receiving / IOD signal.
/RD 신호는 입력모듈의 데이터를 중앙제어장치(11)에서 읽어 들일 때 사용하는 읽기신호이고,/ RD signal is a read signal used when reading the data of the input module from the central control unit (11),
/WR 신호는 중앙제어장치(11)에서 제어에 필요한 데이터를 출력모듈로 보낼 때 사용하는 쓰기신호이고,The / WR signal is a write signal used when the central control unit 11 sends data required for control to the output module.
AB01, AB02 신호는 입, 출력모듈의 모듈디코더(31,41)에 인가되어 모듈디코더(31,41)의 출력신호가 해당 설비의 입력을 받는 칩을 인에비블 시켜 16점이나 32점을 16비트의 데이터버스를 통하여 접근하고자(access) 할 때 사용되고 또한 마더보드에 장착된 입, 출력모듈(30)의 종류 즉, 입력모듈인지 출력모듈인지 또는 초기에 I/O카드에 세팅된 설비특성, 예를 들면 사용전압의 범위, 설비 릴레이가 SCR방식을 채택하는지 등의 정보를 알아낼 때도 사용되는 신호이다.The AB01 and AB02 signals are applied to the module decoders 31 and 41 of the input and output modules, and the output signals of the module decoders 31 and 41 enable the chip receiving the input of the equipment. The type of input / output module 30 that is used when accessing through the data bus of bits and is mounted on the motherboard, that is, whether it is an input module or an output module or facility characteristics initially set on the I / O card, For example, this signal is also used to find information such as the range of voltage used and whether the facility relay adopts the SCR method.
피엘시 제어부인 중앙제어부(10)와 입, 출력모듈(30)간의 인터페이스 동작관계는 세개의 사이클로 구분되어 실시되는데, 도 3a는 입, 출력모듈(30)의 종류를 알아낼 때 사용되는 제어신호의 사이클( Configuration Check Cycle), 출력모듈을 제어할 때 사용되는 제어신호의 사이클(Write Cycle), 입력모듈을 제어할 때 사용하는 제어신호의 사이클(Read Cycle)에서의 각 신호상태를 도시하고 있다. 또한 도 3b는 상기 도 3a의 각 사이클당 제어신호의 상태 타이밍도이다.The interface operation relationship between the central control unit 10 and the input and output module 30, which is a PSI control unit, is divided into three cycles, and FIG. 3A illustrates the control signal used to determine the type of the input and output module 30. Each signal state is shown in a configuration check cycle, a write cycle of a control signal used to control an output module, and a read cycle of a control signal used to control an input module. 3B is a state timing diagram of the control signal for each cycle of FIG. 3A.
컨피그레이션 체크 사이클(Configuration Check Cycle)은 전원이 공급되면 즉시 시작되어 일정한 검색시간(Scan Time)간격으로 피엘시의 마더보드에 장착이 되어 있는 모듈의 종류를 중앙제어부(10)가 읽어 가게 되며 그 제어신호는 다음의 과정으로 입, 출력모듈(30)에 전송된다.The configuration check cycle starts immediately after the power is supplied, and the central control unit 10 reads the types of modules mounted on the motherboard of the PIC at regular scan time intervals. The signal is transmitted to the input and output module 30 in the following process.
1. /IOD 신호를 LOW로 하여 입출력 모듈만 억세스하기 위한 신호임을 모듈들에게 알린다.1. Inform the modules that the / IOD signal is set to LOW to access only the I / O module.
2. 중앙제어장치가(11)가 발생한 IB0, IB1, IB2 신호를 디코더(13)를 이용하여 /MID신호를 출력하고 모듈을 선택할 수 있도록 /MID0부터 시작해서 /MID7까지의 신호를 차례로 LOW로 한다.2. The IB0, IB1, and IB2 signals generated by the central controller 11 output the / MID signal using the decoder 13, and the signals from / MID0 to / MID7 are sequentially turned low so that the module can be selected. do.
3. /IOD와 /MID 신호가 동시에 LOW, /RD는 Low, /WR 신호는 High, AB01,AB02는 High 신호를 보낸다.3. The / IOD and / MID signals are sent LOW, the / RD is Low, the / WR signal is High, and the AB01 and AB02 signals are High.
상기의 신호상태가 입, 출력모듈(30)에 인가되면 여러가지 모듈중 입,출력모듈만 응답하고 이때 도 4에 도시된 바와 같이 양방향 드라이브(32,33,34)가 구동되어 I/O카드의 ID정보를 중앙제어장치가 읽어들여 피엘시의 마더보드에 장착되어 있는 입, 출력 모듈의 종류를 알게 된다. 상기 사이클동안 마더보더에 장차된 입,출력모듈(30)을 판별하게 되면, 다음으로 공장설비를 제어하고자 입, 출력모듈(30)에 데이터를 쓰거나 읽어들인다.When the signal state is applied to the input and output module 30, only the input and output modules of various modules respond. At this time, as shown in FIG. 4, the bidirectional drives 32, 33, and 34 are driven to ID information is read by the central control unit to find out the type of I / O module mounted on the motherboard of PIC. When the input / output module 30 determined on the mother board is determined during the cycle, data is written to or read from the input / output module 30 to control the factory equipment.
읽기사이클(Read Cycle)은 입력모듈로부터 데이터를 읽는 과정으로 다음과 같이 입력모듈에 제어신호가 인가된다.Read cycle is a process of reading data from an input module and a control signal is applied to the input module as follows.
1. /IOD 신호를 LOW로 하여 입력모듈을 억세스하기 위한 신호임을 모듈들에게 알린다.1. Inform the module that the / IOD signal is low to access the input module.
2. 중앙제어장치가(11)가 발생한 IB0, IB1, IB2 신호를 디코더(13)를 이용하여 /MID신호를 출력하고 /MID0에서 /MID7까지의 신호중 억세스하고자 하는 /MID신호를 LOW로 하여 보낸다.2. The central control unit 11 outputs the IB0, IB1, and IB2 signals generated by the decoder 13 using the decoder 13 and sends the / MID signal to be accessed among the signals from / MID0 to / MID7 to LOW. .
3. /IOD, /MID 신호가 동시에 LOW가 되었을 때, 입력모듈로부터 입력되는 데이터를 읽어들일 수 있도록 /RD는 Low, /WR은 High로 한다.3. When / IOD and / MID signals are LOW at the same time, set / RD to Low and / WR to High so that the data inputted from the input module can be read.
이때 AB01, AB02 둘다가 LOW 이면 도 4에 도시된 바와 같이 모듈 디코더(31)의 출력단자 Y0가 출력되어 인버팅부(35,37)를 인에이블 시켜 입력데이터 DATA00~ DATA15까지 16비트 데이터를, AB01은 High, AB02는 LOW 이면 모듈 디코더(31)의 출력단자 Y1이 출력되어 인버팅부(36,38)을 인에이블 시켜 입력데이터 DATA16~DATA31까지 16비트 데이터를 데이터 버스를 통하여 읽을 수 있게 된다.At this time, if both of AB01 and AB02 are LOW, the output terminal Y0 of the module decoder 31 is output as shown in FIG. 4 to enable the inverting units 35 and 37 to generate 16-bit data from input data DATA00 to DATA15. If AB01 is High and AB02 is LOW, the output terminal Y1 of the module decoder 31 is outputted to enable the inverting units 36 and 38 so that 16-bit data from the input data DATA16 to DATA31 can be read through the data bus. .
쓰기 사이클(Write Cycle)은 중앙제어부(10)에서 출력모듈로 데이터를 쓰는 과정으로 다음과 같이 출력모듈에 제어신호가 인가된다.Write cycle is a process of writing data from the central controller 10 to the output module, and a control signal is applied to the output module as follows.
1. /IOD 신호를 LOW로 하여 출력모듈을 억세스하기 위한 신호임을 모듈들에게 알린다.1. Inform the modules that the / IOD signal is low to access the output module.
2. 중앙제어장치가(11)가 발생한 IB0, IB1, IB2 신호를 디코더(13)를 이용하여 /MID신호를 출력하고 /MID0에서 /MID7까지의 신호중 억세스하고자 하는 /MID신호를 LOW로 하여 보낸다.2. The central control unit 11 outputs the IB0, IB1, and IB2 signals generated by the decoder 13 using the decoder 13 and sends the / MID signal to be accessed among the signals from / MID0 to / MID7 to LOW. .
3. /IOD, /MID 신호가 동시에 LOW가 되었을 때, 출력모듈에 데이터를 쓰도록 /RD는 High, /WR은 Low로 한다.3. When / IOD and / MID signals go low at the same time, make / RD high and / WR low to write data to output module.
이때 AB01, AB02 둘다가 LOW 이면 도 5에 도시된 바와 같이 모듈 디코더(41)의 출력단자 Y0에서 인에이블 신호가 출력되어 레지스트(45,47)의 단자 11에 입력되어 레지스트(45,47)가 동작되며 중앙제어부(10)에서 인가되는 입력데이터가 OUT00~ OUT15까지 16비트 데이터를, AB01은 High, AB02는 LOW 이면 모듈 디코더(41)의 출력단자 Y1에서 인에이블 신호가 출력되어 레지스트(46,48)의 단자 11에 입력되어 레지스트(46,48)가 동작되며 중앙제어부(10)에서 인가되는 입력데이터가 OUT16~ OUT31까지 16비트 데이터가 쓰여지게 된다.At this time, if both AB01 and AB02 are LOW, the enable signal is output from the output terminal Y0 of the module decoder 41 to be input to the terminal 11 of the resists 45 and 47 so that the resists 45 and 47 can be When the input data applied from the central control unit 10 is 16-bit data from OUT00 to OUT15, AB01 is high, and AB02 is LOW, the enable signal is output from the output terminal Y1 of the module decoder 41, and the register 46, The registers 46 and 48 are operated by being input to terminal 11 of 48), and 16-bit data is written from OUT16 to OUT31 by the input data applied from the central controller 10.
따라서 중앙제어부(10)과, /IOD와 /MID를 통하여 제어하고자 하는 어드레스의 입, 출력모듈(30)과 일대 일 관계로 설정되고 또한 입, 출력모듈(30)내에서도 AB01, AB02신호를 사용하여 제어를 원하고자 하는 입, 출력포트의 접점이 제어가능하여 팬아웃 증가에 따른 구동력감소 문제를 해결할 수 있으며, 또한 AB01, AB02신호를 사용하여 해당설비의 제어가 가능하여 입, 출력모듈(30)을 제어하기 위한 일정한 크기 이상의 어드레스 버스라인을 필요로 하는 문제를 해결할 수 있게 된다.Therefore, the central controller 10 and the input / output module 30 of the address to be controlled through the / IOD and / MID are set in a one-to-one relationship, and the AB01 and AB02 signals are also used in the input / output module 30. The contact point of the input and output port to be controlled can be controlled to solve the problem of driving force decrease due to the increase of fan out, and also the control of the corresponding equipment is possible using the signals AB01 and AB02. It is possible to solve the problem of requiring an address busline of a predetermined size or more to control the control.
참고로 본 발명인 피엘시 제어부의 입, 출력모듈 제어회로는 상기 실시예만으로 한정 되지 않고 본 발명의 상세한 설명란과 청구범위와 도면의 기술적 사상의 범위내에서 변형가능함을 명백히 밝혀둔다.For reference, the input and output module control circuit of the present invention is not limited to the above embodiment only, it will be apparent that it can be modified within the scope of the detailed description of the present invention and the scope of the claims and drawings.
상기한 바와 같이 작용하는 본 발명인 피엘시 제어부의 입, 출력모듈 제어회로는, 중앙제어부와 수천 점의 설비측에 접속된 입, 출력모듈과의 사이에서 데이터를 주고 받을 때, 중앙제어부가 발생하는 제어신호에 응답하는 입, 출력모듈을 구성하므로, 중앙제어부와 입, 출력모듈이 일대일 관계로 설정 가능하여 어드레스/데이터버스 라인상에 별도의 신호복원과 증폭을 위한 트랜시버/리시버를 설치하지 않게 되어 경제적인 비용을 절감할 수 있으며, 또한 중앙제어부가 가지는 팬아웃의 한계를 극복하고 소비전력을 줄일 수 있는 장점이 있다.The input / output module control circuit of the present invention, which has a function as described above, transmits and receives data between the central control unit and the input / output module connected to the thousands of facilities. Since the input and output modules respond to the control signals, the central control unit and the input and output modules can be set in a one-to-one relationship, thus eliminating the need for a separate signal / transceiver / receiver on the address / data bus line. Economical cost savings, and also has the advantage of reducing the power consumption and overcome the limitations of the fan out central control unit.
또한 중앙제어부와 입출력 모듈간에 신호를 전달하는 공통회로가 구성가능하여 입출력 점수를 8점, 16점, 32점까지 한 개의 모듈에서 어려움 없이 인터페이스를 할 수 있는 장점이 있다.In addition, since a common circuit for transmitting signals between the central control unit and the input / output module is configurable, the input and output points can be interfaced without difficulty in one module up to 8 points, 16 points, and 32 points.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0052817A KR100405507B1 (en) | 2001-08-30 | 2001-08-30 | The circuit controling interface central control unit and input or output module in the programmable logic controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0052817A KR100405507B1 (en) | 2001-08-30 | 2001-08-30 | The circuit controling interface central control unit and input or output module in the programmable logic controller |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030018612A true KR20030018612A (en) | 2003-03-06 |
KR100405507B1 KR100405507B1 (en) | 2003-11-14 |
Family
ID=27721582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0052817A KR100405507B1 (en) | 2001-08-30 | 2001-08-30 | The circuit controling interface central control unit and input or output module in the programmable logic controller |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100405507B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100865286B1 (en) * | 2007-01-31 | 2008-10-27 | 엘에스산전 주식회사 | A System For Replacing Broken Input/Output Modules And A Method Thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3996564A (en) * | 1974-06-26 | 1976-12-07 | International Business Machines Corporation | Input/output port control |
JPS54127234A (en) * | 1978-03-27 | 1979-10-03 | Nec Corp | Input-output port control circuit |
JPH05204830A (en) * | 1992-01-29 | 1993-08-13 | Nec Ic Microcomput Syst Ltd | Input/output controller |
KR0138441Y1 (en) * | 1996-12-27 | 1999-04-01 | 이재운 | I / O unit control system of PSI controller |
-
2001
- 2001-08-30 KR KR10-2001-0052817A patent/KR100405507B1/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100865286B1 (en) * | 2007-01-31 | 2008-10-27 | 엘에스산전 주식회사 | A System For Replacing Broken Input/Output Modules And A Method Thereof |
Also Published As
Publication number | Publication date |
---|---|
KR100405507B1 (en) | 2003-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5816201B2 (en) | machine tool control system | |
KR100518572B1 (en) | Method and appartus for communicating in serial multi port, and recording medium | |
CN104753958A (en) | Card and method for converting communication protocols | |
US20100217900A1 (en) | Protocol adapter for passing diagnostic messages between vehicle networks and a host computer | |
US5479618A (en) | I/O module with reduced isolation circuitry | |
SU1637672A3 (en) | Computer system with command mode conversion | |
KR100405507B1 (en) | The circuit controling interface central control unit and input or output module in the programmable logic controller | |
KR100951991B1 (en) | Memory card input/output apparatus and control method thereof | |
US9563592B2 (en) | Remote terminal device and method of operating the same | |
US7986119B2 (en) | Motor control system | |
JP2008041022A (en) | I/o device, communication device, servomotor control device, control system and robot system | |
KR0167644B1 (en) | Communication system for selectively using multi transmission methods | |
US5786885A (en) | Image processing system | |
KR100759480B1 (en) | Serial communication transformation method of plc and transformation system thereof | |
KR100430235B1 (en) | Circuit for controlling data transfer between system board and sub-board using common data/address bus line | |
CN114968874B (en) | Quick parallel interrupt detection circuit suitable for multi-sensor system | |
KR100344217B1 (en) | Commnication interface circuit using dual port memory | |
CN113628644B (en) | Semiconductor memory and partial writing method thereof | |
US20050192790A1 (en) | Serial communication system and serial communication local terminal | |
KR100196386B1 (en) | Main processor module for vessel auto control | |
KR100320563B1 (en) | Apparatus for controlling Memory and I/O port interface | |
KR0160675B1 (en) | Interruption managing method in robot control system | |
KR0138441Y1 (en) | I / O unit control system of PSI controller | |
US6460092B1 (en) | Integrated circuit for distributed-type input/output control | |
KR0183349B1 (en) | Data interface controller between different processor modules |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121102 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20131030 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20141030 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20161102 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20171102 Year of fee payment: 15 |