KR20030016558A - 이중포트램을 이용한 아이피 패킷 전달 장치 및 그 방법 - Google Patents

이중포트램을 이용한 아이피 패킷 전달 장치 및 그 방법 Download PDF

Info

Publication number
KR20030016558A
KR20030016558A KR1020010050192A KR20010050192A KR20030016558A KR 20030016558 A KR20030016558 A KR 20030016558A KR 1020010050192 A KR1020010050192 A KR 1020010050192A KR 20010050192 A KR20010050192 A KR 20010050192A KR 20030016558 A KR20030016558 A KR 20030016558A
Authority
KR
South Korea
Prior art keywords
packet
cell
buffer
dual port
transmission
Prior art date
Application number
KR1020010050192A
Other languages
English (en)
Other versions
KR100428714B1 (ko
Inventor
전종암
김현철
이규호
이형호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2001-0050192A priority Critical patent/KR100428714B1/ko
Publication of KR20030016558A publication Critical patent/KR20030016558A/ko
Application granted granted Critical
Publication of KR100428714B1 publication Critical patent/KR100428714B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 이중포트램을 이용한 아이피 패킷 전달 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, ATM 기반 IP 패킷을 IP 검색 및 처리 기능으로 전달하기 위하여 고속의 별도 로컬버스와 이중포트램을 사용하는 방식으로서, IP 패킷의 전달속도를 고속화하기 위하여 별도 로컬버스와 이중포트램을 사용하는 이중포트램을 이용한 아이피 패킷 전달 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 이중포트램(DPRAM)을 이용한 아이피(IP) 패킷 전달 장치에 있어서, ATM(Asynchronous Transfer Mode) 셀을 전달하기 위한 셀 전달수단; 상기 셀 전달수단으로부터 ATM 셀을 재결합하여 IP 패킷을 구성한 후 패킷 전달수단으로 송신하고, 상기 패킷 전달수단을 통해 수신된 IP 패킷을 ATM 셀 형태로 분할한 후 상기 셀 전달수단으로 전송하는 셀 처리수단; 상기 셀 처리수단을 통해 전달되는 IP 패킷을 상기 이중포트램 패킷 메모리에 저장한 후 로컬 메모리의 IP 패킷 수신 상태 큐를 통하여 패킷 처리수단으로 전달하고, 상기 패킷 처리수단을 통해 처리된 IP 패킷을 상기 이중포트램 패킷 메모리에 저장한 후 상기 로컬 메모리의 IP 패킷송신 버퍼 큐를 통하여 상기 셀 처리 수단으로 전달하는 상기 패킷 전달수단; 및 상기 이중포트램 패킷 메모리를 통해 전달된 IP 패킷을 IP 상위 프로토콜 처리기능에 따라 처리하기 위한 상기 패킷 처리수단을 포함함.
4. 발명의 중요한 용도
본 발명은 DPRAM을 이용한 IP 패킷 전달 장치 등에 이용됨.

Description

이중포트램을 이용한 아이피 패킷 전달 장치 및 그 방법{IP packet transmission apparatus and method for using DPRAM}
본 발명은 이중포트램(DPRAM : Dual Port Random Access Memory)을 이용한 아이피(IP : Internet Protocol) 패킷 전달 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것으로, 특히 ATM(Asynchronous Transfer Mode) 기반 IP 패킷을 IP 검색 및 처리 기능으로 전달하기 위하여 고속의 별도 로컬버스와 이중포트램을 사용하는 방식으로서, IP 패킷의 전달속도를 고속화하기 위하여 별도 로컬버스와 이중포트램을 사용하는 이중포트램을 이용한 아이피 패킷 전달 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것이다.
본 발명은 ATM 기반 IP 패킷을 IP 검색 및 처리 기능으로 전달하는 방식을 고속화하기 위하여 별도의 로컬버스와 DPRAM을 사용하는 방식에 관한 것으로서, 종래 방식의 경우 ATM SAR(Segmentation and Re-assembly) 기능을 거친 IP 패킷을 32비트 33MHz로 동작하는 PCI(Peripheral Component Interface) 버스(Bus)를 통하여 IP 검색 및 처리 기능으로 전달하거나 전달 받는 방식으로서 IP 패킷의 전달속도가 저속인 경우 이와 같은 방식을 적용할 수 있지만 IP 패킷의 전달속도가 622Mbps 이상의 경우 공용 버스 구조인 PCI 버스를 사용하여 IP 패킷을 동시에 전달하거나 전달 받는 것은 기본 구조상 불가능하다는 문제점을 가지고 있다. 이에 대한 예를 설명하면 다음과 같다.
도 1 은 종래의 PCI 버스를 통한 IP 패킷 전달 구조에 대한 설명도이다.
도 1에 도시된 바와 같이, 물리계층 프로세서(101)에서 수신 UTOPIA(Universal Test & Operations PHY Interface for ATM) 인터페이스를 통하여 전달되는 셀은 ATM SAR 프로세서(102)의 IP 패킷 재결합 작업을 거쳐서 IP 패킷 메모리(103)에 전달되며, IP 패킷 메모리(103)내의 IP 패킷을 PCI 버스를 통하여 고속 IP 룩-업(Look-Up) 및 패킷 처리 기능 프로세서(104)가 처리하는 구조이다. 고속 IP 룩-업 및 패킷 처리 기능 프로세서(104)에서 처리된 IP 패킷은 IP 패킷 메모리(103)를 통하여 ATM SAR 프로세서(102)로 전달되어 IP 패킷에 대한 ATM 분할작업을 거친 후, 송신 UTOPIA 인터페이스를 통하여 물리계층 프로세서(101)로 전달된다. 본 발명에서 PCI 버스가 통상적으로 많이 사용하는 33MHz 33비트 급일 경우 1Gbps 정도의 데이터 버스 속도를 지원할 수 있으므로 물리계층 프로세서(101)를 통하여 전달되는 IP 패킷 데이터가 155Mbps 급인 경우 IP 패킷을 송/수신하는 것을 감안하더라도 순수 데이터 속도가 약 310Mbps 정도이므로 1Gbps 급의 PCI 버스를 통하여 IP 패킷을 전달할 수 있지만 PCI 버스에 다양한 고속의 네트워크 디바이스들이 접속될 경우 PCI 버스를 사용하기 위해 충돌이 발생할 수 있으므로 요구되는 버스 대역 사용을 보장 받을 수도 없다. 최근 IP 패킷을 전달하는 선로의 속도는 고속 ISP(Internet Service Provider) 서버의 경우 622Mbps급이 기본으로서 이 경우 IP 패킷의 송/수신을 고려하며 최소한 1.244Gbps 급의 전용버스가 필요하므로 1Gbps 급의 PCI 버스는 기본 구조상 적용이 불가능한 문제점이 있다.
본 발명은, 상기한 바와 같은 문제점을 해결하기 위하여 제안된 것으로, ATM 기반 IP 패킷을 IP 검색 및 처리 기능으로 전달하기 위하여 고속의 별도 로컬버스와 이중포트램을 사용하는 방식으로서, IP 패킷의 전달속도를 고속화하기 위하여 별도 로컬버스와 이중포트램을 사용하는 이중포트램을 이용한 아이피 패킷 전달 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.
도 1 은 종래의 PCI 버스를 통한 IP 패킷 전달 구조에 대한 설명도.
도 2 는 본 발명에 따른 DPRAM을 이용한 IP 패킷 전달 장치의 일실시예 구성도.
도 3 은 상기 도 2에서 UTOPIA+를 통한 IP 패킷 전달 프레임에 대한 일실시예의 설명도.
도 4 는 본 발명에 따른 DPRAM을 이용한 IP 패킷 전달 장치 중 패킷 전달 기능 프로세서의 구조를 나타낸 일실시예 구성도.
도 5 는 본 발명에 따른 DPRAM을 이용한 IP 패킷 전달 장치 중 로컬 메모리의 구조를 나타낸 일실시예 설명도.
도 6 은 상기 도 5의 로컬 메모리에 포함된 송신 버퍼 큐의 내부 구조에 대한 일실시예 설명도.
도 7 은 상기 도 5의 로컬 메모리에 포함된 송신 상태 큐의 내부 구조에 대한 일실시예 설명도.
도 8 은 본 발명에 따른 DPRAM을 이용한 IP 패킷 전달 장치 중 DPRAM 패킷 분할부의 구조를 나타낸 일실시예 흐름도.
도 9 는 상기 도 5의 로컬 메모리에 포함된 프리 버퍼 큐의 내부 구조에 대한 일실시예 설명도.
도 10 은 상기 도 5의 로컬 메모리에 포함된 수신 상태 큐의 내부 구조에 대한 일실시예 흐름도.
도 11 은 본 발명에 따른 DPRAM을 이용한 IP 패킷 전달 장치 중 DPRAM 패킷 결합부의 구조를 나타낸 일실시예 흐름도.
* 도면의 주요 부분에 대한 부호의 설명
201 : 물리계층 프로세서202 : ATM SAR 프로세서
203 : 고속 IP 룩-업 및 패킷 처리 기능 프로세서
204 : 패킷 전달 기능 프로세서205 : DPRAM 패킷 메모리
206 : 로컬 메모리
상기 목적을 달성하기 위한 본 발명은, 이중포트램(DPRAM)을 이용한 아이피(IP) 패킷 전달 장치에 있어서, ATM(Asynchronous Transfer Mode) 셀을 전달하기 위한 셀 전달수단; 상기 셀 전달수단으로부터 ATM 셀을 재결합하여 IP 패킷을 구성한 후 패킷 전달수단으로 송신하고, 상기 패킷 전달수단을 통해 수신된 IP 패킷을 ATM 셀 형태로 분할한 후 상기 셀 전달수단으로 전송하는 셀 처리수단; 상기 셀 처리수단을 통해 전달되는 IP 패킷을 상기 이중포트램 패킷 메모리에 저장한 후 로컬 메모리의 IP 패킷 수신 상태 큐를 통하여 패킷 처리수단으로 전달하고, 상기 패킷 처리수단을 통해 처리된 IP 패킷을 상기 이중포트램 패킷 메모리에 저장한 후 상기 로컬 메모리의 IP 패킷 송신 버퍼 큐를 통하여 상기 셀 처리 수단으로 전달하는 상기 패킷 전달수단; 및 상기 이중포트램 패킷 메모리를 통해 전달된 IP 패킷을 IP 상위 프로토콜 처리기능에 따라 처리하기 위한 상기 패킷 처리수단을 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명은, 이중포트램(DPRAM)을 이용한 아이피(IP) 패킷 전달 장치에 적용되는 아이피 패킷 전달 방법에 있어서, 물리계층 프로세서로부터 ATM 셀을 재결합하여 IP 패킷을 구성한 후 패킷 전달 기능 프로세서로 송신하는 제 1 단계; 상기 물리계층 프로세서를 통해 전달되는 IP 패킷을 상기 이중포트램 패킷 메모리에저장한 후, 로컬 메모리의 IP 패킷 수신 상태 큐를 통하여 고속 IP 룩-업 및 패킷 처리 기능 프로세서로 전달하는 제 2 단계; 상기 고속 IP 룩-업 및 패킷 처리 기능 프로세서가 상기 이중포트램 패킷 메모리를 통해 전달된 IP 패킷을 IP 상위 프로토콜 처리기능에 따라 처리하는 제 3 단계; 상기 고속 IP 룩-업 및 패킷 처리 기능 프로세서를 통해 처리된 IP 패킷을 상기 이중포트램 패킷 메모리에 저장한 후, 상기 로컬 메모리의 IP 패킷 송신 버퍼 큐를 통하여 상기 ATM SAR(Segmentation and Re-assembly) 프로세서로 전달하는 제 4 단계; 및 상기 패킷 전달 기능 프로세서를 통해 수신된 IP 패킷을 ATM 셀 형태로 분할한 후 상기 물리계층 프로세서로 전송하는 제 5 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명은, 프로세서를 구비한 이중포트램(DPRAM)을 이용한 아이피(IP) 패킷 전달 장치에, 물리계층 프로세서로부터 ATM 셀을 재결합하여 IP 패킷을 구성한 후 패킷 전달 기능 프로세서로 송신하는 제 1 기능; 상기 물리계층 프로세서를 통해 전달되는 IP 패킷을 상기 이중포트램 패킷 메모리에 저장한 후, 로컬 메모리의 IP 패킷 수신 상태 큐를 통하여 고속 IP 룩-업 및 패킷 처리 기능 프로세서로 전달하는 제 2 기능; 상기 고속 IP 룩-업 및 패킷 처리 기능 프로세서가 상기 이중포트램 패킷 메모리를 통해 전달된 IP 패킷을 IP 상위 프로토콜 처리기능에 따라 처리하는 제 3 기능; 상기 고속 IP 룩-업 및 패킷 처리 기능 프로세서를 통해 처리된 IP 패킷을 상기 이중포트램 패킷 메모리에 저장한 후, 상기 로컬 메모리의 IP 패킷 송신 버퍼 큐를 통하여 상기 ATM SAR(Segmentation and Re-assembly) 프로세서로 전달하는 제 4 기능; 및 상기 패킷 전달 기능 프로세서를 통해 수신된 IP 패킷을 ATM 셀 형태로 분할한 후 상기 물리계층 프로세서로 전송하는 제 5 기능을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 2 는 본 발명에 따른 DPRAM을 이용한 IP 패킷 전달 장치의 일실시예 구성도이다.
도 2에 도시된 바와 같이, DPRAM을 이용한 IP 패킷 전달 장치는, 유토피아(UTOPIA) 인터페이스를 통하여 ATM 셀을 송수신하는 물리계층 프로세서(201)와, 물리계층 프로세서(201)에서 수신 UTOPIA 인터페이스를 통하여 전달되는 셀을 IP 패킷 재결합 작업을 통해 패킷 버퍼에 저장하고, 패킷 전달 기능 프로세서(204)를 통해 수신된 IP 패킷을 ATM 셀 형태로 분할한 후, 송신 UTOPIA 인터페이스를 통하여 물리계층 프로세서(201)로 전송하는 ATM SAR 프로세서(202)와, DPRAM 패킷 메모리(205)를 통해 수신된 IP 패킷을 처리한 후 DPRAM 패킷 메모리(205)를 통해 전달하는 고속 IP 룩-업 및 패킷 처리 기능 프로세서(203)와, DPRAM 패킷 메모리(205)에 IP 패킷을 저장할 공간이 있을 경우 ATM SAR 프로세서(202)로부터 IP 패킷을 32비트 단위의 수신 UTOPIA+인터페이스를 통하여 읽어내어 DPRAM 패킷 메모리(205)에 저장한 후, 로컬 메모리(206)의 IP 패킷 수신상태 큐를 통하여 고속 IP 룩-업(Look-Up) 및 패킷 처리 기능 프로세서(203)로 64비트 단위의 고속 로컬 버스를 통하여 전달하고, 고속 IP 룩-업 및 패킷 처리 기능 프로세서(203)에서 처리된 IP 패킷을 역으로 64비트 단위의 고속 로컬 버스를 통하여 DPRAM 패킷 메모리(205)에 저장한 후, 로컬 메모리(206)의 IP 패킷 송신 버퍼 큐를 통하여 전달하며, ATM SAR 프로세서(202)가 IP 패킷을 받을 준비가 되어 있을 경우 송신 UTOPIA+인터페이스를 통하여 IP 패킷을 전달하는 기능을 제공하기 위한 패킷 전달 기능 프로세서(204)를 구비한다.
이와 같이, 고속의 전용 로컬버스와 DPRAM을 사용하여 고속 IP 룩-업 및 패킷 처리 기능 프로세서(203)로 IP 패킷을 전달하고, PCI 인터페이스를 통하여 ATM SAR 프로세서(202)에 대한 구성관리, 연결관리 등의 실시간이 요구되지 않는 기능만을 수행할 경우 기존에 PCI 버스가 가지고 있는 기본 구조상의 문제점을 해결할 수 있다.
도 3 은 상기 도 2에서 UTOPIA+를 통한 IP 패킷 전달 프레임에 대한 일실시예의 설명도로서, UTOPIA+인터페이스를 통하여 패킷 전달 기능 프로세서(204)와 ATM SAR 프로세서(202) 사이에 IP 패킷을 전달하는 방식을 도시한 것이다.
ATM SAR 프로세서(202)는 결합이 완성된 IP 패킷을 UTOPIA+인터페이스를 통하여 고속으로 전달할 때 IP 패킷을 일정길이로 분할하여 전달한다. 예를 들면, 도 3에 나타나 있는 바와 같이 전달할 IP 패킷(301)은 64바이트 단위의 일정길이로 분할된 후, IP 패킷의 처음에 해당되는 BOM(Begging of Message)(302)와 IP 패킷의 마지막에 해당되는 EOM(End of Message)(304)와 그 사이의 정보인 COM(Continuity of Message)(303)으로 분할되어 전달된다. 이는, IP 패킷이 64 바이트의 배수가 되어야 한다는 제약조건이 없으므로 EOM(304)의 경우 64 바이트 이하의 값을 취할 수 있다.
이와 같이, 패킷 전달 기능 프로세서(204)와 ATM SAR 프로세서(202)는 IP 패킷을 상호 전달할 때 일정길이로 분할하여 UTOPIA+인터페이스를 통하여 전달하며, 분할된 IP 패킷을 UTOPIA+인터페이스를 통하여 수신한 후 IP 패킷을 재결합하는 기능을 제공한다.
도 4 는 본 발명에 따른 DPRAM을 이용한 IP 패킷 전달 장치 중 패킷 전달 기능 프로세서의 구조를 나타낸 일실시예 구성도이다.
도 4에 도시된 바와 같이, 패킷 전달 기능 프로세서의 구조는, 수신 셀 버퍼(402)에 셀을 저장할 공간이 있을 경우 ATM SAR 프로세서(202)로부터IP 패킷 분할 정보를 받아들여 저장하는 기능을 제공하기 위한 수신 UTOPIA+처리부(401)와, 수신 셀 버퍼(402)에 셀이 있을 경우 이를 DPRAM 패킷 메모리(205)내에 IP 패킷을 재결합하기 위한 DPRAM 패킷 결합부(403)와, 송신 셀 버퍼(406)에 셀을 저장할 공간이 있을 경우 DPRAM 패킷 메모리 (205)내에 저장된 IP 패킷을 분할하여 저장하기 위한 DPRAM 패킷 분할부(405)와, 송신 셀 버퍼(406)에 저장되어 있는 셀을 송신UTOPIA+인터페이스를 통하여 전달하기 위한 송신 UTOPIA+처리부(407)와, DPRAM 패킷 결합 부(403)와 DPRAM 패킷 분할부(405)가 DPRAM 패킷 메모리(205)를 액세스하는 것을 중재하기 위한 DPRAM 액세스 중재부(404)와, 패킷 전달 기능 프로세서(204)의 동작모드, 동작상태, 인터럽트 발생 등을 고속 IP 룩-업 및 패킷 처리 기능 프로세서(203) 사이에 통신하기 위한 내부 레지스터(408)를 구비한다.
여기서, 수신 셀 버퍼(402)와 송신 셀 버퍼(406)는 2개의 64바이트 단위의 셀 버퍼로 구성되어 셀을 수신함과 동시에 셀을 전달할 수 있어서 셀의 송/수신에 따른 별도의 처리 지연이 일어나지 않게 한다.
그리고, 내부 레지스터(408)는 도 5에 제시한 로컬 메모리(206)내의 다양한 큐를 고속 IP 룩-업 및 패킷 처리 기능 프로세서(203)가 액세스할 수 있는 제어기능도 제공한다.
도 5 는 본 발명에 따른 DPRAM을 이용한 IP 패킷 전달 장치 중 로컬 메모리의 구조를 나타낸 일실시예 설명도이다.
도 5에 도시된 바와 같이, 로컬메모리(206)내에는 송신 버퍼 큐(TBQ)(501), 송신 상태 큐(TSQ)(502), 프리 버퍼 큐(FBQ)(503), 수신 상태 큐(RSQ)(504)가 존재한다.
송신 버퍼 큐(501)는 고속 IP 룩-업 및 패킷 처리 기능 프로세서(203)가 DPRAM 패킷 메모리(205)에 전달한 IP 패킷 정보를 DPRAM 패킷 분할부(405)에 알려주고, 송신 상태 큐(502)는 DPRAM 패킷 분할부(405)에서 IP 패킷을 분할한 상태 정보를 고속 IP 룩-업 및 패킷 처리 기능 프로세서(203)에게 전달하며, 프리 버퍼 큐(503)는 고속 IP 룩-업 및 패킷 처리 기능 프로세서(203)가 DPRAM 패킷 메모리(205)내에 IP 패킷을 저장 가능한 프리 버퍼 영역에 대한 정보를 DPRAM 패킷 결합부(403)에게 알려주기 위하여 사용되며, 수신 상태 큐(504)는 DPRAM 패킷 결합부(403)가 IP 패킷을 재결합한 상태를 고속 IP 룩-업 및 패킷 처리 기능 프로세서(203)에게 알려주기 위하여 사용된다.
도 6 은 상기 도 5의 로컬 메모리에 포함된 송신 버퍼 큐의 내부 구조에 대한 일실시예 설명도이다.
도 6에 도시된 바와 같이, 송신 버퍼 큐(501)는 회전 링(Circular Ring) 구조로서 송신 버퍼 큐(501)에 대한 베이스 어드레스 정보는 TBQ 베이스 포인터(601)가 제공한다. 고속 IP 룩-업 및 패킷 처리 기능 프로세서(203)는 전달할 IP 패킷이 있을 경우 TBQ 베이스 포인터(601)로부터 송신 IP 패킷에 대한 정보(603)를 송신 버퍼 큐(501)를 통하여 순차적으로 전달하며, 송신 버퍼 큐(501)의 마지막 영역까지 사용할 경우 송신 버퍼 큐(501)의 처음 영역부터 작업을 재개하는 과정을 반복 수행한다.
DPRAM 패킷 분할부(405)는 송신 버퍼 큐(501)를 순차적으로 검색하면서 송신 IP 패킷에 대한 정보가 있을 경우 이에 대한 정보(603)를 사용하여 IP 패킷을 분할하는 기능을 제공한다. 현재 TBQ 사용 포인터(602)는 DPRAM 패킷 분할부(405)가 앞으로 IP 패킷 분할작업을 할 IP 패킷에 대한 정보(603)를 가지고 있는 송신 버퍼 큐(501) 내의 엔트리 위치 정보를 나타낸다.
송신 패킷에 대한 정보(603)에는 1비트의 플래그 정보 F와 16비트의 송신 패킷 버퍼 포인터와 32비트의 송신 패킷의 길이 정보로 이루어진다. 플래그 정보 F는 고속 IP 룩-업 및 패킷 처리 기능 프로세서(203)가 송신 패킷에 대한 정보(603)를 송신 버퍼 큐(501)에 저장하면서 '1'로 셋팅하며 DPRAM 패킷 분할 블럭(405)이 송신 패킷에 대한 정보(603)를 송신 버퍼 큐(501)로부터 가져가면서 '0'으로 리셋 함으로서 송신 버퍼 큐(501)에서 유효한 엔트리 영역에 대한 세마포어(Semaphore) 정보를 제공한다. 16비트의 송신 패킷 버퍼 포인터는 DPRAM 패킷 메모리(205)내의 송신 패킷 버퍼(예 : 송신 패킷 버퍼(604) 또는 송신 패킷 버퍼(606)),의 위치를 나타낸다. 32비트의 송신 패킷의 길이 정보는 송신 IP 패킷의 길이를 나타낸다.
송신 IP 패킷의 길이가 송신 패킷 버퍼의 크기보다 클 경우 송신 패킷 버퍼(604)의 마지막 영역에 있는 포인터를 사용하여 연속되는 송신 패킷 버퍼(605)를 링크할 수도 있으며, 이 경우 DPRAM 패킷 분할 블럭(405)은 32비트의 송신 패킷의 길이 정보 만큼 송신 패킷 버퍼(604)와 송신 패킷 버퍼(605)를 사용하여 IP 패킷을 분할하는 작업을 수행한다.
도 7 은 상기 도 5의 로컬 메모리에 포함된 송신 상태 큐의 내부 구조에 대한 일실시예 설명도이다.
도 7에 도시된 바와 같이, 송신 상태 큐(502)는 회전 링(Circular Ring) 구조로서 송신 상태 큐(502)에 대한 베이스 어드레스 정보는 TSQ 베이스 포인터(701)가 제공한다. DPRAM 패킷 분할부(405)는 IP 패킷 분할 작업 완료된 IP 패킷이 있을 경우 TSQ 베이스 포인터(701)로부터 송신 완료 IP 패킷에 대한 정보(703)를 송신상태 큐(502)를 통하여 순차적으로 전달하며, 송신 상태 큐(502)의 마지막 영역까지 사용할 경우 송신 상태 큐(502)의 처음 영역부터 작업을 재개하는 과정을 반복한다.
고속 IP 룩-업 및 패킷 처리 기능 프로세서(203)는 송신 상태 큐(502)를 순차적으로 검색하면서 송신 완료된 IP 패킷에 대한 정보를 파악할 수 있다. 현재 TSQ 사용 포인터(702)는 DPRAM 패킷 분할부(405)가 분할 완료될 IP 패킷에 대한 상태 정보를 저장할 송신 상태 큐(502) 내의 위치 정보를 나타내는 것이다.
송신 패킷에 대한 상태 정보(703)에는 1비트의 플래그 정보 F와 16비트의 송신 완료 버퍼 포인터 정보로 이루어진다. 플래그 정보 F는 DPRAM 패킷 분할부(405)가 송신 완료한 패킷에 대한 정보(703)를 송신 상태 큐(502)에 저장하면서 '1'로 셋팅하며, 고속 IP 룩-업 및 패킷 처리 기능 프로세서(203)에서 이 송신 패킷에 대한 정보(703)를 송신 상태 큐(502)로부터 가져가면서 '0'으로 리셋 함으로서 송신 상태 큐(502)의 유효한 엔트리 영역에 대한 세마포어(Semaphore) 정보를 제공한다.
16비트의 송신 완료 버퍼 포인터는 DPRAM 패킷 메모리(205)내의 송신 패킷 버퍼(예 : 송신 패킷 버퍼(704) 또는 송신 패킷 버퍼 (706))의 위치를 나타낸다. 또한, 16비트의 송신 완료 버퍼 포인터는 송신 IP 패킷의 길이가 송신 패킷 버퍼의 크기보다 커서 패킷 버퍼가 링크 되어있을 경우(예 : 송신 패킷 버퍼(704) 또는 송신 패킷 버퍼(705))에 IP 패킷의 첫 번째 송신 패킷 버퍼(604)만을 알려준다. 이와 같이 16비트의 송신 완료 버퍼 포인터 값을 사용하여 IP 룩-업 및 패킷 처리 기능프로세서(203)는 DPRAM 패킷 메모리(205) 내에서 전송 완료된 IP 패킷 버퍼의 영역을 파악하여 새로운 IP 패킷의 전달에 재사용한다.
도 8 은 본 발명에 따른 DPRAM을 이용한 IP 패킷 전달 장치 중 DPRAM 패킷 분할부의 구조를 나타낸 일실시예 흐름도이다.
도 8에 도시된 바와 같이, DPRAM 패킷 분할부(405)는 송신 버퍼 큐 내 송신 패킷이 있는지를 확인하여(801) 있을 경우 송신 버퍼 큐(501)로부터 송신 패킷 버퍼 정보(603)를 가져오고(802), 송신 패킷이 없을 경우 (801)과정을 반복 수행한다.
이후, 송신 셀 버퍼(406)에 셀을 전달이 가능한지를 확인하여(803) 있을 경우 송신 패킷 버퍼로부터 셀을 읽어 셀 버퍼에 전달하며(804), 그렇지 않을 경우 (803)과정을 반복 수행한다.
이렇게, 송신 셀 버퍼에 셀을 전달하는 작업을 완료한 후, 송신 IP 패킷의 분할 작업이 완료되었는지를 확인하여(805) IP 패킷의 분할이 완료될 경우 현재 송신 상태 큐(502)를 사용하여 송신 패킷에 대한 정보(703)를 전달한 후(806), IP 패킷 분할이 완료되지 않았을 경우 새로운 IP 패킷에 대한 송신 작업을 재개하기 위하여 송신 버퍼 큐 내 송신 패킷이 있는지를 확인하는 과정(801)으로 진행하고, 송신 IP 패킷의 분할이 완료되지 않았을 경우 현재 사용중인 송신 IP 패킷 버퍼의 분할 작업이 완료되었는지를 확인한다(807).
확인결과, 현재 사용중인 송신 IP 패킷 버퍼의 분할 작업이 완료되었을 경우 현재 송신 패킷 버퍼로부터 다음 송신 패킷 버퍼 포인터를 사용하여 다음 송신패킷의 위치를 파악하여 IP 패킷의 분할 작업을 수행한 후(808), 송신 셀 버퍼에 셀 전달이 가능한지를 확인하는 과정(803)부터 반복 수행하고, 그렇지 않을 경우 바로 현재 송신 버퍼를 사용하여 IP 패킷의 분할 작업을 하도록 (803)과정을 반복 수행한다.
도 9 는 상기 도 5의 로컬 메모리에 포함된 프리 버퍼 큐의 내부 구조에 대한 일실시예 설명도이다.
도 9에 도시된 바와 같이, 프리 버퍼란 수신되는 IP 패킷을 저장할 수 있는 버퍼를 의미하며, 고속 IP 룩-업 및 패킷 처리 기능 프로세서(203)가 프리 버퍼 큐(503)를 통하여 이와 같은 정보를 전달하게 된다. 프리 버퍼 큐(503)는 회전 링(Circular Ring) 구조로서 프리 버퍼 큐(503)에 대한 베이스 어드레스 정보는 FBQ 베이스 포인터(901)가 제공한다. 고속 IP 룩-업 및 패킷 처리 기능 프로세서(203)는 프리 버퍼가 있을 경우 FBQ 베이스 포인터(901)로부터 프리 버퍼에 대한 정보(903)를 프리 버퍼 큐(503)를 통하여 순차적으로 전달하며 프리 버퍼 큐(503)의 마지막 영역까지 사용할 경우 프리 버퍼 큐(503)의 처음 영역부터 작업을 재개하는 과정을 반복한다.
DPRAM 패킷 결합부(403)는 프리 버퍼 큐(503)를 순차적으로 검색하면서 수신 IP 패킷이 있을 경우 프리 버퍼를 사용하여 IP 패킷을 결합하는 기능을 제공한다. 현재 FBQ 사용 포인터(902)는 DPRAM 패킷 결합부(403)가 앞으로 사용할 프리 버퍼에 대한 정보(903)를 가지고 있는 프리 버퍼 큐(503) 내의 엔트리에 대한 위치 정보를 나타낸다.
프리 버퍼에 대한 정보(903)에는 1비트의 플래그 정보 F와 16비트의 프리 버퍼 포인터 정보로 이루어진다. 플래그 정보 F는 고속 IP 룩-업 및 패킷 처리 기능 프로세서(203)가 프리 버퍼 정보(903)를 프리 버퍼 큐(503)에 저장하면서 '1'로 셋팅하며, DPRAM 패킷 결합부(403)가 프리 버퍼에 대한 정보(903)를 프리 버퍼 큐(503)로부터 가져가면서 '0'으로 리셋 함으로서 프리 버퍼 큐(503)내에서 유효한 엔트리 영역에 대한 세마포어(Semaphore) 정보를 제공한다. 16비트의 프리 버퍼 포인터는 DPRAM 패킷 메모리(205)내의 수신 패킷 버퍼(904)의 위치를 나타낸다.
도 10 은 상기 도 5의 로컬 메모리에 포함된 수신 상태 큐의 내부 구조에 대한 일실시예 흐름도이다.
도 10에 도시된 바와 같이, 수신 상태 큐란 수신 완료된 IP 패킷의 상태를 고속 IP 룩-업 및 패킷 처리 기능 프로세서(203)에 전달하기 위한 큐이다. 수신 상태 큐(504)는 회전 링(Circular Ring) 구조로서 수신 상태 큐(504)에 대한 베이스 어드레스 정보는 RSQ 베이스 포인터(1001)가 제공한다. DPRAM 패킷 결합부(403)는 IP 패킷에 대한 결합이 완성될 경우 수신 상태 큐(504)의 RSQ 베이스 포인터(1001)로부터 수신 패킷 정보(1003)를 수신 상태 큐(504)를 통하여 순차적으로 전달하며 수신 상태 큐(504)의 마지막 영역까지 사용할 경우 수신 상태 큐(504)의 처음 영역부터 작업을 재개하는 과정을 반복한다.
고속 IP 룩-업 및 패킷 처리 기능 프로세서(203)는 수신 상태 큐(504)를 순차적으로 검색하면서 수신 IP 패킷에 상태 정보(1003)를 수집하게 된다. 현재 RSQ 사용 포인터(1002)는 DPRAM 패킷 결합부(403)가 앞으로 IP 패킷 결합이 완성된 IP패킷에 대한 정보를 저장할 수신 상태 큐(504)내의 엔트리에 대한 위치 정보를 나타낸다.
수신 패킷 정보(1003)에는 1 비트의 플래그 정보 F와 16비트의 수신 패킷 버퍼 포인터 정보 및 32 비트의 수신 패킷 길이 정보로 이루어진다. 플래그 정보 F는 DPRAM 패킷 결합부(403)가 수신 패킷 정보(1003)를 수신 상태 큐(504)에 저장하면서 '1'로 셋팅하며, 고속 IP 룩-업 및 패킷 처리 기능 프로세서(203)가 수신 패킷 정보(1003)를 수신 상태 큐(504)로부터 가져가면서 '0'으로 리셋 함으로서 수신 상태 큐(504) 내에서 유효한 엔트리 영역에 대한 세마포어(Semaphore) 정보를 제공한다. 16비트의 수신 패킷 버퍼 포인터는 DPRAM 패킷 메모리(205)내의 수신 패킷 버퍼(예 : 수신 패킷 버퍼(1004) 또는 수신 패킷 버퍼(1006))의 위치를 나타낸다. 32 비트의 수신 패킷 길이 정보는 수신된 IP 패킷의 길이를 나타낸다.
수신 IP 패킷의 길이가 수신 버퍼의 크기보다 클 경우 새롭게 사용하는 수신 패킷 버퍼(예 : 수신 패킷 버퍼(1005))에 대한 포인터 정보를 이전 수신 패킷 버퍼(904)의 다음 포인터 영역에 표기하는 방식으로, 수신 패킷 버퍼를 링크 함으로서 동일한 크기의 프리 버퍼를 사용하여 가변 길이의 IP 패킷을 저장 가능한 구조를 제공한다.
도 11 은 본 발명에 따른 DPRAM을 이용한 IP 패킷 전달 장치 중 DPRAM 패킷 결합부의 구조를 나타낸 일실시예 흐름도이다.
도 11에 도시된 바와 같이, DPRAM 패킷 결합부(403)는 프리 버퍼 큐(503) 내에 프리 버퍼가 있는지를 확인하여(1101) 있을 경우 프리 버퍼 큐(503)로부터 프리 버퍼 정보(903)를 가져오고(1102), 프리 버퍼가 없을 경우 (1101)과정을 반복 수행한다.
이후, 프리 버퍼에 저장 예정인 IP 패킷 정보가 BOM(302)인지를 확인하여(1103) 아닐 경우 수신 패킷 버퍼의 링크 작업이 필요하므로 현재 프리 버퍼의 다음 포인터에 이전 수신 패킷 버퍼의 포인터 정보를 저장하여 수신 패킷 버퍼의 링크 작업을 수행하게 되며(1104), 프리 버퍼에 저장할 IP 패킷 정보가 BOM(302)일 경우 별도의 수신 패킷 버퍼에 대한 링크 작업은 하지 않는다.
이후, 수신 셀 버퍼 내에 수신 셀이 있는지를 확인하여(1105) 있을 경우 프리 패킷 버퍼에 수신 셀의 재결합 작업을 수행하고(1106), 수신 셀이 없으면 수신 셀 버퍼 내에 셀이 있는지를 확인하는 과정(1105)부터 반복 수행한다.
이어서, 이전 수신 셀이 EOM(304)인지를 확인하여(1107) EOM일 경우 IP 패킷의 결합이 완성된 단계이므로 수신 상태 큐(504)에 수신 패킷에 대한 결합 정보를 저장한 후(1108), 프리 버퍼 큐내에 프리 버퍼가 있는지를 확인하는 과정(1101)으로 진행하고, EOM이 아닐 경우 현재 사용중인 프리 패킷 버퍼의 사용이 완료되었는지를 확인하여(1109) 사용이 완료되었을 경우 새로운 프리 버퍼가 필요하므로 프리 버퍼 큐내 프리 버퍼가 있는지를 확인하는 과정(1101)으로 진행하고, 그렇지 않을 경우 기존의 프리 버퍼를 사용하여 IP 패킷의 결합 작업을 계속하도록 수신 셀 버퍼 내에 셀이 있는지를 확인하는 과정(1105)부터 반복 수행한다.
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크등)에 저장될 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명은, ATM 기반 IP 패킷을 IP 검색 및 처리 기능으로 전달하는 방식을 고속 로컬버스와 DPRAM을 사용하여 전달하는 방식으로서 IP 패킷의 전달속도가 고속인 경우에 IP 검색 및 처리 기능과의 IP 패킷 버퍼 처리를 IP 검색 및 처리 기능의 처리 속도에 맞게 흐름제어를 하면서 전달하는 방식으로서 이와 같은 구조에서 로컬버스와 DPRAM은 ATM SAR과 IP 검색 및 처리 기능 사이에서 전용으로 운용될 수 있으므로 ATM 기반 IP 패킷을 IP 검색 및 처리 기능에 고속으로 전달할 수 있는 효과가 있다.

Claims (10)

  1. 이중포트램(DPRAM)을 이용한 아이피(IP) 패킷 전달 장치에 있어서,
    ATM(Asynchronous Transfer Mode) 셀을 전달하기 위한 셀 전달수단;
    상기 셀 전달수단으로부터 ATM 셀을 재결합하여 IP 패킷을 구성한 후 패킷 전달수단으로 송신하고, 상기 패킷 전달수단을 통해 수신된 IP 패킷을 ATM 셀 형태로 분할한 후 상기 셀 전달수단으로 전송하는 셀 처리수단;
    상기 셀 처리수단을 통해 전달되는 IP 패킷을 상기 이중포트램 패킷 메모리에 저장한 후 로컬 메모리의 IP 패킷 수신 상태 큐를 통하여 패킷 처리수단으로 전달하고, 상기 패킷 처리수단을 통해 처리된 IP 패킷을 상기 이중포트램 패킷 메모리에 저장한 후 상기 로컬 메모리의 IP 패킷 송신 버퍼 큐를 통하여 상기 셀 처리 수단으로 전달하는 상기 패킷 전달수단; 및
    상기 이중포트램 패킷 메모리를 통해 전달된 IP 패킷을 IP 상위 프로토콜 처리기능에 따라 처리하기 위한 상기 패킷 처리수단
    을 포함하는 이중포트램을 이용한 아이피 패킷 전달 장치.
  2. 제 1 항에 있어서,
    상기 패킷 전달수단과 상기 셀 처리 수단 간에 IP 패킷을 전달할 때,
    IP 패킷을 소정길이로 분할하여 IP 패킷의 처음에 해당되는 BOM(Begging ofMessage)과 IP 패킷의 마지막에 해당되는 EOM(End of Message)과 그 사이의 정보인 COM(Continuity of Message)으로 분할하여 전달하는 것을 특징으로 하는 이중포트램을 이용한 아이피 패킷 전달 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 패킷 전달수단은,
    수신 셀 버퍼에 셀을 저장할 공간이 있을 경우, 상기 셀 처리 수단으로부터 IP 패킷 분할 정보를 받아들여 저장하는 기능을 제공하기 위한 수신 유토피아(UTOPIA+) 처리부;
    상기 수신 셀 버퍼에 셀이 있을 경우, 상기 이중포트램 패킷 메모리내에 IP 패킷을 재결합하기 위한 이중포트램 패킷 결합부;
    송신 셀 버퍼에 셀을 저장할 공간이 있을 경우, 상기 이중포트램 패킷 메모리 내에 저장된 IP 패킷을 분할하여 저장하기 위한 이중포트램 패킷 분할부;
    상기 송신 셀 버퍼에 저장되어 있는 셀을 송신 유토피아(UTOPIA+) 인터페이스를 통하여 상기 셀 처리 수단으로 전달하기 위한 송신 유토피아(UTOPIA+) 처리부;
    상기 이중포트램 패킷 결합부 및 상기 이중포트램 패킷 분할부가 상기 이중포트램 패킷 메모리를 액세스하는 것을 중재하기 위한 이중포트램 액세스 중재부; 및
    패킷 전달 기능 프로세서의 동작모드, 동작상태, 인터럽트 발생을 고속 IP 룩-업 및 패킷 처리 기능 프로세서 사이에 통신하기 위한 내부 레지스터부
    를 포함하는 이중포트램을 이용한 아이피 패킷 전달 장치.
  4. 제 3 항에 있어서,
    상기 수신 셀 버퍼 및 상기 송신 셀 버퍼는,
    2개의 64바이트 단위의 셀 버퍼로 구성되어 셀을 수신하고 셀을 전달하는 과정을 동시에 수행할 수 있어, 셀의 송/수신에 따른 별도의 처리 지연이 일어나지 않게 하고,
    상기 내부 레지스터부는,
    상기 로컬 메모리내의 다양한 큐를 고속 IP 룩-업 및 패킷 처리 기능 프로세서가 액세스할 수 있도록 하는 것을 특징으로 하는 이중포트램을 이용한 아이피 패킷 전달 장치.
  5. 이중포트램(DPRAM)을 이용한 아이피(IP) 패킷 전달 장치에 적용되는 아이피 패킷 전달 방법에 있어서,
    물리계층 프로세서로부터 ATM 셀을 재결합하여 IP 패킷을 구성한 후 패킷 전달 기능 프로세서로 송신하는 제 1 단계;
    상기 물리계층 프로세서를 통해 전달되는 IP 패킷을 상기 이중포트램 패킷 메모리에 저장한 후, 로컬 메모리의 IP 패킷 수신 상태 큐를 통하여 고속 IP 룩-업 및 패킷 처리 기능 프로세서로 전달하는 제 2 단계;
    상기 고속 IP 룩-업 및 패킷 처리 기능 프로세서가 상기 이중포트램 패킷 메모리를 통해 전달된 IP 패킷을 IP 상위 프로토콜 처리기능에 따라 처리하는 제 3 단계;
    상기 고속 IP 룩-업 및 패킷 처리 기능 프로세서를 통해 처리된 IP 패킷을 상기 이중포트램 패킷 메모리에 저장한 후, 상기 로컬 메모리의 IP 패킷 송신 버퍼 큐를 통하여 상기 ATM SAR(Segmentation and Re-assembly) 프로세서로 전달하는 제 4 단계; 및
    상기 패킷 전달 기능 프로세서를 통해 수신된 IP 패킷을 ATM 셀 형태로 분할한 후 상기 물리계층 프로세서로 전송하는 제 5 단계
    를 포함하는 이중포트램을 이용한 아이피 패킷 전달 방법.
  6. 제 5 항에 있어서,
    상기 패킷 전달 기능 프로세서와 상기 ATM SAR 프로세서 간에 IP 패킷을 전달할 때,
    IP 패킷을 소정길이로 분할하여 IP 패킷의 처음에 해당되는 BOM(Begging of Message)과 IP 패킷의 마지막에 해당되는 EOM(End of Message)과 그 사이의 정보인COM(Continuity of Message)으로 분할하여 전달하는 것을 특징으로 하는 이중포트램을 이용한 아이피 패킷 전달 방법.
  7. 제 5 항에 있어서,
    상기 로컬메모리는,
    상기 고속 IP 룩-업 및 패킷 처리 기능 프로세서가 상기 이중포트램 패킷 메모리에 전달한 IP 패킷 정보를 이중포트램 패킷 분할부에 알려주기 위한 송신 버퍼 큐와, 상기 이중포트램 패킷 분할부를 통해 IP 패킷을 분할한 상태 정보를 전달하기 위한 송신 상태 큐와, 상기 고속 IP 룩-업 및 패킷 처리 기능 프로세서가 상기 이중포트램 패킷 메모리 내에 IP 패킷을 저장 가능한 프리 버퍼 영역에 대한 정보를 이중포트램 패킷 결합부로 통보하기 위한 프리 버퍼 큐 및 상기 이중포트램 패킷 결합부가 IP 패킷을 재결합한 상태를 상기 고속 IP 룩-업 및 패킷 처리 기능 프로세서로 통보하기 위한 수신 상태 큐를 포함하는 것을 특징으로 하는 이중포트램을 이용한 아이피 패킷 전달 방법.
  8. 제 7 항에 있어서,
    상기 이중포트램 패킷 분할부에서의 패킷 분할 과정은,
    송신 버퍼 큐 내 송신 패킷의 여부에 따라, 송신 버퍼 큐로부터 송신 패킷버퍼 정보를 불러오는 제 6 단계;
    송신 셀 버퍼에 셀 전달이 가능한지의 여부에 따라, 상기 송신 패킷 버퍼로부터 셀을 읽어 셀 버퍼로 전달하는 제 7 단계;
    상기 송신 셀 버퍼에 셀을 전달하는 작업을 완료한 후, 송신 IP 패킷의 분할 작업이 완료되었는지를 확인하여 IP 패킷의 분할이 완료될 경우 현재 송신 상태 큐를 사용하여 송신 패킷에 대한 정보를 전달한 후, 상기 제 6 단계로 진행하고, 송신 IP 패킷의 분할이 완료되지 않았을 경우 현재 사용중인 송신 IP 패킷 버퍼의 분할 작업이 완료되었는지를 확인하는 제 8 단계; 및
    상기 제 8 단계의 확인결과에 따라, 현재 사용중인 송신 IP 패킷 버퍼의 분할 작업이 완료되면 현재 송신 패킷 버퍼로부터 다음 송신 패킷 버퍼 포인터를 사용하여 다음 송신 패킷의 위치를 파악하여 IP 패킷의 분할 작업을 수행하는 제 9 단계
    를 포함하는 이중포트램을 이용한 아이피 패킷 전달 방법.
  9. 제 7 항에 있어서,
    상기 이중포트램 패킷 결합부에서의 패킷 결합 과정은,
    상기 프리 버퍼 큐 내에 프리 버퍼가 있는지의 여부에 따라, 상기 프리 버퍼 큐로부터 프리 버퍼 정보를 가져오는 제 6 단계;
    상기 프리 버퍼에 저장 예정인 IP 패킷 정보가 BOM(Begging of Message)인지의 여부에 따라 현재 프리 버퍼의 다음 포인터에 이전 수신 패킷 버퍼의 포인터 정보를 저장하여 수신 패킷 버퍼의 링크 작업을 수행하는 제 7 단계;
    상기 수신 셀 버퍼 내에 수신 셀이 있는지를 확인하여 있을 경우 프리 패킷 버퍼에 수신 셀의 재결합 작업을 수행하고, 수신 셀이 없으면 상기 수신 셀 버퍼 내에 셀이 있는지를 확인하는 과정으로 진행하는 제 8 단계; 및
    이전 수신 셀이 EOM(End of Message)인지를 확인하여 EOM일 경우 IP 패킷의 수신 상태 큐에 수신 패킷에 대한 결합 정보를 저장한 후, 상기 제 6 단계로 진행하고, EOM이 아닐 경우 현재 사용중인 프리 패킷 버퍼의 사용이 완료되었는지를 확인하여 사용이 완료되었을 경우 상기 제 6 단계로 진행하며, 그렇지 않을 경우 기존의 프리 버퍼를 사용하여 IP 패킷의 결합 작업을 계속하도록 수신 셀 버퍼 내에 셀이 있는지를 확인하는 상기 제 8 단계로 진행하는 제 9 단계
    를 포함하는 이중포트램을 이용한 아이피 패킷 전달 방법.
  10. 프로세서를 구비한 이중포트램(DPRAM)을 이용한 아이피(IP) 패킷 전달 장치에,
    물리계층 프로세서로부터 ATM 셀을 재결합하여 IP 패킷을 구성한 후 패킷 전달 기능 프로세서로 송신하는 제 1 기능;
    상기 물리계층 프로세서를 통해 전달되는 IP 패킷을 상기 이중포트램 패킷 메모리에 저장한 후, 로컬 메모리의 IP 패킷 수신 상태 큐를 통하여 고속 IP 룩-업및 패킷 처리 기능 프로세서로 전달하는 제 2 기능;
    상기 고속 IP 룩-업 및 패킷 처리 기능 프로세서가 상기 이중포트램 패킷 메모리를 통해 전달된 IP 패킷을 IP 상위 프로토콜 처리기능에 따라 처리하는 제 3 기능;
    상기 고속 IP 룩-업 및 패킷 처리 기능 프로세서를 통해 처리된 IP 패킷을 상기 이중포트램 패킷 메모리에 저장한 후, 상기 로컬 메모리의 IP 패킷 송신 버퍼 큐를 통하여 상기 ATM SAR(Segmentation and Re-assembly) 프로세서로 전달하는 제 4 기능; 및
    상기 패킷 전달 기능 프로세서를 통해 수신된 IP 패킷을 ATM 셀 형태로 분할한 후 상기 물리계층 프로세서로 전송하는 제 5 기능
    을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR10-2001-0050192A 2001-08-21 2001-08-21 이중포트램을 이용한 아이피 패킷 전달 장치 및 그 방법 KR100428714B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0050192A KR100428714B1 (ko) 2001-08-21 2001-08-21 이중포트램을 이용한 아이피 패킷 전달 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0050192A KR100428714B1 (ko) 2001-08-21 2001-08-21 이중포트램을 이용한 아이피 패킷 전달 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20030016558A true KR20030016558A (ko) 2003-03-03
KR100428714B1 KR100428714B1 (ko) 2004-04-30

Family

ID=27719949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0050192A KR100428714B1 (ko) 2001-08-21 2001-08-21 이중포트램을 이용한 아이피 패킷 전달 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100428714B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804223B1 (ko) * 2006-06-14 2008-02-18 (주) 시스메이트 이중화된 플로우 레코드 메모리를 이용한 ip 플로우 정보 관리 시스템
KR101047427B1 (ko) * 2010-12-30 2011-07-08 국방과학연구소 버퍼 관리 장치 및 그 방법
KR101658360B1 (ko) * 2015-07-06 2016-09-21 차보영 가선 트램 전력공급 배전반 및 cctv 감시카메라 감시제어 시스템
US9870327B2 (en) 2012-01-18 2018-01-16 Huawei Technologies Co., Ltd. Message-based memory access apparatus and access method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100222180B1 (ko) * 1997-06-28 1999-10-01 김영환 비동기전송모드 단말기에서 중앙처리장치가 비동기전송모드응용 계층을 처리하는 장치 및 그 방법
EP1366796A3 (en) * 1997-11-11 2004-01-07 Mitsubishi Heavy Industries, Ltd. A wet gas processing method and the apparatus using the same
KR100307495B1 (ko) * 1999-07-30 2001-09-29 김진찬 Ｎｏ.7 신호방식을 수용하는 비동기전송모드 교환기
KR20010048910A (ko) * 1999-11-30 2001-06-15 김진찬 개인용 컴퓨터 내장형 ａｄｓｌ 모뎀장치
KR100355285B1 (ko) * 2000-11-23 2002-10-11 주식회사 하이닉스반도체 제어국 시스템에서의 로컬 라우터내 프로세서 보드

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804223B1 (ko) * 2006-06-14 2008-02-18 (주) 시스메이트 이중화된 플로우 레코드 메모리를 이용한 ip 플로우 정보 관리 시스템
KR101047427B1 (ko) * 2010-12-30 2011-07-08 국방과학연구소 버퍼 관리 장치 및 그 방법
US9870327B2 (en) 2012-01-18 2018-01-16 Huawei Technologies Co., Ltd. Message-based memory access apparatus and access method thereof
KR101658360B1 (ko) * 2015-07-06 2016-09-21 차보영 가선 트램 전력공급 배전반 및 cctv 감시카메라 감시제어 시스템

Also Published As

Publication number Publication date
KR100428714B1 (ko) 2004-04-30

Similar Documents

Publication Publication Date Title
US8843655B2 (en) Data transfer, synchronising applications, and low latency networks
USRE44151E1 (en) Switching ethernet controller
US7281030B1 (en) Method of reading a remote memory
US5761427A (en) Method and apparatus for updating host memory in an adapter to minimize host CPU overhead in servicing an interrupt
US20080084873A1 (en) Method, system, and computer program product for high-performance bonding resequencing
US20040034718A1 (en) Prefetching of receive queue descriptors
US6944688B1 (en) Queuing system using dual receive FIFO
US20030200363A1 (en) Adaptive messaging
JPH11134274A (ja) デバイス・ドライバ中の割込みオーバヘッドを低減させる機構
JPH08265270A (ja) 転送路割り当てシステム
US20120002680A1 (en) Interruption, at least in part, of frame transmission
EP1302854B1 (en) Asynchronous Data transfer
US10178018B2 (en) Transmission and reception devices
KR100428714B1 (ko) 이중포트램을 이용한 아이피 패킷 전달 장치 및 그 방법
US6052387A (en) Enhanced interface for an asynchronous transfer mode segmentation controller
US7292593B1 (en) Arrangement in a channel adapter for segregating transmit packet data in transmit buffers based on respective virtual lanes
US6601150B1 (en) Memory management technique for maintaining packet order in a packet processing system
CN111045817A (zh) 一种PCIe传输管理方法、系统和装置
US7886090B2 (en) Method for managing under-runs and a device having under-run management capabilities
JPH07111507A (ja) データ受信方式及び通信制御装置
JP2001024661A (ja) マルチキャスト方式とその交換方法
EP4161032A1 (en) Network packet-based remote memory access method and apparatus, and device and medium
KR100256679B1 (ko) 비동기 전달 모드 셀 세그멘테이션 장치
JP3623727B2 (ja) 通信方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee