KR20030014725A - 결정 피드백 등화기에서 에러 전파를 감소시키기 위한결정 피드백 시퀀스 추정을 위한 방법 및 장치 - Google Patents

Abstract

본 발명은 ATSC 측파대(VSB) 수신기에 대한 결정 피드백 등화기에서 에러 전파를 감소시키기 위한 장치 및 방법에 관한 것이다. 본 발명의 장치는 트렐리스 디코더, 및 상기 트렐리스 디코더의 경로 메모리 출력들(1030, 1060)에 결합된 결정 피드백 등화기(720)를 포함한다. 결정 피드백 등화기는 채널 등화에서 추정들로서 이들 최상의 추측들을 이용하는 트렐리스 디코더로부터 각 심볼에 대한 최상의 추측을 수신한다. 슬라이서 회로의 출력을 피드백하는 종래 기술들에 기초하여, 이들 최상의 추측들은 슬라이서로부터 하드 결정들보다 더 작은 에러 확률을 가지며, 따라서 에러 전파를 감소시킨다. 본 발명의 한 실시예에서, 제 1 등화기 및 트렐리스 디코더 조합은 심볼 스트림을 추정하는데 이용된다. 그후, 제 2 등화기 및 트렐리스 디코더 조합은 제 1 등화기 및 트렐리스 디코더 조합의 출력에 동작함으로써 에러를 더 최소화하는데 이용된다.

Description

결정 피드백 등화기에서 에러 전파를 감소시키기 위한 결정 피드백 시퀀스 추정을 위한 방법 및 장치{Apparatus and method for decision feedback sequence estimation for reduction of error propagation in a decision feedback equalizer}

디지털 고선명 텔레비전(HDTV : Digital High Definition Television) 대연합(Grand Alliance)은 텔레비전 산업에서 텔레비전 제조 및 연구 기구들의 그룹이다. 협력적인 수고의 기간이 흐른 후, 대연합은 디지털 HDTV 시스템들에 대한 표준을 개발하고 제안했다. 대연합 표준은 HDTV에 대한 공식 방송 표준으로서 미국 연방 통신 위원회(FCC : Federal Communication commission)에 의해 (몇 번 변경하여) 채택되었다. 표준은 고화질 텔레비전 시스템 위원회 디지털 텔레비전 표준("ATSC 표준(ATSC standard : Advanced Television System Committee standard)")으로서 알려져 있다.

지상 방송 채널들에 걸친 HDTV 전송에 대한 ATSC 표준은 10.76MHz의 속도로 여덟 개(8)의 레벨 잔류 측파대(VSB : vestigial sideband) 심볼 스트림으로서 변조된 열두 개(12)의 독립된 시간 다중화된 트렐리스 코딩된 데이터 스트림들의 시퀀스로 구성되는 신호를 이용한다. 이러한 신호는 표준 VHF 또는 UHF 지상 텔레비전 채널에 대응하는 육(6)MHz의 주파수 대역으로 변환되고, 그 후, 그 채널들에 걸쳐 신호가 방송된다.

ATSC 표준은 여덟 개(8)의 레벨(즉, 세(3)비트)의 1차원 배열에 따라 트렐리스 엔코딩되는 HDTV 신호의 두(2) 비트 데이터 심볼들을 요구한다. 각 데이터 심볼의 한 비트는 선행 코딩되고, 다른 것은 네 개(4)의 상태 트렐리스 코드에 따라 두 개의 코딩된 비트들을 생성하는 1/2 엔코딩 레이트에 속한다. 인터리빙의 목적을 위해, 열두 개(12)의 동일한 엔코더들 및 선행 코더들은 모든 열두 개의 연속적인데이터 심볼들에 대해 연속적으로 동작한다. 심볼들 0, 12, 24, 36, ...은 하나의 시리즈들로서 엔코딩된다. 심볼들 1, 13, 25, 37,...은 제 2 시리즈들로서 엔코딩된다. 심볼들 2, 13, 26, 38,...은 제 3 시리즈들로서 엔코딩된다. 이러한 방식으로 열두 개(12)의 전체 시리즈들에 대해 실행된다. 따라서, ATSC 표준은 신호에서 시분할 인터리빙된 데이터 심볼들의 열두(12) 시리즈들에 대한 HDTV 수신기에서 열두 개(12)의 트렐리스 E;코더들을 요구한다. HDTV 수신기에서 각 트렐리스 디코더는 코딩된 데이터 심볼들의 스트림에서 모든 열두 번째(12번째) 데이터 심볼을 디코딩한다.

ATSC 표준 수신기 트렐리스 디코더들은, 8-VSB 심볼들로 변환되고 변조되며 방송되기 직전에 트렐리스 엔코딩되었던 원래의 디지털 데이터를 복구하는데 이용된다. 트렐리스 엔코딩의 이용은 수신된 신호의 신호 대 노이즈 비에서의 개선을 제공하고, 열두 개(12)의 독립된 스트림들의 시간 다중화는 동일한 주파수 상에 존재하는 아날로그 NTSC 방송 신호로부터 공동 채널 간섭의 가능성을 감소시킨다. 약어 NTSC(National Television Standards Committee)는 미국 텔레비전 체제 위원회를 의미한다.

네 개(4)의 상태 트렐리스 코드에 대한 트렐리스 디코더들의 각각은 잘 알려진 비터비 디코딩 알고리즘에 따라 동작한다. 디코더들의 각각은 브랜치 메트릭 생성기 유닛, 추가-비교-선택 유닛, 및 경로-메모리 유닛을 포함한다. 예를 들면, 1987년 2월 IEEE Communications Magazine, Vol 25, 5 내지 21페이지의 G. Ungerboeck에 의한 "Trellis-coded Modulation With Redundant Signal Set, PartI, Introduction; Part Ⅱ, State of the Art,"를 참조한다.

노이즈에 의해 열화된 것 외에도, 전송된 신호는 또한, 결정적 채널 왜곡들 및 다중 경로 간섭에 의해 야기된 왜곡들에 영향을 받는다. 따라서, 적응적 채널 등화기는 이들 효과들을 보상하기 위해 트렐리스 디코더들의 앞에 일반적으로 이용된다. 전송기에서 열두 개(12)의 트렐리스 엔코더들에 의해 생성되었던 심볼 스트림과 가능한 한 많이 닮은 심볼 스트림을 생성하는 것이 목적이다.

한 공통적으로 이용되는 등화기 구조는 결정 피드백 등화기(DFE : decision feedback equalizer)로 알려진 제 2 등화기를 이용한다. 이 구조에서, 종래의 또는 순방향 등화기(FE : forward equalizer)는 DFE에 의해 보충된다. DFE에 대한 입력은 완전한 등화기(FE 및 DFE)의 현재 출력 심볼의 원래 전송된 값의 추정이다. 결정 피드백 등화기(DFE)의 출력은 순방향 등화기(FE)의 출력 후에 더해져서 출력 심볼을 생성한다. 전형적 구현에서, 출력 심볼의 이러한 추정은 단순히 등화기 출력을 "슬라이싱(slicing)"함으로써 얻어진다. 용어 "슬라이싱"은 실제 출력의 것에 가장 근접한 허용된 심볼값(8-VSB ATSC 표준에 의해 특정된 여덟 개(8)의 레벨 중)을 취하는 처리를 참조한다. 결정 피드백 등화기(DFE)에서 "슬라이스(slice)"된 심볼들을 이용하는 것은 낮은 복잡성으로 최적에 가까운 에러율 실행을 제공한다. 그러나, 이러한 접근은 슬라이싱 에러들에 의해 야기된 에러 전파로 손상될 수 있다. HDTV 신호에 대한 등화기 후의 전형적 심볼 에러율이 이십 퍼센트(20%)까지 이를 수 있으므로, 이것은 DFE 필터 탭들의 수가 크면 심각한 문제가 될 수 있다.

등화기 후에, HDTV 신호는, 비터비 알고리즘을 이용하여 전송기에서 실행된1/2 레이트 트렐리스 코딩에 기초하여 심볼 스트림을 디코딩하는 트렐리스 디코더에서 디코딩된다. 이전에 언급한 바와 같이, ATSC 표준은 열두 개(12)의 트렐리스 엔코더들 및 디코더들이 시간 다중화 방식으로 동시에 이용되도록 특정한다. 그 후, 트렐리스 디코딩은 신호에서 전송 에러들을 더 보정하기 위해 바이트 디-인터리빙(de-interleaving) 및 리드 솔로몬 디코딩이 뒤따른다.

ATSC VSB 수신기에 이용된 결정 피드백 등화기에서 에러 전파를 감소시킬 시스템 및 방법이 본 기술 분야에 필요하다.

종래 기술 분야의 상기 논의된 결함들을 처리하기 위해, 본 발명의 시스템 및 방법은 트렐리스 디코더로부터 심볼 스트림 정보를 이용함으로써, ATSC VSB 수신기에서의 결정 피드백 등화기에서 에러 전파를 감소시킨다.

적응적 채널 등화기로부터 출력 심볼들은 트렐리스 디코더에 입력된다. 트렐리스 디코더는 "소프트(soft)" 의사 결정을 이용하여 처음에 전송되었던 가장 심볼값들일 것 같은 것을 결정하며, 이것은 "슬라이싱"과 같은 "하드(hard)" 의사 결정에 반대된다. 소프트 결정 방법들은 주어진 값을 갖는 심볼을 따르는 심볼이 트렐리스 엔코더에 의해 추정(assume)되도록 허용되는 제한된 값들의 세트를 고려한다. 소프트 결정 방법들은 이 추가 정보를 이용하여, 현재 심볼만을 고려하는 하드 결정 방법들에 의해 얻어질 수 있는 것보다 더 믿을 수 있는 실제 값의 추정을 얻는다.

본 발명의 시스템 및 방법은 트렐리스 디코더로부터 정보를 이용하여, 결정 피드백 등화기(DFE)에 대한 입력으로서 이용되는 등화기 출력의 추정을 생성한다.본 발명의 시스템 및 방법은 트렐리스 디코더를 등화기로 필수적으로 포함시켜, 결정 피드백 등화기(DFE)에 의해 요구되는 실제 심볼값들의 추정을 제공한다. 이전에 수신된 심볼들을 포함하고 특정 길이를 갖는 경로에 걸쳐 후진 추적(trace-back)을 실행하는 비터비 알고리즘의 속성으로 인해, 현재 심볼에 대해뿐만 아니라, 이러한 경로를 구성하는 모든 이전 심볼들에 대해서도 추정이 제공된다. 비터비 알고리즘이 가우시안 채널 노이즈의 상태들 하에서 전송된 심볼 데이터의 값의 최상의 추정을 제공하는 것으로 알려진 후에, 그러한 접근은, 등화기 출력의 간단한 슬라이싱을 이용하여 가능했던 것보다 더 믿을 수 있는, 결정 피드백 등화기(DFE)에 입력하는 데이터를 결과로서 가져온다. 이것은 더 나은 등화기 실행을 결과로서 가져오고, 따라서 더 믿을 수 있는 트렐리스 디코더에 입력하는 데이터를 결과로서 가져온다.

관련된 방법은, 그 결정 피드백 등화기(DFE) 입력이 이러한 트렐리스 디코더뿐만 아니라, 등화기 적응에 대한 트레이닝 시퀀스의 출력인 제 2 등화기를 이용한다. 트렐리스 디코더가 심볼 데이터의 최적의 추정을 제공하기 때문에, 알려진 트레이닝 시퀀스를 가진 경우인 것과 같이, 그 출력은, 단지 추정만이고 전송된 데이터의 사전 지식(priori knowledge)을 구성하지 않더라도 트레이닝 시퀀스로서 확실하게 이용될 수 있다.

열두 개(12)의 시간 다중화된 비터비 디코더들로 구성한 ATSC 트렐리스 디코더 시스템은 매우 복잡하고, 구현하는데 상당한 하드웨어의 양을 필요로 한다. 또한, 일반적으로, 적응적 채널 등화기는 그것을 구현하는데 필요한 하드웨어의 양에의해 가장 복잡한 디지털 데이터 복조기의 구성 요소이다.

본 발명의 원리들에 따른 트렐리스 디코더는 데이터 심볼들의 복수의 인터리빙된 시리즈들의 각각을 디코딩하기 위해 개조된다. 각 시리즈들은 허용할 수 있는 트렐리스 코드값들의 다중 레벨 배열에 따라 트렐리스 엔코딩되었다. 그러한 디코더는 그러한 시리즈들에서 연속적인 데이터 심볼들에 연속적으로 결정된 바와 같은 트렐리스 상태들의 각각의 브랜치 메트릭들을 각 시리즈들에 대해 유도하기 위한 브랜치 메트릭 생성기를 포함한다. 브랜치 메트릭 및 트렐리스 상태 정보는, 각 시리즈에서 연속적으로 수신된 데이터 심볼들에 따른 각 시리즈들에 대해 연속적으로 갱신되는 최상의 메트릭 경로들을 결정하는 추가-비교-선택(ACS : add-compare-select) 유닛에 공급된다. 또한, 디코더는 연속적 경로 메모리 스테이지들을 포함하며, 각 스테이지의 출력들은 다음에 오는 스테이지의 입력들이고, 각 스테이지는 그 이전 디코더로부터 수신하고, 상기 시리즈들의 각각에서 이전에 수신된 데이터 심볼에 대한 트렐리스를 통해 최상의 메트릭을 갖는 경로를 식별하는 포인터를 저장한다. 제 1 스테이지는 ACS로부터 수신하고, 상기 시리즈들의 각각에서 현재 수신된 데이터 심볼들에 대한 트렐리스를 통해 최상의 메트릭을 갖는 경로를 식별하는 포인터를 저장한다. 그에 따라, 최종 메모리 스테이지는 모든 경로 메모리 스테이지들에서 저장된 트렐리스 상태들의 시리즈들의 각각에서 가장 초기(earliest)의 데이터 심볼들에 대응하는 트렐리스 상태들에 대한 포인터를 거기에 저장할 것이다. 메모리 경로 스테이지들로부터의 트렐리스 상태들은 상기 가장 초기의 데이터 심볼의 완전히 디코딩된 값을 나타낸다.

본 발명의 한 특징에 따라, 디코더는, 어떤 트렐리스 코드들에 대해, ATSC 표준의 네 개(4)의 상태 코드를 나타내는 트렐리스 상태들은 주어진 그룹에서 임의의 시간에 존재하는 상태들이 동일한 그룹 내에 이전의 트렐리스 상태들로부터 단지 결과로서 생길 수 있는 그러한 복수의 구별된 그룹들로 나누어 질 수 있는 사실을 이용한다. 그 외에도, 임의의 존재하는 상태는 소수의 가능한 전임기 상태들(predecessor states)로부터 단지 결과로서 생길 수 있다. 그러한 특성들 둘 다를 갖는 코드들은 "잘 규정된(well-defined)" 코드들이라 불린다. 특히, 다수의 잘 규정된 코드들에 대해, 가능한 전임기 상태들의 수는 트렐리스 코딩된 입력 비트들의 수에 의존한다. 그 수는 ATSC 표준에서의 및 현재 이용하는 대부분의 트렐리스 코드들에서의 것이고, 따라서 그들 코드들에서의 가능한 전임기 상태들의 수는 두 개뿐이다. ATSC 표준의 네 개(4)의 상태 트렐리스 코드는 잘 규정된 코드의 예이고, 그에 의해 제 1 및 제 2 그룹들의 각각의 것들에서 단지 두 개의 트렐리스 상태들에 대한 최상의 메트릭 경로 데이터를 각각 유도하기 위해 두 개의 ACS 하위 유닛들이 제공되는 것이 가능하다. 각각의 그러한 ACS 하위 유닛은 상기 그룹들의 둘 다에 대한 단일 ACS 유닛일 수 있어서 설계 및 동작에서 훨씬 더 간단하다. 이러한 접근은 임의의 수의 상태들의 잘 규정된 코드들에 대해 취해질 수 있다. 예를 들면, 여덟 개(8)의 상태 코드로 각 두 개(2)의 상태들의 네 그룹들이 될 수 있고, 네 개의 ACS 유닛들은 그러한 그룹의 하나를 각각 다룰 수 있다.

본 발명의 또 다른 특징에 따라, 경로 메모리 유닛은 경로 메모리 유닛의 간이화가 유사한 양에 의해 필요한 입력/출력을 감소시킴에 따라, 단일 랜덤 액세스메모리(RAM)에서 연속적 저장부들에 의해 구성된다.

"잘 규정된" 코드들의 다른 특징은 각각의 트렐리스 코드의 상태에 대해 필요한 경로 메모리의 간이화가 본 발명에서 활용된다는 것이다. 임의의 존재하는 상태는 단지 소수 "s"의 가능한 전임기 상태들로부터 성취될 수 있었기 때문에, 모든 가능한 전임기 상태들에 대한 포인터를 저장할 필요가 없다. 대신, 포인터는 가능한 전임기 상태들의 작은 세트를 구별하는 것을 저장한다. 이것은 log2들과 적어도 같은 다수의 메모리 요소들만을 필요로 한다. 특정 세트들을 식별하는 정보를 이용하여, 이전 상태에 대한 포인터를 명백히 결정한다. 이것은 이전 상태에 대한 포인터를 결정하는데 필요한 추가의 논리에 의해 작은 패널티를 받아야 함을 암시한다. 그러나, 잘 규정된 코드의 제 2 조건, 즉 주어진 그룹에서 임의의 시간에 존재하는 상태들이 그 동일한 그룹에서의 이전 상태들로부터 단지 결과로서 생길 수 있는 그러한 코드 상태들의 별개의 그룹들은, 추가의 논리가 종래의 경로 메모리 유닛을 구현하는데 필요한 것보다 실제로 더 간단함을 보증한다. 그러한 간이화는 네 개(4)의 상태 ATSC 코드에 대해 필요한 메모리에 관한 두 개의 인자에 의해 감소될 수 있고, 여덟 개(8)의 상태 코드의 경우에 세 개의 인자에 의해 감소될 수 있다. 따라서, 메모리 용량을 상당히 절약한다.

네 개(4)의 상태 ATSC 코드를 특정하는 본 발명의 또 다른 특징은, 모든 스테이지에서 가능한 전임기 상태들 사이의 포인터의 선택에 필요한 경로 메모리 논리가, 전체 경로의 각 후진 추적부의 계산에 필요한 조합의 논리에서 전파 지연이 두 개의 인자에 의해 감소되도록 간이화하는 것이다. 이것은 트렐리스 디코더가 동작될 수 있고 보다 소수의 논리 요소들을 결과로서 가져오는 속도에 관한 중요한 이점들을 가진다.

본 발명에 따른 HDTV 수신기는 연속적인 데이터 세그먼트들을 포함하는 각각의 연속적인 데이터 프레임들을 갖는 디지털 HDTV 신호를 수신하도록 한다. 각 세그먼트는 연속적인 데이터 심볼들을 포함하고, 데이터 심볼들은 허용할 수 있는 코드값들의 다중 레벨 배열을 갖는 코드에 따라 각각 트렐리스 엔코딩되는 복수의 데이터스트림들을 형성하도록 인터리빙된다. 그러한 수신기는 상기 기술한 바와 같은 트렐리스 디코더를 포함한다.

본 특허 출원에 개시된 발명은 본 특허 출원과 함께 출원된 제목이 "A Two Stage Equalizer for Trellis Coded Systems"인 D. Birru에 의한 미국 특허 출원 일련 번호[대리인 문서 번호 PHIL 06-01429]에서 개시된 발명에 관한 것이다. 본 특허 출원에 개시된 발명은 본 특허 출원과 함께 출원된 제목이 "Generation of Decision Feedback Equalizer Data Using Trellis Decoder Traceback Output in an ATSC HATV Receiver"인 K. Wittig 등에 의한 미국 특허 출원 일련 번호[대리인 문서 번호 PHIL 06-01720]에서 개시된 발명에 관한 것이다. 관련된 특허 출원들은 본 발명의 양수인에게 공통으로 양도되었다. 관련된 특허 출원들의 개시물들은 본 명세서에 충분히 기재된 것과 같이 본 특허 출원에서 참조에 의해 포함되어 있다.

본 발명은 일반적으로, 디지털 통신 디바이스들에 관한 것이며, 특히, 트렐리스 디코더(trellis decoder)로부터 심볼 스트림 정보를 이용함으로써 ATSC VSB 수신기에서의 결정 피드백 등화기에서 에러들을 감소시키기 위한 시스템 및 방법에 관한 것이다.

도 1은 예시적 고선명 텔레비전(HDTV) 전송기의 블록도.

도 2는 예시적 고선명 텔레비전(HDTV) 수신기의 블록도.

도 3은 인터리빙된 데이터 심볼들의 열두 개의 그룹들에 대한 열두 개(12)의 병렬 트렐리스 엔코더 및 선행 코더 유닛들(pre-coder units)을 포함하는 트렐리스 엔코더의 블록도.

도 4는 한 예시적 트렐리스 엔코더 및 선행 코더 유닛(도 3에 도시된 그러한 열두 개(12)의 유닛들 중 하나)과 여덟 개(8)의 레벨 심볼 맵핑기(mapper)를 도시한 블록도.

도 4a는 배열 코드 값 R의 네 개의 하위 세트 a, b, c, d를 도시한 도면.

도 5a, 5b, 및 5c는 도 4에 도시된 예시적 ATSC 트렐리스 엔코더에 이용 가능한 트렐리스도, 상태도, 및 트렐리스 코드값 표를 각각 도시한 도면.

도 6은 예시적 ATSC 트렐리스 디코더의 블록도.

도 7은 순방향 등화기(FE) 필터 및 결정 피드백 등화기(DFE) 필터를 포함하는 적응적 채널 등화기의 블록도.

도 8은 적응적 채널 등화기에 이용을 위한 적응적 유한 임펄스 응답(FIR : finite impulse response)의 블록도.

도 9는 트렐리스 디코더에 순방향 등화기(FE) 필터의 접속 및 결정 피드백 등화기(DFE) 필터에 트렐리스 디코더의 접속을 도시한 본 발명의 블록도.

도 10은 결정 피드백 등화기(DFE) 필터에 트렐리스 디코더의 접속을 보다 자세히 도시한 본 발명의 블록도.

도 11은 제 1 등화기 및 제 1 트렐리스 디코더의 조합과 제 2 등화기 및 제 2 트렐리스 디코더의 조합을 도시한 블록도.

도 12는 본 발명의 방법의 유리한 실시예를 도시한 흐름도.

본 발명의 목적은 트렐리스 디코더로부터 심볼 스트림 정보를 이용함으로써 ATSC VSB 수신기에서의 결정 피드백 등화기에서 에러들을 감소시키는 시스템 및 방법을 제공하는 것이다.

본 발명의 다른 목적은 트렐리스 디코더에서 심볼들에 대한 "최상의 추측(best guess)" 값들을 디코딩하는 시스템 및 방법을 제공하는 것이다.

또한, 본 발명의 목적은 ATSC VSB 수신기에서의 결정 피드백 등화기에 대한 트렐리스 디코더로부터 심볼들에 대한 "최상의 추측" 값들을 송신하는 시스템 및 방법을 제공하는 것이다.

본 발명의 다른 목적은 트렐리스 디코더로부터 심볼들에 대한 "최상의 추측" 값들을 이용하는 결정 피드백 등화기를 가진 ATSC VSB 수신기에서의 채널 등화기를 실행하는 시스템 및 방법을 제공하는 것이다.

또한, 본 발명의 목적은 제 1 등화기 유닛 및 제 1 트렐리스 디코더의 제 1조합과 제 2 등화기 유닛 및 제 2 트렐리스 디코더의 제 2 조합을 이용함으로써 ATSC VSB 수신기에서의 결정 피드백 등화기에서 에러들을 감소시키는 시스템 및 방법을 제공하는 것이다.

앞서 기술한 것은 본 기술 분야의 숙련자들이 다음에 오는 본 발명의 상세한 설명을 더 잘 이해할 수 있도록 본 발명의 특징들 및 기술적 장점들을 넓게 개설한 것이다. 본 발명의 부가 특징들 및 장점들은 본 발명의 청구항들의 주제를 형성하는 것으로 이후에 기술할 것이다. 본 기술 분야의 숙련자들은 개념들을 쉽게 이용할 수 있고 특정 실시예가 본 발명의 동일한 목적들을 실행하기 위해 변경하거나 또는 다른 구조들을 설계하기 위한 기초로서 개시되었음을 통찰해야 한다. 본 기술 분야의 숙련자들은 또한, 그러한 등가의 구조가 그것의 가장 광범위한 형태에서 본 발명의 정신 및 범위를 벗어나지 않도록 실행해야 한다.

본 발명의 상세한 설명을 시작하기 전에, 이 특허 문서의 도처에 이용된 어떤 단어들과 구문들에 대한 규정들을 기재하는 것이 유리할 수 있다: 용어들 "포함(include)" 및 "포함(comprise)"과 그에 따른 파생어들은 제한 없는 포함을 의미하고, 용어 "또는(or)"은 및/또는의 의미를 포함하며, 구문들 "와 연관된(associated with)"과 "그와 연관된(associated therewith)" 뿐만 아니라 그에 따른 파생어들은 포함(include), 내에 포함(be included within), 와 상호 접속(interconnect with), 포함(contain), 내에서 포함되는(be contained within), 에 또는 와 접속(connect to or with), 에 또는 와 결합(couple to or with), 와통신할 수 있는(be communicable with), 와 협력(cooperate with), 인터리브(interleave), 병치(juxtapose), 근사되는(be proximate to), 에 또는 와 바운딩되는(be bound to or with), 갖는(have), 의 특성을 갖는(have a property of), 등을 의미할 수 있고, 용어 "제어기(controller)", "처리기(processor)" 또는 "장치(apparatus)"는 임의의 디바이스, 시스템 또는 적어도 하나의 동작을 제어하는 부분을 의미하며, 그러한 디바이스는 하드웨어, 펌웨어, 소프트웨어, 또는 적어도 두 개의 동일한 것의 다른 조합으로 구현될 수 있다. 기능성은 지역적으로든 또는 원격적으로든 집중 또는 분배될 수 있는 어떤 특정 제어기와 연관됨을 유념해야 한다. 특히, 제어기는 하나 또는 그 이상의 데이터 처리기들, 및 하나 또는 그 이상의 응용 프로그램 및/또는 동작 시스템 프로그램을 실행하는 연관된 입력/출력 디바이스들 및 메모리를 포함할 수 있다. 어떤 단어들 및 구문들에 대한 규정들은 이 특허 문서를 통해 제공되고, 종래 기술분야의 보통의 숙련된 기술자들은 대부분의 예들이 아닌 경우, 많은 부분에서 그러한 규정들은 앞서 적용될 뿐만 아니라 그러한 규정된 단어들 및 구문들이 미래에 이용됨을 이해해야 한다.

본 발명 및 그 장점들의 보다 완전한 이해를 위해, 참조는 첨부 도면들과 관련하여 다음의 설명들이 취해졌고, 동일한 숫자들은 동일한 대상들을 의미한다.

하기에 설명되는 도 1 내지 도 12, 및 본 특허 서류에서 본 발명의 원리를 기술하는데 이용되는 다양한 실시예들은 설명을 하기 위한 것이며, 본 발명의 범위를 제한하는 어떠한 방식으로도 해석되어서는 안 된다. 다음에 오는 예시적 실시예의 설명에 있어서, 본 발명은 고선명 텔레비전 시스템에 통합되거나 그 시스템과 관련하여 이용된다. 본 기술 분야의 숙련자들은 본 발명의 예시적 실시예가 디지털 데이터를 변조 및 복조하는 다른 유사한 타입의 시스템들에 이용을 위해 쉽게 변경될 수 있음을 인식할 것이다.

도 1은 고선명 텔레비전(HDTV) 전송기(100)의 블록도를 도시한 것이다. MPEG 호환 가능한 데이터 패킷들은 리드 솔로몬(RS : Reed Solomon) 엔코더(110)에 의해 순방향 에러 보정(FEC : forward error correction)에 대해 엔코딩된다. 그 후, 각 데이터 필드의 연속적 세그먼트들에서 데이터 패킷들은 데이터 인터리버(120)에 의해 인터리빙되고, 상기 인터리빙된 데이터 패킷들은 트렐리스 엔코더 유닛(130)에 의에 더 인터리빙되고 엔코딩된다. 트렐리스 엔코더 유닛(130)은 각 심볼에 대해 세(3) 비트들을 나타내는 데이터 심볼들의 스트림들을 생성한다. 세 비트들 중 하나는 선행 코딩되고, 다른 두 비트들은 네 개(4)의 상태 트렐리스 엔코딩에 의해 생성된다.

보다 완전히 기술되는 바와 같이, 트렐리스 엔코더 유닛(130)은 열두 개(12)의 병렬 트렐리스 엔코더 및 선행 코더 유닛들을 포함하여 열두 개의 인터리빙된 코딩된 데이터 시퀀스들을 제공한다. 각 트렐리스 엔코더 및 선행 코더 유닛의 엔코딩된 세 개(3)의 비트들은 다중화기(140)에서 세그먼트 동기화 비트 시퀀스들 및 필드와 조합된다. 파일럿 신호는 파일럿 삽입 유닛(150)에 의해 삽입된다. 데이터 스트림은 그 후, VSB 변조기(160)에 의한 측파대(VSB) 억제된 캐리어 여덟 개(8)의 레벨 변조의 대상이 된다. 그 후, 데이터 스트림은 변환기(170)에 의해 무선 주파수(RF)에 의해 무선 주파수로 최종적으로 상향 변환된다(up-converted).

도 2는 예시적 고선명 텔레비전(HDTV) 수신기(200)의 블록도를 도시한 것이다. 수신된 RF 신호는 튜너(210)에 의해 중간 주파수(IF : intermediate frequency)로 하향 변환된다(down-converted). 그 후, 신호는 IF 필터 및 검출기(220)에 의한 디지털 형태로 필터링 및 변환된다. 그 후, 검출된 신호는 여덟 개(8)의 레벨 배열에서 레벨을 각각 의미하는 데이터 심볼들의 스트림의 형태이다. 그 후, 신호는 NTSC 소거 필터(230)에 의해 필터링되고, 등화기 및 위상 추적기 유닛(240)에 의한 등화 및 위상 추적의 대상이 된다. 그 후, 복구된 엔코딩된 데이터 심볼들은 트렐리스 디코더 유닛(250)에 의한 트렐리스 디코딩의 대상이 된다. 그 후, 디코딩된 데이터 심볼들은 또한 데이터 디-인터리버(260)에 의해 디-인터리빙된다. 그 후, 데이터 심볼들은 리드 솔로몬 디코더(270)에 의한 리드 솔로몬 디코딩의 대상이 된다. 이것은 전송기(100)에 의해 전송된 MPEG 호환 가능한 데이터 패킷들을 복구한다.

도 3은 데이터 인터리버(120)로부터 인터리빙된 데이터가 트렐리스 엔코딩 처리 동안 어떻게 더 인터리빙되는지를 도시한 것이다. 트렐리스 엔코더 유닛(130)의 역다중화기(310)는 열두 개(12)의 연속적인 트렐리스 엔코더 및 선행 코더 유닛들 320A, 320B, 320C, ..., 320K, 및 320L 중에서 열두 개(12)의 데이터 심볼들의 연속적 시리즈들의 각각을 분배한다. 열두 개(12)의 연속적인 트렐리스 엔코더 및 선행 코더 유닛들의 엔코딩된 출력들은 그후, 다중화기(330)에 의해 시분할 다중화되어 단일 데이터 스트림을 형성한다. 단일 데이터 스트림은 트렐리스 엔코더 유닛(130)의 여덟 개(8)의 레벨 심볼 맵핑기(430)에 송신된다.

도 4는 한 예시적 트렐리스 엔코더 및 선행 코더 유닛(320A)과 여덟 개(8)의 레벨 심볼 맵핑기(430)에 대한 그 출력의 블록도를 도시한 것이다. 여덟 개(8)의 레벨 심볼 맵핑기(430)에 트렐리스 엔코더 및 선행 코더 유닛(320A)을 결합한 다중화기(330)는 도 4에 도시되지 않았다. 트렐리스 엔코더 및 선행 코더 유닛(320A)은 선행 코더(410) 및 트렐리스 엔코더(420)를 포함한다. 엔코딩될 각 데이터 심볼은 두 비트들, X1 및 X2를 포함한다. 비트 X2는, 선행 코딩된 비트 Y2를 유도하기 위해 한 비트 레지스트(440)를 포함하는 선행 코더(410)에 의해 선행 코딩된다. 비트 Y2는 트렐리스 엔코더(420)에 의해 더 변경되지 않으며, 비트 Z2로서 출력된다.

다른 입력 비트, X1은 선행 코더(410)를 통해 통과되지 않는다. 비트 X1(또한 표시된 비트 Y1)은 트렐리스 엔코더(420)를 통해 통과하지 않는다. 트렐리스 엔코더(420)는 한 비트 데이터 레지스터들(450 및 460)을 이용하여 레이트 1/2 트렐리스 코드에 따라 비트 X1을 엔코딩한다. 결과는 비트 Z0 및 비트 Z1로 출력된다. 따라서 세 비트들(즉, 비트 Z0, 비트 Z1, 및 비트 Z2)은 트렐리스 엔코더(420)에 의해 여덟 개(8)의 레벨 심볼 맵핑기(430)에 출력된다. 여덟 개(8)의 레벨 심볼 맵핑기(430)는 허용 가능한 코드값의 여덟 개(8)의 레벨 배열로 세 비트들을 값 R로변환한다. R에 대한 허용 가능한 코드값들은 -7, -5, -3, -1, +1, +3, +5, 및 +7이다. 이들 값들은 여덟 개(8)의 레벨 심볼 맵핑기(430)에 도시된 세 비트 조합들과 대응한다.

상기 기술된 처리는 열두 개의 인터리빙된 데이터 심볼들의 시리즈들의 각각에 대해 실행된다. 여덟 개(8)의 레벨 심볼 맵핑기(430)는 주어진 세 개의 입력 비트들의 세트에 대한 정확한 R 코드값을 선택하기 위한 룩업 테이블(look-up table)을 포함한다. 여덟 개(8)의 레벨 배열은 비트들 Z1 및 Z0의 네 개의 가능한 하위 세트들을 갖는다. 각 하위 세트는 선행 코딩된 비트 Z2가 영("0") 또는 일("1")인지에 따라 이중의 가능한 배열 값들을 갖는다. 그들 하위 세트들 및 대응하는 배열 값들은 도 4a에 도시되어 있다. 엔코더들 및 그 동작의 보다 세부사항들은 ATSC 표준의 부록 D에서 제공된다. 트렐리스 엔코딩 및 디코딩에 관련된 논리 연산들의 기초 설명을 위해, 1986년, 뉴욕, 맥그로우 힐의 H. Taub 등에 의한 2차 수정, 562 내지 571 페이지의 "Principles of Communication Systems"를 참조한다.

단일 트렐리스 디코더가 HDTV 신호로부터 얻어진 열두 개의 인터리빙된 데이터 심볼들의 시리즈들을 어떻게 디코딩할 수 있는지를 이해하기 위해, 도 5a에서 네 개(4)의 상태 트렐리스도를 참조한다. 도 5a, 및 도 5b에서 대응하는 상태도는 트렐리스 엔코더(420)를 보충하는 도 4에서 선행 코더(410)를 무시하는데, 선행 코딩은 ATSC 표준에서 기술되는 매우 단순한 역(inverse)을 갖기 때문이다. 도 5a에서 트렐리스도는 연속적인 심볼 기간들에서 도 4에서 코딩되지 않은 비트 X1의 연속적인 값들에 관련한다. 두 개의 활성 레지스터들(450 및 460)은 임의의 심볼 기간 동안 네 개(4)의 가능한 코드 상태들 "00", "01", "10", "11"을 결정하는 비트값들을 갖는다. 다음 X1이 영("0")이며, 현재 코드 상태는 현재 코드로부터 떠나는 실선(solid line)에 의해 나타낸 다음의 상태로 변경될 것이고, X1 비트가 일("1")이면, 현재 상태는 현재 상태로부터 떠나는 대시선(dashed line)에 의해 나타낸 다음의 상태로 변경될 것이다. 디코더의 출력은 상태 변경 라인의 끝에서 각 경우에 나타낸 Z1, Z0 하위 세트이다.

따라서, 예를 들면, 현재 코드 상태 D1, D0이 "01"이고, 다음 X1비트가 영("0")이면, 다음 코드 상태 D1, D0은 "10"이 되고 디코더의 Z1, Z0 출력 하위 세트는 "01"이 될 것이다. 디코더에 의해 수신된 선행 코딩된 비트 Z2는 상기 기술한 바와 같이, 트렐리스 상태들 사이의 각 천이(transition)가 결과로서 생길 수 있는 두 개의 가능한 코딩된 출력들을 구별하는데 이용한다. 코딩되지 않은 입력 비트 X1에서 결과로서 생긴, 가능한 코딩된 출력 하위 세트들 Z1, Z0과, 현재(PS) 및 다음(NS) 코드 상태들 D1, D0 사이의 가능한 천이들이 도 5c에 테이블에 도시되어 있다. 임의의 주어진 코드 상태(즉, 레지스터들(450 및 460)에서 비트들의 값들 D1, DO)에 대해, 단지 두 개의 가능한 천이들은 그것이 영("0") 또는 일("1")인지에 의존하여 입력 비트 X1에 의해 생성될 수 있다. 특정 초기 코드 상태 D1, D0(전형적으로"00"임)이 주어진 도 5A에 도시된 바와 같이, 입력 비트들 X1의 특정 시퀀스는 트렐리스도를 통해 특정 경로를 선택할 것이다. 도 4a에 도시된 상기 언급된 네 개의 하위 세트들 a, b, c 및 d를 구성하고, 또한 도 5a에서 상태 천이 라인들에 표시된 출력 Z1, ZO의 네 개의 가능한 값들이 존재한다. 코드 상태들 및 가능한 천이들이 또한 도 5b에서 상태도에 도시되어 있다. 그 각 천이 라인은

(X1) / (Z1 Z0) (1)

로 표시된다. 여기서, X1은 입력 비트값이고 Z1 Z0은 결과로서 생긴 코딩된 출력 하위 세트이다.

트렐리스 디코더는 전송된 시퀀스의 수신된 노이즈 열화된 엔코딩된 버전으로부터 데이터 심볼들의 전송된 시퀀스를 제한해야 한다. 제 1 단계는 수신된 심볼에 의해 표시된(signified) 코드 하위 세트를 식별하는 것이다. 두 개의 배열 포인트들 사이의 정확히 중간 레벨에서 문턱값 세트를 갖는 디코더를 통해 수신된 심볼을 통과시킴으로써 그 하위 세트에 대응하는 가장 근접한 두 개의 배열 포인트들의 선택이 이루어진다. 이러한 방식으로, 전송되었던 엔코딩된 심볼에 따라 정확한 결정이 이루어질 수 있다.

코딩된 심볼들의 수신된 시퀀스를 평가하기 위해, 트렐리스도를 통한 경로들은 정확히 결정되어야한다. 필수적으로, 트렐리스도를 통해 존재하는 모든 가능한 경로들 중에서, 실제 수신된 심볼 시퀀스에 "가장 가깝게(closest)" 오는 하나를 선택해야 한다. 이것이 처음에는 과도한 수의 계산들을 필요로 할 것 같지만, 상당한 간이화는 비터비 알고리즘을 이용함으로써 성취된다. 이것은 1979년, 뉴욕 맥그로우 힐의 비터비 등에 의한 "Principles of Digital Communication and Coding"의 원문에 개시되어 있다. 비터비 알고리즘에 따라, 트렐리스 디코딩 처리의 모든 스테이지에서 생존 경로들(surviving paths)의 수는 트렐리스 코드의 트렐리스 상태들의 전체 수와 같다. 즉, 실제 수신된 시퀀스에 가장 가깝게 매칭하는 하나의 생존 경로는 트렐리스의 다음 상태에 계속된다. 이것은 수신된 시퀀스와 트렐리스에서 특정 브랜치 사이에서의 매칭이 메트릭에 의해 기술될 수 있고, 브랜치 메트릭들은 부가적이라는 관측에 기초된다. 경로의 누적적 메트릭은 경로 메트릭이라 불리며, 그 경로에 대한 모든 브랜치 메트릭들의 합이다. 각 브랜치 메트릭은 도 5a에서 트렐리스도내에 특정 브랜치에 대응하는 출력과 그 브랜치에 대응하는 실제의 수신된 심볼값 사이의 차이에 대응한다.

따라서, 비터비 디코더는 수신된 비트값과 그 비트 주기 동안 존재하는 코드 상태까지 이르는 모든 트렐리스 경로들의 비트값들 사이의 각각의 비트 기간에서 거리("브랜치 메트릭(branch metric)")를 계산하는 브랜치 메트릭 생성기(BMG : branch metric generator) 유닛을 필요로 한다. 브랜치 메트릭들은 축적된 경로 메트릭들을 유지하는 추가-비교-선택(ACS) 유닛에 코드 상태들의 각각 당 하나씩 공급된다. ACS 유닛은 또한, 각각의 연속적인 새로운 코드 상태에 대해, 그 상태에 대해 최소의(즉 최상의) 경로 메트릭을 갖는 경로를 결정하며, 이러한 경로는 그 코드 상태로 새로운 경로를 규정하는 경로 메모리 유닛(PMU : path memory unit)에서 포인터의 형태로 선택 및 저장된다. 그것은 그 코드 상태에 대한 가장 (서바이버) 트렐리스 경로일 것 같은 것을 구성한다. 최종적으로, 후진 추적 유닛은 축적된 서바이버 경로들을 따라 뒤로 추적하고 그에 의해 가장 전송된 데이터 시퀀스일 것 같은 것을 구성하는 비트들의 시퀀스를 결정한다. 후진 추적 단계들의 수는 디코딩 깊이(decoding depth)라 불리고, 후진 추적 경로상의 가장 오래된 비트는 디코딩된 비트로서 출력된다. 따라서, 후진 추적 유닛은 포인터들 또는 "결정벡터들(decision vectors)"의 형태인 가장 최근의 후진 추적 단계들의 전술된 수를 저장한다.

전술한 설명에 따라, 모든 목적지 상태(도 5a의 오른쪽에)에 대해, ACS 유닛은 그 목적지 상태에서 끝나는 앞선 단계들로 되돌아가는 이미 축적된 경로 메트릭에 추가되기 위해 적절한 브랜치 메트릭을 결정해야 하며, 그 후 가장 작은 결과로서 생긴 경로 메트릭을 갖는 것을 생존 경로로서 선택한다.

생존 경로가 결과로서 생기는 상태 천이들의 설명이 시퀀스에서 다음의 각 연속적인 수신된 심볼을 저장해야 함을 주지한다. 이것은 현재 상태까지 이르는 축적된 경로 메트릭과, 또한 현재 상태에 도착하기 위해 모든 이전 상태들 사이의 정확한 천이들의 시퀀스로 이루어져 있다. 명확히, 주어진 상태에 도달하는 모든 가능한 천이들을 저장하는 것은 불가능하다. 서브-최상의 해결책(sub-optimal solution)은 현재 상태보다 앞선 상태들의 특정 수까지 모든 천이들을 저장하는 것이다. 현재 천이에 존재하는 모든 상태들 중에 최상의 메트릭이 결과로서 생기는 가장 초기의 브랜치에 대응하는 경로 메모리 유닛(PMU)에 저장된 포인터에 대응하는 트렐리스 상태 천이는, 디코딩된 심볼을 결정하는데 이용된다. 그러한 디코딩된 심볼은 선행 코딩된 비트를 식별함으로써 기술되고, 또한 그 하위 세트들 a, b, c, 또는 d는 상기 기술된 바와 같이 엔코딩된 비트에 대응한다. 이러한 트렐리스 디코딩 방법은 잘 알려져 있으며, 1990년, Globecom의 H. Lou 등에 의한 제목이 "A Programmable Parallel Processor Architecture For A Viterbi Detector."인 기술 문서에, 및 비터비에 의한 상기 참조된 교본에 기술되어 있다.

각 생존 경로 메트릭의 천이 이력(transition history)은 경로 메모리 유닛(PMU)에서 저장된다. 그의 논리 함수들로부터 메모리 기초된 함수들(memory-based functions)을 구별하는 PMU의 단순화된 구현은 1981년 9월, IEEE Trans. Comms., Vol. Com-29, No. 9의 C. M. Rader에 의한 제목이 "Memory Management in a Viterbi Decoder"인 기술 문서에 기술되어 있다. 기본적으로, 아이디어는 현재 상태에 가장 잘 대응하는 과거 상태 천이 시퀀스를 계산하는 것이다. 모든 상태마다 저장될 필요가 있는 것은 가장 잘 대응하는 이전 상태에 대한 선택적 포인터이다. 이들 포인터들은 가장 초기의 PMU의 스테이지에서 선택된 브랜치를 식별하고 따라서 완전한 시퀀스에서 처음에 디코딩된 심볼을 식별하는데 순차적으로 이용된다.

도 6은 예시적 ATSC 트렐리스 디코더(250)의 블록도를 도시한 것이다. 트렐리스 디코더 유닛(250)은 브랜치 메트릭 생성기(BMG : branch metric generator) 유닛(160), 추가-비교-선택(ACS) 유닛(620), 경로 메모리 유닛(PMU)(630), 후진 추적 유닛(640), 및 하위 세트 비트 지연 유닛(650)을 포함한다. 트렐리스 디코더 유닛(250)은 또한, 하위 세트 비트 다중화기(670) 및 출력 디코드 논리 유닛(680)을 포함한다. 브랜치 메트릭 생성기(BMG) 유닛(610)에서 용어들 "met_a", "met_b", "met_c", 및 "met_d"은 각 하위 세트(a, b, c, d)에 대응하는 현재 입력 심볼에 대한 브랜치 메트릭을 참조한다. 브랜치 메트릭 생성기(BMG) 유닛(610)에서 용어들 "sub_a", "sub_b", "sub_c", 및 "sub_d"는 각 하위 세트(a, b, c, d)에 대응하는 현재 입력 심볼에 대한 하위 세트(코딩되지 않은) 비트를 참조한다. 추가-비교-선택(ACS) 유닛(620)에서 용어들 "svr0", "svr1", "svr2", 및 "svr3"은 각 가능한 현재 상태에 대응하는 생존 경로에 대한 이전 트렐리스 상태에 대한 포인터를 참조한다. 추가-비교-선택(ACS) 유닛(620)에서 용어 "SVR"은 가장 낮은 누적적 메트릭을 가진 서바이버 경로를 참조한다. 각 서바이버 경로에서 이전 상태들에 대한 포인터들 "svr0", "svr1", "svr2", 및 "svr3"는 한 개(1) 또는 두 개(2)의 비트들 각각을 이용하여 구현될 수 있다.

본 명세서에 기술된 트렐리스 디코더 유닛(250)의 구성 성분 요소들은 단지 예시적임을 이해해야 하며, 본 명세서에 주어진 기능적 설명들로부터, 트렐리스 디코더 유닛(250)의 이들 구성 성분 요소들의 각각의 다양한 논리 회로 구현들이 이용될 수 있음은 본 기술 분야의 숙련자에게 명백하다.

BMG 유닛(610)에 대한 입력은 도 2에서 디지털 수신기를 참조하여 상기 기술된 전송된 여덟 개(8)의 레벨 VSB 신호의 검출 및 복조로부터 결과로서 생긴 디지털화된 베이스밴드 데이터 심볼 스트림이다. 채널 왜곡 또는 노이즈 없는 완전한 전송의 이상적인 경우에 있어서, 스트림에서 각 심볼은 도 4에서 심볼 맵핑기(430)에 의해 도시된 바와 같이, 8-VSB 복조기의 배열을 구성하는 여덟 개(8)의 별개의 레벨들 중 하나에 있을 것이다. 그러나, 실제로는, 전송 채널에서 노이즈는 각 심볼의 값들에 영향을 미친다. 노이즈가 매우 작다면, 검출된 심볼값(세 개(3)의 비트들)은 다른 일곱 개(7)의 레벨들 중 어느 것보다 실제 전송된 심볼의 레벨에 더 가까울 것이고, 그래서, 원칙적으로 단순한 여덟 개(8)의 레벨 슬라이싱에 의해 얻어질 수 있다. 그러나, 노이즈 레벨이 어떤 값을 초과하면, 검출된 심볼 레벨은 여덟 개(8)의 배열 값들 중 부정확한 하나에 더 가까울 수 있다. 이들 조건들 하에서, 각 엔코딩된 심볼의 값이 현재뿐만 아니라 이전 심볼값들에 의존하는 트렐리스 엔코딩은 수신기 비트 에러율의 상당한 개선을 성취한다.

도 7은 등화기 및 위상 추적기 유닛(240)에 이용을 위한 종래 기술의 적응적 채널 등화기(700)의 블록도를 도시한 것이다. 종래 기술의 적응적 채널 등화기 유닛(700)은 순방향 등화기(FE) 필터(710) 및 결정 피드백 등화기(DFE) 필터(720)를 포함한다. 순방향 등화기(FE) 필터(710)로부터의 출력은 가산기 유닛(730)에서 결정 피드백 등화기(DFE) 필터(720)로부터의 출력에 가산되어 적응적 채널 등화기 유닛(700)의 출력을 형성한다.

순방향 등화기(FE) 필터(710)는 그 입력으로서 보상되지 않은 채널 심볼 데이터를 수신한다. 반대로, 결정 피드백 등화기(DFE) 필터(720)는 심볼이 노이즈에 의해 열화되기 전에 채널에 걸쳐 전송된 심볼의 "추정(estimate)"을 그 입력에 요구한다.

잘 알려진 바와 같이, DFE 필터(720)는 등화기 출력을 단순히 "슬라이싱"함으로써 출력 심볼의 추정을 수신할 수 있다. 용어 "슬라이싱"은 실제 출력의 것에 가장 근접한 허용된 심볼값(8-VSB ATSC 표준에 의해 특정된 여덟 개(8)의 레벨들 중)을 취하는 처리를 참조한다. 도 7에 도시된 실시예에 있어서, 레벨 슬라이서(740)는 다중화기(750)를 통해 DFE 필터(720)에 "슬라이싱된" 심볼들을 제공한다. DFE 필터(720)에 출력 심볼들의 추정들을 제공하는 이러한 방법은 슬라이싱 에러에 의해 야기된 에러 전파를 경험할 수 있다.

또한, 잘 알려진 바와 같이, DFE 필터(720)는 "트레이닝된 모드(trained mode)"에서나 "블라인드 모드(blind mode)"에서 중 어느 것에서나 적응될 수 있다. "트레이닝된 모드(trained mode)"에서 DFE 필터(720)는 어떤 알려진 시간에서 (다중화기(750)를 통해) 알려진 심볼들의 "트레이닝 시퀀스(training sequence)"를 수신한다. DFE 필터(720)는 "트레이닝된 적응에 대한 등화기 에러(equalizer error for trained adaptation)"를 갖는 알려진 트레이닝 시퀀스를 포함한다. 트레이닝된 적응에 대한 등화기 에러는 알려진 트레이닝 시퀀스로부터의 등화기 출력을 뺌으로써 얻어진다. 그 후, DFE 필터(720)는 등화기 출력이 트레이닝 신호들의 알려진 시퀀스를 매칭하도록 하는 그의 동작을 조정한다.

대안적으로, DFE 필터(720)는 "블라인드 모드"에서 동작할 수 있다. "블라인드 모드"에서, DFE 필터(720)는 블라인드 에러 유닛(760)으로부터 "블라인드 적응에 대한 등화기 에러(equalizer error for blind adaptation)"를 수신한다. 블라인드 에러 유닛(760)은 예상된 통계적 데이터의 왜곡과 등화기 출력을 비교하여, 등화기 에러 블라인드 적응을 생성한다. DFE 필터(720)는 그후, 등화기 출력이 예상된 통계적 데이터의 왜곡을 매칭하도록 하는 그의 동작을 조정한다.

도 8은 순방향 등화기(FE) 필터(710) 및 결정 피드백 등화기(DFE) 필터(720)에 이용을 위한 종래의 적응적 유한 임펄스 응답(FIR : finite impulse response) 필터(800)를 도시한 것이다. FIR 필터(800)의 계수들은 채널 왜곡들에 대해 가능한 한 많이 보상하도록 계산된다. FIR 필터(800)의 길이는 FIR 필터(800)가 그것을 보정하도록 설계된 최대 손상 지연에 대응한다.

FIR 필터(800)는 다수의 필터 탭 셀들(810)(또한 "필터 탭들(filter taps)")을 포함한다. 각각의 FIR 필터(800)는 데이터 저장 레지스터(820), 계수 저장 레지스터(830), 및 곱셈기(840)를 포함한다. 곱셈기(840)의 출력은 가산기 유닛(850)에 입력된다. 가산기 유닛(850)은 가중된 탭 값들의 모두를 더해서 필터 출력을 생성한다. 또한, 필터 탭(810)은 갱신된 필터 계수들을 계산하는 계수 적응 유닛(860)을 포함한다. 계수 적응 유닛(860)은 (1) 현재 계수값, (2) 데이터 탭 값, 및 (3) 등화기 에러의 측량(즉, 예상된 신호값과 실제 출력 신호값의 차)의 입력값들을 갖는다. 계수 적응 유닛(860)은 적응 처리가 실행되고 있을 때에만 동작한다.

필터 계수들을 계산하는 공통적으로 이용된 방법은 잘 알려진 최소 평균 제곱(LMS : least mean square) 알고리즘을 이용한다. LMS 알고리즘은 새로운 계수값을 계산하기 위해 현재 계수 및 데이터 탭 값들뿐만 아니라, 등화기 에러를 이용하는 연속적인 근사 기술이다. LMS 알고리즘은 각 필터 계수가 원하는 최적의 값에 수렴될 때까지 절차를 반복한다. 전형적 LMS 알고리즘에서, 계수 벡터는 다음의 공식을 이용하여 결정된다.

Cn+1 = Cn + μE dn (2)

여기서, Cn은 시간 n에서 계수 벡터이고, μ는 적응 속도 상수이며, dn은 시간 n에서 필터에서의 데이터 벡터이다. E는 등화기의 출력으로부터 계산된 에러이다. E는 데이터 스트림에 삽입된 알려진 트레이닝 시퀀스를 이용하여 결정 직접 방법으로 계산될 수 있거나, 또는 E는 등화기 출력으로부터 슬라이싱된 값들을 이용하여 결정 직접 방법으로 계산될 수 있다. 대안적으로, E는 CMA 알고리즘을 이용하여 블라인드 방식으로 계산될 수 있다. 약어 CMA는 "constant modulus algorithm"을 의미한다.

도 9는 트렐리스 디코더(250)에 순방향 등화기(FE) 필터(710)의 접속 및 순방향 등화기(FE) 필터(710)결정 피드백 등화기(DFE) 필터(720)에 트렐리스 디코더(250)의 접속을 도시한 본 발명의 블록도를 도시한 것이다. 순방향 등화기(FE) 필터(710)로부터의 출력은 가산기 유닛(730)에서 결정 피드백 등화기(DFE) 필터(720)로부터의 출력을 가산하여, 트렐리스 디코더(250)에 대한 입력을 형성한다. 트렐리스 디코더(250)로부터의 경로 메모리 출력들은 결정 피드백 등화기(DFE) 필터(720)에 피드백된다. 보다 충분히 설명하는 바와 같이, 경로 메모리 출력들로부터의 정보는 결정 피드백 등화기(DFE) 필터(720)에서 에러들을 감소시키는데 이용된다.

ATSC 표준은 심볼들이 열두 개(12)의 서로 다른 트렐리스 디코더들로 인터리빙되는 레이트 1/2 코드 트렐리스 디코더를 특정한다. ATSC 표준은 경로 메모리 출력 길이들을 열두 개(12)의 심볼들에서 열여섯 개(16)의 심볼들로 특정한다. 따라서, 현재 이용 가능한 ATSC 트렐리스 디코더 실시예들에서, 열여섯 개(16)의 지연에 대한 열두 개(12)의 경로 메모리는 심볼 결정들이 이루어지기 전에 전형적으로 이용된다. 인터리빙과 조합될 때, 지연은 백 구십 이 개(192)의 심볼들(즉, 열여섯 개(16)의 지연들에 열두 개(12)의 심볼들을 곱함)에 대한 백 사십 사 개(144)의 심볼들(즉, 열두 개(12)의 지연들에 열두 개(12)의 심볼들을 곱함)의 대기 시간(latency)에 이른다. 이들 대기 시간들로 인해, 트렐리스 디코더의 출력은 결정 피드백 등화기(DFE) 필터에 거의 이용되지 않는다.

그러나, 본 발명에 있어서, 트렐리스 디코더(250)에서 각 경로 메모리 스테이지 후에, 각 심볼에 대한 "최상의 추측"은 여덟 개(8)의 레벨 등화기 출력으로 이루어진 "하드" 결정들보다 더 낮은 에러 확률을 가질 것으로 생성될 수 있다. 이들 "최상의 추측"은 그들이 이용 가능한 한 DFE 필터(720)로 피드백될 수 있다.

트렐리스 디코더(250)는 열두 개(12)의 트렐리스 디코딩된 데이터 스트림들 중 하나에 대한 전체 후진 추적 경로를 동시에 이용 가능하게 만들 수 있다. 트렐리스 디코더(250)에서 후진 추적 메모리의 모든 스테이지에서, 브랜치 메트릭 및 서바이버 경로는 심볼이 디코딩될 수 있는 것으로부터 이용 가능하다. 각 심볼에 대한 "최상의 추측"은 심볼이 DFE 필터(720)에 제공되도록 개선된 "추정"으로서 작용할 수 있다.

따라서, 경로 메모리 길이가 십 육(16)이면, 트렐리스 디코더(250)는 가장 최근의 열여섯 개(16)에 관한 현재 정보를 제공할 수 있다. 열여섯 개(16)의 세트의 제 1(또는 가장 초기의) 심볼에 관한 정보는 그 심볼이 완전히 디코딩될 것이기 때문에 정확할 것이다. 세트의 나머지 열 다섯 개(15)의 심볼들에 관한 현재 정보는 나머지 열 다섯 개(15)의 심볼들이 완전히 디코딩된 후가 될 것이므로 정확하지 않을 것이다. 그러나, 세트의 나머지 열 다섯 개(15)의 심볼들에 관한 현재 정보는 종래 기술 방법들을 이용한 이용 가능한 "하드" 슬라이서 결정들로부터의 이용 가능한 정보보다 더 정확할 것이다.

도 10은 결정 피드백 등화기(DFE) 필터(720)에 트렐리스 디코더(250)의 접속을 보다 자세히 도시한 본 발명의 블록도를 기술한 것이다. 순방향 등화기(FE) 필터(710)는 M개의 탭들을 갖는 필터이다. 결정 피드백 등화기(DFE) 필터(720)는 N개의 탭들을 갖는 등화 필터이다. 트렐리스 디코더(250)의 브랜치 메트릭 생성기(BMG) 유닛(610) 및 추가-비교-선택(ACS) 유닛(620)은 트렐리스 디코더 유닛(1010)으로서 도 10에 도시되어 있다.

이전 기술한 바와 같이, 순방향 등화기(FE) 필터(710)로부터의 출력은 가산기 유닛(730)에서 결정 피드백 등화기(DFE) 필터(720)로부터의 출력을 가산하여 트렐리스 디코더 유닛(1010)에 대한 입력을 형성한다. 또한, 최소 평균 제곱(LMS) 계산 유닛(1020)은 트렐리스 디코더 유닛(1010)에 대하 입력의 복제(copy)를 수신한다. 경로 메모리 유닛(PMU)(630), 후진 추적 유닛(640), 및 하위 세트 비트 지연 유닛(650)은 연속적인 스테이지들로서 도 10에 개략적으로 표현되어 있다. 특히, 스테이지들은 스테이지 번호 일(제 1)(1030), 스테이지 번호 이(제 2)(1040), 스테이지 번호 삼(제 3)(1050), ..., 스테이지 번호 X(제 X)(1060)를 포함한다. ATSC 표준에서, 값 X는 값들 십 이(12) 또는 십 육(16)을 전형적으로 취한다.

도 10에 도시된 바와 같이, X개의 스테이지의 각각으로부터 경로 메모리 출력은 N개의 탭 DFE 필터(720)의 탭핑된 지연 라인(TDL : tapped delay line)에 접속된다. 각 스테이지는 열두 개(12)의 심볼 입력들(ATSC 표준에 대한 모든 열두 개(12)의 심볼들에 대해 한 심볼 입력)을 제공한다. 탭핑된 지연 라인들(TDL)의 각각은 각각의 데이터 탭 계

수들 C[0:11], C[12:23], C[24:35], ..., C[12(X-1):N]을 갖는 각각의 곱셈기에 결합된다. 각각의 곱셈기들의 출력들은 가산기 유닛(1070)에서 합산된다. 가산기 유닛(1070)의 출력은 가산기 유닛(730)에 피드백된다.

이런 방식으로, N개의 탭 DFE 필터(720)는 트렐리스 디코더 심볼 스트림에서 각 심볼들에 대해 개선된 추정 또는 "최상의 추측"을 수신한다. 개선된 추정은 종래 기술 방법들을 이용한 이용 가능한 "하드" 슬라이서 결정들보다 더 작은 에러 확률을 갖는다.

도 11은 제 1 등화기 유닛(1110) 및 제 1 트렐리스 디코더(1120)의 조합과 제 2 등화기 유닛(1140) 및 제 2 트렐리스 디코더(1150)의 조합을 도시한 블록도이다. 제 1 등화기 유닛(1110)은 이전에 기술된 유형의 순방향 등화기(FE) 및 결정 피드백 등화기(DFE)를 포함한다. 제 2 등화기 유닛(1140)은 이전에 기술된 유형의 순방향 등화기(FE) 및 결정 피드백 등화기(DFE)를 포함한다.

본 발명의 이러한 실시예에 있어서, 제 1 등화기 및 트렐리스 디코더 조합은 심볼 스트림을 추정하는데 이용되고, 그 후 (2) 수신된 심볼 스트림은 제 2 등화기 및 트렐리스 디코더 조합에 이용된다. 제 1 트렐리스 디코더(1120)는 제 1 등화기 유닛(1110)의 출력에 대해 동작한다. 제 1 트렐리스 디코더(1120)(즉, 후진 추적 깊이에 대략 십 이(12)를 곱함)의 처리량 대기 시간 후, 하드 결정들이 출력된다.

제 1 등화기 유닛(1110) 및 제 1 트렐리스 디코더(1120)의 병렬 경로에서, 데이터는 "선입, 선출" 버퍼(1130)에서 버퍼링된다. 버퍼(1130)는 제 1 등화기 유닛(1110) 및 제 1 트렐리스 디코더(1120)의 대기 시간을 보상한다. 그 후, 버퍼(1130)로부터 채널 왜곡된 심볼들은 제 2 등화기 유닛(1140)에 공급된다. 제 2등화기 유닛(1140)의 적응은 제 1 등화기 유닛(1110)과는 다른 에러 메트릭을 이용한다. 에러는 제 1 트렐리스 디코더(1120)로부터 하드 결정을 이용하여 계산된다. 이러한 방식으로, 제 2 등화기 유닛(1140)은 데이터 기초된 결정 직접 모드(data based decision directed mode)로 실행할 수 있다.

그 외에도, 제 2 등화기 유닛(1140)의 결정 피드백 등화기(DFE)부는 제 2 등화기 유닛(1140)에서 에러 전파를 최소화하는 입력으로서 제 1 트렐리스 디코더(1120)로부터 하드 결정들을 이용할 수 있다. 또한, 믿을 수 있는 "최상의 추측들"은 제 2 트렐리스 디코더(1150)로부터 이용 가능하기 때문에, 제 2 등화기 유닛(1140)의 결정 피드백 등화기(DFE)부로 피드백되어 에러 전파를 더 최소화할 수 있다. 그 후, 제 2 트렐리스 디코더(1150)의 하드 결정 출력은 데이터 디-인터리버(260)에 공급되고, 그 후, ATSC 표준에 특정된 바와 같은 리드 솔로몬 디코더에 공급된다.

도 12는 본 발명의 방법의 유리한 실시예를 도시한 흐름도이다. 방법의 단계들은 참조 번호(1200)를 집합적으로 참조한다. 트렐리스 디코더(250)의 X개의 경로 메모리 유닛 출력들의 각각은 DFE 필터(720)에서 X개의 필터 탭 셀들의 입력들에 접속된다(단계 1210). 트렐리스 디코더(250)의 경로 메모리 유닛(630)의 각 스테이지(스테이지 번호 일(제 1)(1030), 스테이지 번호 이(제 2))(1040) 등)에서, 심볼에 대한 "최상의 추측"값을 나타내도록 심볼을 디코딩된다(단계 1220).

X개의 디코딩된 "최상의 추측" 심볼들의 각각은 DFE 필터(720)에서 X개의 필터 탭 셀들의 각각의 입력들에 송신된다(단계 1230). DFE 필터(720)는 채널 등화를실행하기 위해 추정들로서 X개의 디코딩된 "최상의 추측" 심볼값들을 이용한다(단계 1240). 트렐리스 디코더(250)의 경로 메모리 유닛에서 나타나는 X개의 심볼들의 다음의 세트의 각각에 대해 처리가 계속된다(단계 1250).

본 발명이 어떤 실시예들을 참조하여 기술되었지만, 본 발명에서 다양한 변경들, 대용적 변형들, 개조들, 및 적응들이 그것의 가장 광범위한 형태로 본 발명의 개념 및 범위를 벗어나지 않고 이루어질 수 있음을 본 기술 분야의 숙련자들은 이해해야 한다.

Claims (14)

1. 결정 피드백 등화기에서 에러를 감소시키는 장치에 있어서,

   - 트렐리스 디코더, 및

   - 상기 트렐리스 디코더의 적어도 하나의 경로 메모리 출력에 결합되고, 채널 등화에서 추정으로서 이용을 위해 상기 트렐리스 디코더로부터 적어도 하나의 심볼값을 얻을 수 있는 결정 피드백 등화기를 포함하는 에러 감소 장치.
2. 제 1 항에 있어서,

   상기 결정 피드백 등화기는 상기 트렐리스 디코더의 각 경로 메모리 출력에 결합되고, 채널 등화에서 추정으로서 이용을 위해 상기 트렐리스 디코더의 각 경로 메모리 출력으로부터 심볼값을 얻을 수 있는, 에러 감소 장치.
3. 제 2 항에 있어서,

   상기 결정 피드백 등화기의 X개의 탭핑된 지연 라인들은 상기 트렐리스 디코더의 경로 메모리 유닛의 X개의 각각의 스테이지들에 결합되는, 에러 감소 장치.
4. 제 3 항에 있어서,

   상기 트렐리스 디코더의 상기 경로 메모리 유닛의 상기 X개의 각각의 스테이지들의 각각은 상기 결정 피드백 등화기에 열두 개(12)의 심볼 입력들을 제공하는,에러 감소 장치.
5. 제 4 항에 있어서,

   상기 수신기는 ATSC 표준 트렐리스 엔코딩된 신호들을 디코딩할 수 있고, 상기 X의 값은 12 또는 16 중의 하나인, 에러 감소 장치.
6. 결정 피드백 등화기에서 에러를 감소시키는 장치에 있어서,

   - 제 1 순방향 등화기 및 제 1 결정 피드백 등화기를 포함하는 제 1 등화기 유닛,

   - 상기 제 1 등화기 유닛에 결합된 제 1 트렐리스 디코더로서, 상기 제 1 결정 피드백 등화기는 채널 등화에서 추정으로서 이용을 위해 상기 제 1 트렐리스 디코더의 각 경로 메모리 출력으로부터 심볼값을 얻을 수 있는, 상기 제 1 트렐리스 디코더,

   - 제 2 순방향 등화기 및 제 2 결정 피드백 등화기를 포함하는 제 2 등화기 유닛, 및

   - 상기 제 2 등화기 유닛에 결합된 제 2 트렐리스 디코더로서, 상기 제 2 결정 피드백 등화기는 채널 등화에서 추정으로서 이용을 위해 상기 제 2 트렐리스 디코더의 각 경로 메모리 출력으로부터 심볼값을 얻을 수 있는, 상기 제 2 트렐리스 디코더를 포함하고,

   - 상기 제 1 트렐리스 디코더의 출력은 상기 제 2 등화기 유닛에 제공되는,에러 감소 장치.
7. 제 6 항에 있어서,

   상기 제 1 등화기 유닛은 제 1 에러 메트릭을 이용하고, 상기 제 2 등화기 유닛은 제 2 에러 메트릭을 이용하는, 에러 감소 장치.
8. 제 6 항에 있어서,

   상기 제 2 등화기 유닛에 결합되고, 상기 제 1 등화기 유닛의 입력에 제공되는 입력 신호를 수신할 수 있고, 또한 상기 제 1 등화기 유닛 및 상기 제 1 트렐리스 디코더의 대기 시간을 보상할 수 있는 버퍼를 더 포함하는 에러 감소 장치.
9. 제 8 항에 있어서,

   상기 제 1 트렐리스 디코더는 상기 제 2 등화기 유닛에 하드 결정들을 출력하는, 에러 감소 장치.
10. 제 9 항에 있어서,

    상기 제 2 등화기 유닛(1140)의 상기 제 2 피드백 등화기는 상기 제 1 트렐리스 디코더로부터 하드 결정들을 이용하여 상기 제 2 등화기 유닛에서 에러들을 최소화하는, 에러 감소 장치.
11. 결정 피드백 등화기에서 에러를 감소시키는 장치를 포함하여 ATSC 표준 트렐리스 엔코딩된 신호들을 디코딩할 수 있는 고선명 텔레비전 수신기에 있어서,

    상기 장치는,

    - 트렐리스 디코더, 및

    - 상기 트렐리스 디코더의 적어도 하나의 경로 메모리 출력에 결합되고, 채널 등화에서 추정으로서 이용을 위해 상기 트렐리스 디코더로부터 적어도 하나의 심볼값을 얻을 수 있는 결정 피드백 등화기를 포함하는, 고선명 텔레비전 수신기.
12. 결정 피드백 등화기에서 에러를 감소시키는 장치를 포함하여 ATSC 표준 트렐리스 엔코딩된 신호들을 디코딩할 수 있는 고선명 텔레비전 수신기에 있어서,

    상기 장치는,

    - 제 1 순방향 등화기 및 제 1 결정 피드백 등화기를 포함하는 제 1 등화기 유닛,

    - 상기 제 1 등화기 유닛에 결합된 제 1 트렐리스 디코더로서, 상기 제 1 결정 피드백 등화기는 채널 등화에서 추정으로서 이용을 위해 상기 제 1 트렐리스 디코더의 각 경로 메모리 출력으로부터 심볼값을 얻을 수 있는, 상기 제 1 트렐리스 디코더,

    - 제 2 순방향 등화기 및 제 2 결정 피드백 등화기를 포함하는 제 2 등화기 유닛, 및

    - 상기 제 2 등화기 유닛에 결합된 제 2 트렐리스 디코더로서, 상기 제 2 결정 피드백 등화기는 채널 등화에서 추정으로서 이용을 위해 상기 제 2 트렐리스 디코더의 각 경로 메모리 출력으로부터 심볼값을 얻을 수 있는, 상기 제 2 트렐리스 디코더를 포함하고,

    - 상기 제 1 트렐리스 디코더의 출력은 상기 제 2 등화기 유닛에 제공되는, 고선명 텔레비전 수신기.
13. 결정 피드백 등화기에서 에러를 감소시키는 방법에 있어서,

    - 상기 결정 피드백 등화기에서의 X개의 필터 탭 셀들에 트렐리스 디코더의 X개의 경로 메모리 유닛 출력들을 결합하는 단계,

    - 상기 트렐리스 디코더의 상기 X개의 경로 메모리 유닛 출력들의 각각으로부터 심볼을 디코딩하는 단계,

    - 상기 결정 피드백 등화기에서의 X개의 필터 탭 셀들의 상기 각각의 입력들에 상기 디코딩된 심볼들을 제공하는 단계, 및

    - 채널 등화를 실행하기 위해 상기 결정 피드백 등화기에서 추정들로서 상기 디코딩된 심볼들을 이용하는 단계를 포함하는 에러 감소 방법.
14. 트렐리스 엔코딩된 신호들을 디코딩할 수 있는 수신기에서 이용을 위해, 결정 피드백 등화기에서 에러를 감소시키는 방법에 있어서,

    - 제 1 등화기 유닛 및 제 1 트렐리스 디코더를 이용하여 심볼 스트림의 추정을 얻는 단계,

    - 제 2 등화기 유닛 및 제 2 트렐리스 디코더에 상기 심볼 스트림의 상기 추정을 제공하는 단계, 및

    - 상기 제 1 트렐리스 디코더로부터 결정들을 이용하여 상기 제 2 등화기 유닛 및 상기 제 2 트렐리스 디코더에서 에러를 최소화하는 단계를 포함하는 에러 감소 방법.