KR20030014237A - High frequency amplifier - Google Patents
High frequency amplifier Download PDFInfo
- Publication number
- KR20030014237A KR20030014237A KR1020027015788A KR20027015788A KR20030014237A KR 20030014237 A KR20030014237 A KR 20030014237A KR 1020027015788 A KR1020027015788 A KR 1020027015788A KR 20027015788 A KR20027015788 A KR 20027015788A KR 20030014237 A KR20030014237 A KR 20030014237A
- Authority
- KR
- South Korea
- Prior art keywords
- amplifier
- input signal
- peak
- average power
- power
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
Abstract
본원 발명은 입력 신호를 증폭하는 증폭기(1)와, 입력 신호의 피크 전력과 평균 전력을 검지하여 피크·애버리지 전력비를 산출하고, 산출한 피크·애버리지 전력비와 소정의 기준값을 비교하며, 비교한 결과에 기초하여, 증폭기(1)에 공급하는 게이트 전압을 제어하도록 지시하는 입력 신호 판별 회로(6)와, 입력 신호 판별 회로(6)에 의한 지시에 기초하여, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기(1)로부터 출력되는 왜곡 전력이 변화되지 않도록, 증폭기(1)에 공급하는 게이트 전압을 제어하는 게이트 전압 제어 회로(7)를 요망하는 고주파 증폭기를 제공한다.The present invention detects the peak power and average power of an input signal and an amplifier 1 for amplifying an input signal, calculates a peak average power ratio, compares the calculated peak average power ratio with a predetermined reference value, and compares the result. Based on the input signal discrimination circuit 6 and the input signal discrimination circuit 6 instructing to control the gate voltage supplied to the amplifier 1 based on the peak and average power ratio of the input signal. Even if the distortion power output from the amplifier 1 is not changed, the high frequency amplifier which desires the gate voltage control circuit 7 which controls the gate voltage supplied to the amplifier 1 is provided.
Description
도 1은, 문헌, Stephen A. Maas, "Nonlinear Microwave Circuits," Artech House, 1988에 개시되어 있는 종래의 고주파 증폭기의 구성을 도시하는 블록도로, 도 1에서, 참조 부호 1은 고주파의 입력 신호를 증폭하는 증폭기, 참조 부호 2는 증폭기(1)에 게이트 전압 Vg, 드레인 전압 Vd를 공급하는 전원 회로, 참조 부호 3은 입력 단자, 참조 부호 4는 출력 단자이다.1 is a block diagram showing the configuration of a conventional high frequency amplifier disclosed in the literature, Stephen A. Maas, "Nonlinear Microwave Circuits," Artech House, 1988. In FIG. 1, reference numeral 1 denotes an input signal of high frequency. An amplifier to be amplified, 2 is a power supply circuit for supplying a gate voltage Vg and a drain voltage Vd to the amplifier 1, 3 is an input terminal, and 4 is an output terminal.
다음으로 동작에 대하여 설명한다.Next, the operation will be described.
도 2는 입력 신호에서의 입력 전력의 시간적 변화를 도시하는 도면이다. 입력 단자(3)에 입력되는 입력 신호는, 도 2에 도시한 바와 같이, 평균 입력 전력 Pave에 대하여, 임의의 시간대 T1에서는 피크 입력 전력 Ppeak1의 입력 신호 M이 입력되고, 다른 시간대 T2에는 입력 전력 Ppeak2의 입력 신호 N이 입력되는 것으로 한다. 이 평균 입력 전력 Pave에 대한 피크 출력 전력 Ppeak의 비 Ppeak/Pave를 피크·애버리지 전력비 Pr로 하면, 피크·애버리지 전력비 Pr은 입력 신호 M, N에 따라 변화된다.2 is a diagram illustrating a temporal change of input power in an input signal. As for the input signal input to the input terminal 3, as shown in FIG. 2, with respect to the average input power P ave , the input signal M of the peak input power P peak1 is input at an arbitrary time zone T1, and at another time T2. It is assumed that the input signal N of the input power P peak2 is input. If the ratio P peak / P ave of the peak output power P peak for the average input power P ave as a peak-average power ratio Pr, the peak-average power ratio Pr is changed according to the input signal M, N.
도 3은 종래의 고주파 증폭기의 평균 입력 전력에 대한 평균 출력 전력 특성과 왜곡 전력 특성을 도시하는 도면이다. 도 3에서, 101은 평균 전력 특성, 201은 입력 신호 M이 증폭기(1)에 입력되었을 때의 왜곡 전력 특성, 202는 입력 신호 N이 증폭기(1)에 입력되었을 때의 왜곡 전력 특성으로, 전원 회로(2)로부터 게이트 전압 Vg1, 드레인 전압 Vd1이 증폭기(1)에 각각 공급되어 있는 것으로 한다.3 is a diagram showing average output power characteristics and distortion power characteristics with respect to the average input power of a conventional high frequency amplifier. In FIG. 3, 101 is an average power characteristic, 201 is a distortion power characteristic when the input signal M is input to the amplifier 1, 202 is a distortion power characteristic when the input signal N is input to the amplifier 1, It is assumed that the gate voltage Vg1 and the drain voltage Vd1 are supplied from the circuit 2 to the amplifier 1, respectively.
도 3에 도시한 바와 같이, 증폭기(1)로부터 평균 출력 전력 P1을 출력할 때의 왜곡 전력은, 입력 신호 M이 증폭기(1)에 입력되었을 때가 D1이고, 입력 신호 N이 증폭기(1)에 입력되었을 때가 D2이다. 즉, 입력 신호가, 입력 신호 M으로부터 입력 신호 N으로 변화되면, 피크·애버리지 전력비 Pr이 커지게 되어, 왜곡 전력이 D1로부터 D2로 증가된다.As shown in FIG. 3, the distortion power at the time of outputting the average output power P1 from the amplifier 1 is D1 when the input signal M is input to the amplifier 1, and the input signal N is connected to the amplifier 1. When entered, it is D2. That is, when the input signal is changed from the input signal M to the input signal N, the peak average power ratio Pr becomes large, and the distortion power is increased from D1 to D2.
종래의 고주파 증폭기는 이상과 같이 구성되어 있기 때문에, 증폭기(1)가 평균 출력 전력 Pave를 출력하고 있을 때에, 입력 신호가 변화되어 피크·애버리지 전력비 Pr이 변화되면, 왜곡 전력이 변화되게 되고, 피크·애버리지 전력비 Pr의 큰 입력 신호 N이 증폭기(1)에 입력되면, 왜곡 전력은 증가되게 된다고 하는 과제가 있었다.Since the conventional high frequency amplifier is configured as described above, when the amplifier 1 outputs the average output power P ave , when the input signal changes and the peak-average power ratio Pr changes, the distortion power changes. When a large input signal N having a peak average power ratio Pr is input to the amplifier 1, there is a problem that the distortion power is increased.
본 발명은 상기한 바와 같은 과제를 해결하기 위해 이루어진 것으로, 피크·애버리지 전력비 Pr이 변화되어도, 출력되는 왜곡 전력의 변화를 억제할 수 있는 고주파 증폭기를 얻는 것을 목적으로 한다.This invention is made | formed in order to solve the above subjects, and an object of this invention is to obtain the high frequency amplifier which can suppress the change of the distortion power output even if the peak-average power ratio Pr changes.
<발명의 개시><Start of invention>
본 발명에 따른 고주파 증폭기는, 입력 신호를 증폭하는 증폭기와, 입력 신호의 피크 전력과 평균 전력을 검지하여 피크·애버리지 전력비를 산출하고, 산출한 피크·애버리지 전력비와 소정의 기준값을 비교하며, 비교한 결과에 기초하여, 상기 증폭기에 공급하는 게이트 전압 또는 드레인 전압을 제어하도록 지시하는 입력 신호 판별 회로와, 상기 입력 신호 판별 회로에 의한 지시에 기초하여, 입력 신호의 피크·애버리지 전력비가 변화되어도, 상기 증폭기로부터 출력되는 왜곡 전력이 변화되지 않도록, 상기 증폭기에 공급하는 게이트 전압 또는 드레인 전압을 제어하는 전압 제어 회로를 포함하는 것이다.The high-frequency amplifier according to the present invention detects peak and average power of an input signal, calculates peak and average power ratios, compares the calculated peak and average power ratios with a predetermined reference value, and compares them. On the basis of the result, even if the peak-average power ratio of the input signal is changed based on the input signal discrimination circuit instructing to control the gate voltage or the drain voltage supplied to the amplifier and the instruction by the input signal discrimination circuit, And a voltage control circuit for controlling the gate voltage or the drain voltage supplied to the amplifier so that the distortion power output from the amplifier does not change.
이에 의해, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.Thereby, even if the peak-average power ratio of an input signal changes, there exists an effect that the change of the distortion power output from an amplifier can be suppressed.
본 발명에 따른 고주파 증폭기는, 입력 신호 판별 회로가, 입력 신호의 평균 전력을 검출하는 평균 전력 검출 회로와, 입력 신호의 피크 전력을 검출하는 피크 전력 검출 회로와, 상기 평균 전력 검출 회로에 의해 검출된 입력 신호의 평균 전력과, 상기 피크 전력 검출 회로에 의해 검출된 입력 신호의 피크 전력에 기초하여, 피크·애버리지 전력비를 산출하는 전력비 산출 회로와, 상기 전력비 산출 회로에 의해 산출된 피크·애버리지 전력비와 소정의 기준값을 비교하고, 비교한 결과에 기초하여, 전압 제어 회로에 대하여, 증폭기에 공급하는 게이트 전압 또는 드레인 전압을 제어하도록 지시하는 비교 회로를 포함하는 것이다.In the high frequency amplifier according to the present invention, the input signal discrimination circuit detects the average power detection circuit for detecting the average power of the input signal, the peak power detection circuit for detecting the peak power of the input signal, and the average power detection circuit. A power ratio calculation circuit that calculates a peak-average power ratio based on the average power of the input signal and the peak power of the input signal detected by the peak power detection circuit, and the peak-average power ratio calculated by the power ratio calculation circuit. And a predetermined reference value, and a comparison circuit for instructing the voltage control circuit to control the gate voltage or the drain voltage supplied to the amplifier based on the result of the comparison.
이에 의해, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.Thereby, even if the peak-average power ratio of an input signal changes, there exists an effect that the change of the distortion power output from an amplifier can be suppressed.
본 발명에 따른 고주파 증폭기는, 전압 제어 회로가, 입력 신호 판별 회로에의해 산출된 피크·애버리지 전력비가 소정의 기준값보다 높은 경우에, 피크·애버리지 전력비가 소정의 기준값보다 낮은 경우보다, 상기 증폭기에 공급하는 게이트 전압을 증가시키는 것이다.The high frequency amplifier according to the present invention has a voltage control circuit in which the peak average power ratio calculated by the input signal discrimination circuit is higher than a predetermined reference value, and when the peak average power ratio is lower than the predetermined reference value, It is to increase the gate voltage to supply.
이에 의해, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.Thereby, even if the peak-average power ratio of an input signal changes, there exists an effect that the change of the distortion power output from an amplifier can be suppressed.
본 발명에 따른 고주파 증폭기는, 전압 제어 회로가, 입력 신호 판별 회로에 의해 산출된 피크·애버리지 전력비가 소정의 기준값보다 높은 경우에, 피크·애버리지 전력비가 소정의 기준값보다 낮은 경우보다, 상기 증폭기에 공급하는 드레인 전압을 증가시키는 것이다.The high-frequency amplifier according to the present invention is characterized in that the voltage control circuit is provided with the amplifier when the peak-average power ratio calculated by the input signal discrimination circuit is higher than the predetermined reference value, and the peak-average power ratio is lower than the predetermined reference value. It is to increase the drain voltage to be supplied.
이에 의해, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.Thereby, even if the peak-average power ratio of an input signal changes, there exists an effect that the change of the distortion power output from an amplifier can be suppressed.
본 발명에 따른 고주파 증폭기는, 입력 신호를 증폭하는 증폭기와, 입력 신호의 피크 전력과 평균 전력을 검지하여 피크·애버리지 전력비를 산출하고, 산출한 피크·애버리지 전력비와 소정의 기준값을 비교하며, 비교한 결과에 기초하여, 상기 증폭기에 공급하는 게이트 전압 및 드레인 전압을 제어하도록 지시하는 입력 신호 판별 회로와, 상기 입력 신호 판별 회로에 의한 지시에 기초하여, 입력 신호의 피크·애버리지 전력비가 변화되어도, 상기 증폭기로부터 출력되는 왜곡 전력이 변화되지 않도록, 상기 증폭기에 공급하는 게이트 전압 및 드레인 전압을 제어하는 전압 제어 회로를 포함하는 것이다.The high-frequency amplifier according to the present invention detects peak and average power of an input signal, calculates peak and average power ratios, compares the calculated peak and average power ratios with a predetermined reference value, and compares them. On the basis of the result, even if the peak-average power ratio of the input signal is changed based on the input signal discrimination circuit instructing to control the gate voltage and the drain voltage supplied to the amplifier and the instruction by the input signal discrimination circuit, And a voltage control circuit for controlling the gate voltage and the drain voltage supplied to the amplifier so that the distortion power output from the amplifier does not change.
이에 의해, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기로부터출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.Thereby, even if the peak-average power ratio of an input signal changes, there exists an effect that the change of the distortion power output from an amplifier can be suppressed.
본 발명에 따른 고주파 증폭기는, 입력 신호 판별 회로가, 입력 신호의 평균 전력을 검출하는 평균 전력 검출 회로와, 입력 신호의 피크 전력을 검출하는 피크 전력 검출 회로와, 상기 평균 전력 검출 회로에 의해 검출된 입력 신호의 평균 전력과, 상기 피크 전력 검출 회로에 의해 검출된 입력 신호의 피크 전력에 기초하여, 피크·애버리지 전력비를 산출하는 전력비 산출 회로와, 상기 전력비 산출 회로에 의해 산출된 피크·애버리지 전력비와 소정의 기준값을 비교하고, 비교한 결과에 기초하여, 전압 제어 회로에 대하여, 증폭기에 공급하는 게이트 전압 및 드레인 전압을 제어하도록 지시하는 비교 회로를 포함하는 것이다.In the high frequency amplifier according to the present invention, the input signal discrimination circuit detects the average power detection circuit for detecting the average power of the input signal, the peak power detection circuit for detecting the peak power of the input signal, and the average power detection circuit. A power ratio calculation circuit that calculates a peak-average power ratio based on the average power of the input signal and the peak power of the input signal detected by the peak power detection circuit, and the peak-average power ratio calculated by the power ratio calculation circuit. And a predetermined reference value, and a comparison circuit for instructing the voltage control circuit to control the gate voltage and the drain voltage supplied to the amplifier based on the result of the comparison.
이에 의해, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.Thereby, even if the peak-average power ratio of an input signal changes, there exists an effect that the change of the distortion power output from an amplifier can be suppressed.
본 발명에 따른 고주파 증폭기는, 전압 제어 회로가, 입력 신호 판별 회로에 의해 산출된 피크·애버리지 전력비가 소정의 기준값보다 높은 경우에, 피크·애버리지 전력비가 소정의 기준값보다 낮은 경우보다, 상기 증폭기에 공급하는 게이트 전압을 증가시킴과 함께, 상기 증폭기에 공급하는 드레인 전압을 증가시키는 것이다.The high-frequency amplifier according to the present invention is characterized in that the voltage control circuit is provided with the amplifier when the peak-average power ratio calculated by the input signal discrimination circuit is higher than the predetermined reference value, and the peak-average power ratio is lower than the predetermined reference value. The gate voltage to be supplied is increased, and the drain voltage to be supplied to the amplifier is increased.
이에 의해, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.Thereby, even if the peak-average power ratio of an input signal changes, there exists an effect that the change of the distortion power output from an amplifier can be suppressed.
본 발명에 따른 고주파 증폭기는, 전압 제어 회로가, 입력 신호 판별 회로에 의해 산출된 피크·애버리지 전력비가 소정의 기준값보다 높은 경우에, 피크·애버리지 전력비가 소정의 기준값보다 낮은 경우보다, 상기 증폭기에 공급하는 게이트 전압을 증가시킴과 함께, 상기 증폭기에 공급하는 드레인 전압을 감소시키는 것이다.The high-frequency amplifier according to the present invention is characterized in that the voltage control circuit is provided with the amplifier when the peak-average power ratio calculated by the input signal discrimination circuit is higher than the predetermined reference value, and the peak-average power ratio is lower than the predetermined reference value. The gate voltage to be supplied is increased, and the drain voltage to be supplied to the amplifier is decreased.
이에 의해, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.Thereby, even if the peak-average power ratio of an input signal changes, there exists an effect that the change of the distortion power output from an amplifier can be suppressed.
본 발명에 따른 고주파 증폭기는, 전압 제어 회로가, 입력 신호 판별 회로에 의해 산출된 피크·애버리지 전력비가 소정의 기준값보다 높은 경우에, 피크·애버리지 전력비가 소정의 기준값보다 낮은 경우보다, 상기 증폭기에 공급하는 게이트 전압을 감소시킴과 함께, 상기 증폭기에 공급하는 드레인 전압을 증가시키는 것이다.The high-frequency amplifier according to the present invention is characterized in that the voltage control circuit is provided with the amplifier when the peak-average power ratio calculated by the input signal discrimination circuit is higher than the predetermined reference value, and the peak-average power ratio is lower than the predetermined reference value. The gate voltage to be supplied is reduced, and the drain voltage to be supplied to the amplifier is increased.
이에 의해, 입력 신호의 피크·애버리지 전력비가 변화되어도, 증폭기로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.Thereby, even if the peak-average power ratio of an input signal changes, there exists an effect that the change of the distortion power output from an amplifier can be suppressed.
본 발명에 따른 고주파 증폭기는, 입력 신호를 증폭하는 증폭기와, 상기 증폭기에 입력되는 입력 신호의 종류나 상기 증폭기로부터 출력되는 평균 출력 전력의 크기 등의 외부 지시 정보를 입력하고, 입력된 외부 지시 정보의 내용이 변화되어도, 상기 증폭기로부터 출력되는 왜곡 전력이 변화되지 않도록, 상기 증폭기에 공급하는 게이트 전압 혹은 드레인 전압, 또는 게이트 전압 및 드레인 전압을 제어하는 전압 제어 회로를 포함하는 것이다.The high frequency amplifier according to the present invention inputs an amplifier for amplifying an input signal, external indication information such as a type of an input signal input to the amplifier and an average output power output from the amplifier, and inputs the external indication information. The voltage control circuit controls the gate voltage or the drain voltage or the gate voltage and the drain voltage supplied to the amplifier so that the distortion power output from the amplifier does not change even if the content of?
이에 의해, 외부 지시 정보의 내용이 변화되어도, 증폭기로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 있다.Thereby, even if the content of external indication information changes, there exists an effect that the change of the distortion power output from an amplifier can be suppressed.
본 발명은 고주파 신호를 증폭하는 고주파 증폭기에 관한 것이다.The present invention relates to a high frequency amplifier for amplifying a high frequency signal.
도 1은 종래의 고주파 증폭기의 구성을 도시하는 블록도.1 is a block diagram showing a configuration of a conventional high frequency amplifier.
도 2는 종래의 고주파 증폭기의 입력 신호에서의 입력 전력의 시간적 변화를 도시하는 도면.2 is a diagram showing a temporal change in input power in an input signal of a conventional high frequency amplifier.
도 3은 종래의 고주파 증폭기의 평균 입력 전력에 대한 평균 출력 전력 특성과 왜곡 전력 특성을 도시하는 도면.3 is a diagram showing average output power characteristics and distortion power characteristics with respect to the average input power of a conventional high frequency amplifier.
도 4는 본 발명의 실시예 1에 따른 고주파 증폭기의 구성을 도시하는 블록도.Fig. 4 is a block diagram showing the construction of a high frequency amplifier according to the first embodiment of the present invention.
도 5는 본 발명의 실시예 1에 따른 고주파 증폭기의 평균 입력 전력에 대한 평균 출력 전력 특성과 왜곡 전력 특성을 도시하는 도면.Fig. 5 is a diagram showing average output power characteristics and distortion power characteristics with respect to the average input power of the high frequency amplifier according to the first embodiment of the present invention.
도 6은 본 발명의 실시예 2에 따른 고주파 증폭기의 구성을 도시하는 블록도.6 is a block diagram showing a configuration of a high frequency amplifier according to a second embodiment of the present invention.
도 7은 본 발명의 실시예 2에 따른 고주파 증폭기의 평균 입력 전력에 대한 평균 출력 전력 특성과 왜곡 전력 특성을 도시하는 도면.Fig. 7 is a diagram showing average output power characteristics and distortion power characteristics with respect to the average input power of the high frequency amplifier according to the second embodiment of the present invention.
도 8은 본 발명의 실시예 3에 따른 고주파 증폭기의 구성을 도시하는 블록도.Fig. 8 is a block diagram showing the construction of a high frequency amplifier according to the third embodiment of the present invention.
도 9는 본 발명의 실시예 3에 따른 고주파 증폭기의 평균 입력 전력에 대한 평균 출력 전력 특성과 왜곡 전력 특성을 도시하는 도면.Fig. 9 is a diagram showing average output power characteristics and distortion power characteristics with respect to the average input power of the high frequency amplifier according to the third embodiment of the present invention.
도 10은 본 발명의 실시예 3에 따른 고주파 증폭기의 평균 입력 전력에 대한 다른 평균 출력 전력 특성을 도시하는 도면.Fig. 10 is a diagram showing another average output power characteristic with respect to the average input power of the high frequency amplifier according to the third embodiment of the present invention.
도 11은 본 발명의 실시예 4에 따른 고주파 증폭기의 구성을 도시하는 블록도.Fig. 11 is a block diagram showing the construction of a high frequency amplifier according to the fourth embodiment of the present invention.
도 12는 본 발명의 실시예 4에 따른 고주파 증폭기의 구성을 도시하는 블록도.Fig. 12 is a block diagram showing the construction of a high frequency amplifier according to the fourth embodiment of the present invention.
도 13은 본 발명의 실시예 4에 따른 고주파 증폭기의 구성을 도시하는 블록도.Fig. 13 is a block diagram showing the construction of a high frequency amplifier according to the fourth embodiment of the present invention.
<발명을 실시하기 위한 최량의 형태><Best Mode for Carrying Out the Invention>
이하, 본 발명을 보다 상세히 설명하기 위해, 본 발명을 실시하기 위한 최량의 형태에 대하여, 첨부 도면에 따라 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, in order to demonstrate this invention in detail, the best form for implementing this invention is demonstrated according to attached drawing.
《실시예 1》<< Example 1 >>
도 4는 본 발명의 실시예 1에 따른 고주파 증폭기의 구성을 도시하는 블록도이다. 도 4에서, 참조 부호 5는 입력 신호의 일부를 추출하는 방향성 결합기, 참조 부호 6은 방향성 결합기(5)로부터 추출된 입력 신호의 피크 전력 Ppeak와 평균 전력 Pave를 검지하여 피크·애버리지 전력비 Pr을 산출하고, 산출한 피크·애버리지 전력비 Pr과 소정의 기준값 Ps를 비교하며, 비교한 결과에 기초하여, 증폭기(1)에 공급하는 게이트 전압 Vg를 제어하도록 지시하는 입력 신호 판별 회로, 참조 부호 7은 입력 신호 판별 회로(6)의 지시에 기초하여, 전원 회로(2)로부터 증폭기(1)에 공급하는 게이트 전압 Vg를 제어하는 게이트 전압 제어 회로(전압 제어 회로)이다.4 is a block diagram showing the configuration of a high frequency amplifier according to the first embodiment of the present invention. In Fig. 4, reference numeral 5 denotes a directional coupler for extracting a part of the input signal, and reference numeral 6 denotes a peak power P peak and an average power P ave of the input signal extracted from the directional coupler 5 to detect the peak-average power ratio Pr. , An input signal discrimination circuit for instructing to control the gate voltage Vg supplied to the amplifier 1 based on the result of the comparison, and comparing the calculated peak average power ratio Pr with a predetermined reference value Ps. Is a gate voltage control circuit (voltage control circuit) that controls the gate voltage Vg supplied from the power supply circuit 2 to the amplifier 1 based on the instruction of the input signal discrimination circuit 6.
또한, 도 4의 입력 신호 판별 회로(6)에서, 참조 부호 11은 방향성결합기(5)로부터 추출된 입력 신호의 평균 전력 Pave를 검출하는 평균 전력 검출 회로, 참조 부호 12는 방향성 결합기(5)로부터 추출된 입력 신호의 피크 전력 Ppeak를 검출하는 피크 전력 검출 회로, 참조 부호 13은 평균 전력 검출 회로(11)에 의해 검출된 입력 신호의 평균 전력 Pave와, 피크 전력 검출 회로(12)에 의해 검출된 입력 신호의 피크 전력 Ppeak에 기초하여, 피크·애버리지 전력비 Pr(=Ppeak/Pave)을 산출하는 전력비 산출 회로, 참조 부호 14는 전력비 산출 회로(13)에 의해 산출된 피크·애버리지 전력비 Pr과 소정의 기준값 Ps를 비교하고, 비교한 결과에 기초하여, 게이트 전압 제어 회로(7)에 대하여, 증폭기(1)에 공급하는 게이트 전압 Vg를 제어하도록 지시하는 비교 회로이다.In the input signal discrimination circuit 6 of FIG. 4, reference numeral 11 denotes an average power detection circuit for detecting the average power P ave of the input signal extracted from the directional coupler 5, and reference numeral 12 denotes the directional coupler 5; The peak power detection circuit for detecting the peak power P peak of the input signal extracted from the reference signal 13 denotes the average power P ave of the input signal detected by the average power detection circuit 11 and the peak power detection circuit 12. A power ratio calculation circuit that calculates a peak average power ratio Pr (= P peak / P ave ) based on the peak power P peak of the input signal detected by the reference signal, and reference numeral 14 denotes the peak · calculated by the power ratio calculation circuit 13. The comparison circuit instructs the gate voltage control circuit 7 to control the gate voltage Vg supplied to the amplifier 1 based on the comparison result of the average power ratio Pr and the predetermined reference value Ps.
도 4에서, 그 밖의 구성은 종래의 도 1에서의 구성과 동등하다.In Fig. 4, other configurations are equivalent to those in Fig. 1 of the related art.
다음으로 동작에 대하여 설명한다.Next, the operation will be described.
입력 단자(3)로부터 도 2에 도시한 바와 같은 입력 신호 M, N이 입력되어, 방향성 결합기(5)를 통해 증폭기(1)에 입력되고, 증폭된 신호는 출력 단자(4)로부터 출력된다. 전원 회로(2)로부터 증폭기(1)에 대하여, 드레인 전압 Vd(=Vd1)가 직접 공급되고 있다. 또한, 전원 회로(2)로부터 증폭기(1)에 대하여, 2종류의 게이트 전압 Vg(= Vg1 또는 Vg2)가 게이트 전압 제어 회로(7)를 통해 공급되지만, 증폭기(1)는, 게이트 전압 Vg1이 공급되면, 전원 효율을 높이기 위해 B급 동작에 의한 증폭 처리를 행하고, 게이트 전압 Vg2가 공급되면, 왜곡을 개선하기 위해 A급 동작에 의한 증폭 처리를 행하도록 설정되어 있다.Input signals M and N as shown in FIG. 2 are input from the input terminal 3, and are input to the amplifier 1 through the directional coupler 5, and the amplified signal is output from the output terminal 4. The drain voltage Vd (= Vd1) is directly supplied from the power supply circuit 2 to the amplifier 1. In addition, although two types of gate voltages Vg (= Vg1 or Vg2) are supplied from the power supply circuit 2 to the amplifier 1 through the gate voltage control circuit 7, the amplifier 1 has a gate voltage Vg1. When it is supplied, it is set to perform amplification processing by class B operation to increase power supply efficiency, and when the gate voltage Vg2 is supplied, it is set to perform amplification processing by class A operation to improve distortion.
방향성 결합기(5)로부터 추출된 입력 신호는, 입력 신호 판별 회로(6)에 입력된다. 입력 신호 판별 회로(6)에서는, 평균 전력 검출 회로(11)가 입력 신호의 평균 전력 Pave를 검출하고, 피크 전력 검출 회로(12)가 입력 신호의 피크 전력 Ppeak를 검출한다. 전력비 산출 회로(13)는 평균 전력 검출 회로(11)에 의해 검출된 입력 신호의 평균 전력 Pave와, 피크 전력 검출 회로(12)에 의해 검출된 입력 신호의 피크 전력 Ppeak에 기초하여, 피크·애버리지 전력비 Pr(=Ppeak/Pave)을 산출한다.The input signal extracted from the directional coupler 5 is input to the input signal discrimination circuit 6. In the input signal discrimination circuit 6, the average power detection circuit 11 detects the average power P ave of the input signal, and the peak power detection circuit 12 detects the peak power P peak of the input signal. The power ratio calculation circuit 13 peaks based on the average power P ave of the input signal detected by the average power detection circuit 11 and the peak power P peak of the input signal detected by the peak power detection circuit 12. Calculate average power ratio Pr (= P peak / P ave ).
비교 회로(14)는 전력비 산출 회로(13)에 의해 산출된 피크·애버리지 전력비 Pr과 소정의 기준값 Ps를 비교하여, 예를 들면, 입력 단자(3)에 입력 신호 M이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 작은 경우에는, 게이트 전압 제어 회로(7)에 대하여, 증폭기(1)에 소정의 게이트 전압 Vg1을 공급하도록 지시한다. 또한, 입력 단자(3)에 입력 신호 N이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 큰 경우에는, 게이트 전압 제어 회로(7)에 대하여, 증폭기(1)에 다른 소정의 게이트 전압 Vg2를 공급하도록 지시한다.The comparison circuit 14 compares the peak average power ratio Pr calculated by the power ratio calculation circuit 13 with a predetermined reference value Ps. For example, the input signal M is input to the input terminal 3, and the peak average is input. When the power ratio Pr is smaller than the predetermined reference value Ps, the gate voltage control circuit 7 is instructed to supply the predetermined gate voltage Vg1 to the amplifier 1. In addition, when the input signal N is input to the input terminal 3 and the peak average power ratio Pr is larger than the predetermined reference value Ps, the gate voltage control circuit 7 has a predetermined gate voltage different from that of the amplifier 1. Instruct to supply Vg2.
게이트 전압 제어 회로(7)는, 비교 회로(14)로부터의 지시에 기초하여, 게이트 전압 Vg1 또는 Vg2를 증폭기(1)에 공급한다. 증폭기(1)는, 게이트 전압 Vg1이 공급되면, 전원 효율을 높이기 위해 B급 동작에 의한 증폭 처리를 행하고, 게이트 전압 Vg2가 공급되면, 왜곡을 개선하기 위해 A급 동작에 의한 증폭 처리를 행한다.The gate voltage control circuit 7 supplies the gate voltage Vg1 or Vg2 to the amplifier 1 based on the instruction from the comparison circuit 14. When the gate voltage Vg1 is supplied, the amplifier 1 performs amplification processing by a class B operation to increase power supply efficiency. When the gate voltage Vg2 is supplied, the amplifier 1 performs amplification processing by a class A operation to improve distortion.
도 5는 본 발명의 실시예 1에 따른 고주파 증폭기의 평균 입력 전력에 대한 평균 출력 전력 특성과 왜곡 전력 특성을 도시하는 도면으로, 도 5에서, 101은 입력 신호 M이 입력되어 게이트 전압 Vg1일 때의 평균 출력 전력 특성, 201은 입력 신호 M이 증폭기(1)에 입력되어 게이트 전압 Vg1일 때의 왜곡 전력 특성, 202는 입력 신호 N이 증폭기(1)에 입력되어 게이트 전압 Vg1일 때의 왜곡 전력 특성이며, 평균 출력 전력 특성 101, 왜곡 전력 특성 201, 202는 종래의 도 3과 동일한 특성이다.FIG. 5 is a diagram illustrating an average output power characteristic and a distortion power characteristic with respect to an average input power of a high frequency amplifier according to Embodiment 1 of the present invention. In FIG. 5, 101 is an input signal M when an input signal M is input and a gate voltage Vg1 is shown. The average output power characteristic of, 201 is the distortion power characteristic when the input signal M is input to the amplifier 1 and the gate voltage Vg1, 202 is the distortion power when the input signal N is input to the amplifier 1 and the gate voltage Vg1 Characteristics, and the average output power characteristic 101 and the distortion power characteristics 201 and 202 are the same characteristics as those of FIG.
또한, 도 5에서, 102는 입력 신호 N이 입력되어 게이트 전압 Vg2일 때의 평균 출력 전력 특성, 203은 입력 신호 N이 증폭기(1)에 입력되어 게이트 전압 Vg2일 때의 왜곡 전력 특성으로, 전원 회로(2)로부터 드레인 전압 Vd1이 증폭기(1)에 공급되어 있는 것으로 한다.In Fig. 5, reference numeral 102 denotes an average output power characteristic when the input signal N is input and the gate voltage Vg2, and 203 denotes a distortion power characteristic when the input signal N is input to the amplifier 1 and the gate voltage Vg2. It is assumed that the drain voltage Vd1 is supplied from the circuit 2 to the amplifier 1.
도 5에 도시한 바와 같이, 입력 신호 M이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 작고, 게이트 전압 Vg1이 증폭기(1)에 공급되어 있는 경우에는, 평균 출력 전력 특성이 101이고, 왜곡 전력 특성이 201로, 평균 출력 전력이 P1일 때의 왜곡 전력은 D1로 된다.As shown in FIG. 5, when the input signal M is input, the peak average power ratio Pr is smaller than the predetermined reference value Ps, and the gate voltage Vg1 is supplied to the amplifier 1, the average output power characteristic is 101. The distortion power characteristic is 201, and the distortion power when the average output power is P1 is D1.
한편, 입력 신호 N이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 크고, 게이트 전압 Vg2가 증폭기(1)에 공급되어 있는 경우에는, 평균 출력 전력 특성이 102이고, 왜곡 전력 특성이 203으로 되어, 평균 출력 전력이 P1일 때의 왜곡 전력은, 입력 신호 M이 입력된 경우와 마찬가지로 D1로 된다. 즉, 게이트 전압 Vg1일 때의 왜곡 전력 D2로부터 왜곡 전력 D1로 개선된다.On the other hand, when the input signal N is input, the peak average power ratio Pr is larger than the predetermined reference value Ps, and the gate voltage Vg2 is supplied to the amplifier 1, the average output power characteristic is 102 and the distortion power characteristic is 203. The distortion power when the average output power is P1 is D1 as in the case where the input signal M is input. That is, the distortion power D1 is improved from the distortion power D2 at the gate voltage Vg1.
게이트 전압 제어 회로(7)에는, 입력 신호가 M인 경우에, 평균 출력 전력 특성 101과 왜곡 전력 특성 201이 얻어지는 게이트 전압 Vg1과, 입력 신호가 N인 경우에, 평균 출력 전력 특성 102와 왜곡 전력 특성 203이 얻어지는 게이트 전압 Vg2가 사전에 설정되어 있으며, 게이트 전압 제어 회로(7)는, 비교 회로(14)로부터의 지시에 기초하여, 설정되어 있는 게이트 전압 Vg1 또는 Vg2를 선택하여 증폭기(1)에 공급한다.The gate voltage control circuit 7 has a gate voltage Vg1 at which the average output power characteristic 101 and the distortion power characteristic 201 are obtained when the input signal is M, and an average output power characteristic 102 and the distortion power when the input signal is N. The gate voltage Vg2 at which the characteristic 203 is obtained is set in advance, and the gate voltage control circuit 7 selects the set gate voltage Vg1 or Vg2 based on the instruction from the comparison circuit 14, and the amplifier 1 To feed.
평균 출력 전력 특성 101에 대하여 평균 출력 전력 특성 102를 얻기 위해서는, 평균 출력 전력 특성 101을 얻고 있을 때의 게이트 전압 Vg1을 증가시켜 게이트 전압 Vg2로 하고, 즉, 증폭기(1)의 드레인 전류를 증가시켜, 증폭기(1)의 이득을 증가시키는 방향으로 변경하면 된다. 또한, 왜곡 전력 특성 202에 대하여 왜곡 전력 특성 203을 얻기 위해서는, 왜곡 전력 특성 202를 얻고 있을 때의 게이트 전압 Vg1을 증가시켜 게이트 전압 Vg2로 하고, 즉, 증폭기(1)가 B급 동작의 증폭 처리로부터 A급 동작의 증폭 처리로 되는 방향으로 변경하면 되고, 증폭기(1)가 A급 동작의 증폭 처리를 행함으로써, 왜곡 전력 특성 203과 같이 왜곡 전력이 개선된다.To obtain the average output power characteristic 102 with respect to the average output power characteristic 101, the gate voltage Vg1 at the time of obtaining the average output power characteristic 101 is increased to the gate voltage Vg2, that is, the drain current of the amplifier 1 is increased. It is sufficient to change the direction in which the gain of the amplifier 1 is increased. In addition, in order to obtain the distortion power characteristic 202 with respect to the distortion power characteristic 202, the gate voltage Vg1 at the time of obtaining the distortion power characteristic 202 is increased to set the gate voltage Vg2, that is, the amplifier 1 amplifies the Class B operation. What is necessary is just to change to the direction which becomes the amplification process of class A operation | movement, and the amplifier 1 performs the amplification process of class A operation | movement, and distortion power improves like the distortion power characteristic 203.
이상과 같이, 본 실시예 1에 따르면, 입력 신호의 피크·애버리지 전력비 Pr이 변화되어도, 증폭기(1)에 공급하는 게이트 전압 Vg를 제어함으로써, 증폭기(1)로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 얻어진다.As described above, according to the first embodiment, even when the peak-average power ratio Pr of the input signal is changed, the change in the distortion power output from the amplifier 1 is suppressed by controlling the gate voltage Vg supplied to the amplifier 1. The effect that can be obtained is acquired.
《실시예 2》<< Example 2 >>
도 6은 본 발명의 실시예 2에 따른 고주파 증폭기의 구성을 도시하는 블록도로, 도 6에서, 참조 부호 8은 입력 신호 판별 회로(6)의 지시에 기초하여, 전원 회로(2)로부터 증폭기(1)에 공급하는 드레인 전압 Vd를 제어하는 드레인 전압 제어회로(전압 제어 회로)이다. 그 밖의 구성은 실시예 1의 도 4에서의 구성과 동등하다. 또한, 입력 신호 판별 회로(6)의 구성도, 실시예 1에서의 도 4의 구성과 동등하지만, 입력 신호 판별 회로(6)는 피크·애버리지 전력비 Pr과 소정의 기준값 Ps를 비교하고, 비교한 결과에 기초하여, 드레인 전압 제어 회로(8)에 대하여, 증폭기(1)에 공급하는 드레인 전압 Vd를 제어하도록 지시한다.FIG. 6 is a block diagram showing the configuration of the high frequency amplifier according to the second embodiment of the present invention. In FIG. 6, reference numeral 8 denotes an amplifier (from the power supply circuit 2 based on an instruction of the input signal discrimination circuit 6). A drain voltage control circuit (voltage control circuit) for controlling the drain voltage Vd supplied to 1). Other configurations are equivalent to those in FIG. 4 of the first embodiment. In addition, although the structure of the input signal discrimination circuit 6 is also equivalent to the structure of FIG. 4 in Example 1, the input signal discrimination circuit 6 compared and compared the peak-average power ratio Pr with the predetermined reference value Ps. Based on the result, the drain voltage control circuit 8 is instructed to control the drain voltage Vd supplied to the amplifier 1.
다음으로 동작에 대하여 설명한다.Next, the operation will be described.
입력 단자(3)로부터 도 2에 도시한 바와 같은 입력 신호 M, N이 입력되어, 방향성 결합기(5)를 통해 증폭기(1)에 입력되고, 증폭된 신호는 출력 단자(4)로부터 출력된다. 전원 회로(2)로부터 증폭기(1)에 대하여, 게이트 전압 Vg(=Vg1)가 직접 공급되고 있다. 또한, 전원 회로(2)로부터 증폭기(1)에 대하여, 2종류의 드레인 전압 Vd(= Vd1 또는 Vd2)가 드레인 전압 제어 회로(8)를 통해 공급되지만, 증폭기(1)는, 드레인 전압 Vd2가 공급되면, 드레인 전압 Vd1일 때보다 포화 전력이 증가되도록 설정되어 있다.Input signals M and N as shown in FIG. 2 are input from the input terminal 3, and are input to the amplifier 1 through the directional coupler 5, and the amplified signal is output from the output terminal 4. The gate voltage Vg (= Vg1) is directly supplied from the power supply circuit 2 to the amplifier 1. In addition, although two types of drain voltages Vd (= Vd1 or Vd2) are supplied from the power supply circuit 2 to the amplifier 1 through the drain voltage control circuit 8, the amplifier 1 has a drain voltage Vd2. When supplied, the saturation power is set to increase compared with the drain voltage Vd1.
방향성 결합기(5)로부터 추출된 입력 신호는, 입력 신호 판별 회로(6)에 입력되어, 실시예 1과 마찬가지로 처리된다. 즉, 평균 전력 검출 회로(11)가 입력 신호의 평균 전력 Pave를 검출하고, 피크 전력 검출 회로(12)가 입력 신호의 피크 전력 Ppeak를 검출하며, 전력비 산출 회로(13)는 피크·애버리지 전력비 Pr을 산출한다.The input signal extracted from the directional coupler 5 is input to the input signal discrimination circuit 6 and processed in the same manner as in the first embodiment. That is, the average power detection circuit 11 detects the average power P ave of the input signal, the peak power detection circuit 12 detects the peak power P peak of the input signal, and the power ratio calculation circuit 13 performs the peak average. Calculate the power ratio Pr.
비교 회로(14)는 산출된 피크·애버리지 전력비 Pr과 소정의 기준값 Ps를 비교하여, 예를 들면, 입력 단자(3)에 입력 신호 M이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 작은 경우에는, 드레인 전압 제어 회로(8)에 대하여, 증폭기(1)에 소정의 드레인 전압 Vd1을 공급하도록 지시한다. 또한, 입력 단자(3)에 입력 신호 N이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 큰 경우에는, 드레인 전압 제어 회로(8)에 대하여, 증폭기(1)에 다른 소정의 드레인 전압 Vd2를 공급하도록 지시한다.The comparison circuit 14 compares the calculated peak average power ratio Pr with a predetermined reference value Ps. For example, an input signal M is input to the input terminal 3 so that the peak average power ratio Pr is larger than the predetermined reference value Ps. In the small case, the drain voltage control circuit 8 is instructed to supply the predetermined drain voltage Vd1 to the amplifier 1. In addition, when the input signal N is input to the input terminal 3 and the peak average power ratio Pr is larger than the predetermined reference value Ps, the predetermined drain voltage different from that of the amplifier 1 with respect to the drain voltage control circuit 8. Instructs to supply Vd2.
드레인 전압 제어 회로(8)는, 비교 회로(14)로부터의 지시에 기초하여, 드레인 전압 Vd1 또는 Vd2를 증폭기(1)에 공급한다. 증폭기(1)는, 드레인 전압 Vd2가 공급되면, 드레인 전압 Vd1이 공급될 때보다 포화 전력이 증가된다.The drain voltage control circuit 8 supplies the drain voltage Vd1 or Vd2 to the amplifier 1 based on the instruction from the comparison circuit 14. When the drain voltage Vd2 is supplied, the amplifier 1 increases the saturation power than when the drain voltage Vd1 is supplied.
도 7은 본 발명의 실시예 2에 따른 고주파 증폭기의 평균 입력 전력에 대한 평균 출력 전력 특성과 왜곡 전력 특성을 도시하는 도면으로, 도 7에 있어서, 101은 입력 신호 M이 입력되어 드레인 전압 Vd1일 때의 평균 출력 전력 특성, 201은 입력 신호 M이 증폭기(1)에 입력되어 드레인 전압 Vd1일 때의 왜곡 전력 특성, 202는 입력 신호 N이 증폭기(1)에 입력되어 드레인 전압 Vd1일 때의 왜곡 전력 특성이며, 평균 출력 전력 특성 101, 왜곡 전력 특성 201, 202는 실시예 1의 도 5와 동일한 특성이다.FIG. 7 is a diagram illustrating average output power characteristics and distortion power characteristics with respect to the average input power of the high frequency amplifier according to the second embodiment of the present invention. In FIG. Average output power characteristic at the time, 201 is the distortion power characteristic when the input signal M is input to the amplifier 1 and the drain voltage Vd1, 202 is distortion when the input signal N is input to the amplifier 1 and the drain voltage Vd1 It is a power characteristic, and average output power characteristic 101 and distortion power characteristics 201 and 202 are the same characteristics as FIG.
또한, 도 7에서, 103은 입력 신호 N이 입력되어 드레인 전압 Vd2일 때의 평균 출력 전력 특성, 204는 입력 신호 N이 증폭기(1)에 입력되어 드레인 전압 Vd2일 때의 왜곡 전력 특성으로, 전원 회로(2)로부터 게이트 전압 Vg1이 증폭기(1)에 공급되어 있는 것으로 한다.In FIG. 7, 103 is an average output power characteristic when the input signal N is input and is the drain voltage Vd2, and 204 is a distortion power characteristic when the input signal N is input to the amplifier 1 and is the drain voltage Vd2. It is assumed that the gate voltage Vg1 is supplied from the circuit 2 to the amplifier 1.
도 7에 도시한 바와 같이, 입력 신호 M이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 작고, 드레인 전압 Vd1이 증폭기(1)에 공급되어 있는 경우에는, 평균 출력 전력 특성이 101이고, 왜곡 전력 특성이 201로, 평균 출력 전력이 P1일 때의 왜곡 전력은 D1로 된다.As shown in FIG. 7, when the input signal M is input, the peak average power ratio Pr is smaller than the predetermined reference value Ps, and the drain voltage Vd1 is supplied to the amplifier 1, the average output power characteristic is 101. The distortion power characteristic is 201, and the distortion power when the average output power is P1 is D1.
한편, 입력 신호 N이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 크고, 드레인 전압 Vd2가 증폭기(1)에 공급되어 있는 경우에는, 평균 출력 전력 특성이 103이고, 왜곡 전력 특성이 204로 되어, 평균 출력 전력이 P1일 때의 왜곡 전력은, 입력 신호 M이 입력된 경우와 마찬가지로 D1로 된다. 즉, 드레인 전압 Vd1일 때의 왜곡 전력 D2로부터 왜곡 전력 D1로 개선된다.On the other hand, when the input signal N is input, the peak average power ratio Pr is larger than the predetermined reference value Ps, and the drain voltage Vd2 is supplied to the amplifier 1, the average output power characteristic is 103 and the distortion power characteristic is 204. The distortion power when the average output power is P1 is D1 as in the case where the input signal M is input. That is, the distortion power D2 is improved from the distortion power D2 at the drain voltage Vd1.
드레인 전압 제어 회로(8)에는, 입력 신호가 M인 경우에, 평균 출력 전력 특성 101과 왜곡 전력 특성 201이 얻어지는 드레인 전압 Vd1과, 입력 신호가 N인 경우에, 평균 출력 전력 특성 103과 왜곡 전력 특성 204가 얻어지는 드레인 전압 Vd2가 사전에 설정되어 있고, 드레인 전압 제어 회로(8)는, 비교 회로(14)로부터의 지시에 기초하여, 설정되어 있는 드레인 전압 Vd1 또는 Vd2를 선택하여 증폭기(1)에 공급한다.In the drain voltage control circuit 8, when the input signal is M, the drain voltage Vd1 at which the average output power characteristic 101 and the distortion power characteristic 201 are obtained, and the average output power characteristic 103 and the distortion power when the input signal is N, are obtained. The drain voltage Vd2 at which the characteristic 204 is obtained is set in advance, and the drain voltage control circuit 8 selects the set drain voltage Vd1 or Vd2 based on an instruction from the comparison circuit 14 to select the amplifier 1. To feed.
평균 출력 전력 특성 101에 대하여 평균 출력 전력 특성 103을 얻기 위해서는, 평균 출력 전력 특성 101을 얻고 있을 때의 드레인 전압 Vd1을 증가시켜 드레인 전압 Vd2로 하고, 즉, 증폭기(1)의 포화 전력이 증가하는 방향으로 변경하면 된다. 또한, 왜곡 전력 특성 202에 대하여 왜곡 전력 특성 204를 얻기 위해서는, 왜곡 전력 특성 202를 얻고 있을 때의 드레인 전압 Vd1을 증가시켜 드레인 전압 Vd2로 하고, 즉, 증폭기(1)의 포화 전력이 증가하는 방향으로 변경하면 되고, 증폭기(1)의 포화 전력이 증가하면, 증폭기(1)의 출력 백 오프(출력 전력에 대한 포화 전력의 비)가 커지게 되어, 왜곡 전력 특성 204와 마찬가지로 왜곡 전력이 개선된다.To obtain the average output power characteristic 103 with respect to the average output power characteristic 101, the drain voltage Vd1 when the average output power characteristic 101 is obtained is increased to be the drain voltage Vd2, that is, the saturation power of the amplifier 1 increases. Just change the direction. In addition, in order to obtain the distortion power characteristic 204 with respect to the distortion power characteristic 202, the drain voltage Vd1 when the distortion power characteristic 202 is acquired is made into the drain voltage Vd2, ie, the direction in which the saturation power of the amplifier 1 increases. If the saturation power of the amplifier 1 is increased, the output back off (ratio of the saturation power to the output power) of the amplifier 1 becomes large, so that the distortion power is improved similarly to the distortion power characteristic 204. .
이상과 같이, 본 실시예 2에 따르면, 입력 신호의 피크·애버리지 전력비 Pr이 변화되어도, 증폭기(1)에 공급하는 드레인 전압 Vd를 제어함으로써, 증폭기(1)로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 얻어진다.As described above, according to the second embodiment, even when the peak-average power ratio Pr of the input signal is changed, the change in the distortion power output from the amplifier 1 is suppressed by controlling the drain voltage Vd supplied to the amplifier 1. The effect that can be obtained is acquired.
《실시예 3》<< Example 3 >>
도 8은 본 발명의 실시예 3에 따른 고주파 증폭기의 구성을 도시하는 블록도이며, 본 실시예 3은, 실시예 1과 실시예 2를 조합한 것으로, 게이트 전압 제어 회로(7)(전압 제어 회로)와 드레인 전압 제어 회로(8)(전압 제어 회로)를 구비한 것이다. 즉, 입력 신호 판별 회로(6)는 피크·애버리지 전력비 Pr과 소정의 기준값 Ps를 비교하고, 비교한 결과에 기초하여, 게이트 전압 제어 회로(7)와 드레인 전압 제어 회로(8)에 대하여, 증폭기(1)에 공급하는 게이트 전압 Vg와 드레인 전압 Vd를 제어하도록 지시한다.Fig. 8 is a block diagram showing the configuration of the high frequency amplifier according to the third embodiment of the present invention. The third embodiment is a combination of the first and second embodiments, and includes a gate voltage control circuit 7 (voltage control. Circuit) and a drain voltage control circuit 8 (voltage control circuit). That is, the input signal discrimination circuit 6 compares the peak-average power ratio Pr with a predetermined reference value Ps and, based on the comparison result, the amplifier with respect to the gate voltage control circuit 7 and the drain voltage control circuit 8. The gate voltage Vg and the drain voltage Vd supplied to (1) are instructed to be controlled.
다음으로 동작에 대하여 설명한다.Next, the operation will be described.
입력 단자(3)로부터 도 2에 도시한 바와 같은 입력 신호 M, N이 입력되어, 방향성 결합기(5)를 통해 증폭기(1)에 입력되고, 증폭된 신호는 출력 단자(4)로부터 출력된다. 전원 회로(2)로부터 증폭기(1)에 대하여, 2종류의 게이트 전압 Vg(=Vg1 또는 Vg2)가 게이트 전압 제어 회로(7)를 통해 공급됨과 함께, 2종류의 드레인 전압 Vd(=Vd1 또는 Vd2)가 드레인 전압 제어 회로(8)를 통해 공급된다.Input signals M and N as shown in FIG. 2 are input from the input terminal 3, and are input to the amplifier 1 through the directional coupler 5, and the amplified signal is output from the output terminal 4. From the power supply circuit 2 to the amplifier 1, two kinds of gate voltages Vg (= Vg1 or Vg2) are supplied through the gate voltage control circuit 7 and two kinds of drain voltages Vd (= Vd1 or Vd2). Is supplied through the drain voltage control circuit 8.
증폭기(1)는, 게이트 전압 Vg1이 공급되면, 전원 효율을 높이기 위해 B급 동작에 의한 증폭 처리를 행하고, 게이트 전압 Vg2가 공급되면, 왜곡을 개선하기 위해 A급 동작에 의한 증폭 처리를 행하도록 설정되며, 드레인 전압 Vd2가 공급되면, 드레인 전압 Vd1일 때보다 포화 전력이 증가되도록 설정되어 있다.When the gate voltage Vg1 is supplied, the amplifier 1 performs amplification processing by a class B operation to increase power supply efficiency. When the gate voltage Vg2 is supplied, the amplifier 1 performs amplification processing by a class A operation to improve distortion. When the drain voltage Vd2 is supplied, the saturation power is set to increase than when the drain voltage Vd1 is supplied.
방향성 결합기(5)로부터 추출된 입력 신호는, 입력 신호 판별 회로(6)에 입력되어, 실시예 1과 마찬가지로 처리된다. 즉, 평균 전력 검출 회로(11)가 입력 신호의 평균 전력 Pave를 검출하고, 피크 전력 검출 회로(12)가 입력 신호의 피크 전력 Ppeak를 검출하며, 전력비 산출 회로(13)는 피크·애버리지 전력비 Pr을 산출한다.The input signal extracted from the directional coupler 5 is input to the input signal discrimination circuit 6 and processed in the same manner as in the first embodiment. That is, the average power detection circuit 11 detects the average power P ave of the input signal, the peak power detection circuit 12 detects the peak power P peak of the input signal, and the power ratio calculation circuit 13 performs the peak average. Calculate the power ratio Pr.
비교 회로(14)는 산출된 피크·애버리지 전력비 Pr과 소정의 기준값 Ps를 비교하여, 예를 들면, 입력 단자(3)에 입력 신호 M이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 작은 경우에는, 게이트 전압 제어 회로(7)에 대하여, 증폭기(1)에 소정의 게이트 전압 Vg1을, 드레인 전압 제어 회로(8)에 대하여, 증폭기(1)에 소정의 드레인 전압 Vd1을 공급하도록 지시한다. 또한, 입력 단자(3)에 입력 신호 N이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 큰 경우에는, 게이트 전압 제어 회로(7)에 대하여, 증폭기(1)에 다른 소정의 게이트 전압 Vg2를, 드레인 전압 제어 회로(8)에 대하여, 증폭기(1)에 다른 소정의 드레인 전압 Vd2를 공급하도록 지시한다.The comparison circuit 14 compares the calculated peak average power ratio Pr with a predetermined reference value Ps. For example, an input signal M is input to the input terminal 3 so that the peak average power ratio Pr is larger than the predetermined reference value Ps. In the small case, the gate voltage control circuit 7 is instructed to supply the predetermined gate voltage Vg1 to the amplifier 1 and the drain voltage control circuit 8 to supply the predetermined drain voltage Vd1 to the amplifier 1. do. In addition, when the input signal N is input to the input terminal 3 and the peak average power ratio Pr is larger than the predetermined reference value Ps, the gate voltage control circuit 7 has a predetermined gate voltage different from that of the amplifier 1. Vg2 is instructed to supply the drain voltage control circuit 8 to the amplifier 1 with another predetermined drain voltage Vd2.
게이트 전압 제어 회로(7)는, 비교 회로(14)로부터의 지시에 기초하여, 게이트 전압 Vg1 또는 Vg2를 증폭기(1)에 공급한다. 증폭기(1)는, 게이트 전압 Vg1이 공급되면, 전원 효율을 높이기 위해 B급 동작에 의한 증폭 처리를 행하고, 게이트 전압 Vg2가 공급되면, 왜곡을 개선하기 위해 A급 동작에 의한 증폭 처리를 행한다. 또한, 드레인 전압 제어 회로(8)는, 비교 회로(14)로부터의 지시에 기초하여, 드레인 전압 Vd1 또는 Vd2를 증폭기(1)에 공급한다. 증폭기(1)는, 드레인 전압 Vd2가 공급되면, 드레인 전압 Vd1이 공급될 때보다 포화 전력이 증가된다.The gate voltage control circuit 7 supplies the gate voltage Vg1 or Vg2 to the amplifier 1 based on the instruction from the comparison circuit 14. When the gate voltage Vg1 is supplied, the amplifier 1 performs amplification processing by a class B operation to increase power supply efficiency. When the gate voltage Vg2 is supplied, the amplifier 1 performs amplification processing by a class A operation to improve distortion. In addition, the drain voltage control circuit 8 supplies the drain voltage Vd1 or Vd2 to the amplifier 1 based on the instruction from the comparison circuit 14. When the drain voltage Vd2 is supplied, the amplifier 1 increases the saturation power than when the drain voltage Vd1 is supplied.
도 9는 본 발명의 실시예 3에 따른 고주파 증폭기의 평균 입력 전력에 대한 평균 출력 전력 특성과 왜곡 전력 특성을 도시하는 도면으로, 도 9에서, 101은 입력 신호 M이 입력되어 게이트 전압 Vg1, 드레인 전압 Vd1일 때의 평균 출력 전력 특성, 201은 입력 신호 M이 증폭기(1)에 입력되어 게이트 전압 Vg1, 드레인 전압 Vd1일 때의 왜곡 전력 특성, 202는 입력 신호 N이 증폭기(1)에 입력되어 게이트 전압 Vg1, 드레인 전압 Vd1일 때의 왜곡 전력 특성으로, 평균 출력 전력 특성 101, 왜곡 전력 특성 201, 202는 실시예 1의 도 5와 동일한 특성이다.9 is a view showing average output power characteristics and distortion power characteristics with respect to the average input power of the high frequency amplifier according to the third embodiment of the present invention. In FIG. 9, reference numeral 101 denotes an input signal M to which a gate voltage Vg1 and a drain are input. Average output power characteristic at the voltage Vd1, 201 is the distortion power characteristic when the input signal M is input to the amplifier 1, the gate voltage Vg1, drain voltage Vd1, 202 is the input signal N is input to the amplifier 1 As the distortion power characteristics at the gate voltage Vg1 and the drain voltage Vd1, the average output power characteristics 101 and the distortion power characteristics 201 and 202 are the same characteristics as those in FIG.
또한, 도 9에서, 104는 입력 신호 N이 입력되어 게이트 전압 Vg2, 드레인 전압 Vd2일 때의 평균 출력 전력 특성, 205는 입력 신호 N이 증폭기(1)에 입력되어 게이트 전압 Vg2, 드레인 전압 Vd2일 때의 왜곡 전력 특성이다.In Fig. 9, reference numeral 104 denotes an average output power characteristic when the input signal N is input and the gate voltage Vg2 and the drain voltage Vd2, and 205 indicates that the input signal N is input to the amplifier 1 and thus the gate voltage Vg2 and the drain voltage Vd2. When distortion power characteristics.
도 9에 도시한 바와 같이, 입력 신호 M이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 작고, 게이트 전압 Vg1, 드레인 전압 Vd1이 증폭기(1)에 공급되어 있는 경우에는, 평균 출력 전력 특성이 101이며, 왜곡 전력 특성이201로, 평균 출력 전력이 P1일 때의 왜곡 전력은 D1로 된다.As shown in FIG. 9, when the input signal M is input, the peak average power ratio Pr is smaller than the predetermined reference value Ps, and the gate voltage Vg1 and the drain voltage Vd1 are supplied to the amplifier 1, average output power. The characteristic is 101, the distortion power characteristic is 201, and the distortion power when the average output power is P1 is D1.
한편, 입력 신호 N이 입력되어, 피크·애버리지 전력비 Pr이 소정의 기준값 Ps보다 크고, 게이트 전압 Vg2, 드레인 전압 Vd2가 증폭기(1)에 공급되어 있는 경우에는, 평균 출력 전력 특성이 104이고, 왜곡 전력 특성이 205로 되어, 평균 출력 전력이 P1일 때의 왜곡 전력은, 입력 신호 M이 입력된 경우와 마찬가지로 D1로 된다. 즉, 게이트 전압 Vg1, 드레인 전압 Vd1일 때의 왜곡 전력 D2로부터 왜곡 전력 D1로 개선된다.On the other hand, when the input signal N is input and the peak-average power ratio Pr is larger than the predetermined reference value Ps, and the gate voltage Vg2 and the drain voltage Vd2 are supplied to the amplifier 1, the average output power characteristic is 104, and the distortion The power characteristic is 205, and the distortion power when the average output power is P1 is D1 as in the case where the input signal M is input. In other words, the distortion power D2 is improved from the distortion power D2 at the gate voltage Vg1 and the drain voltage Vd1.
게이트 전압 제어 회로(7), 드레인 전압 제어 회로(8)에는, 입력 신호가 M인 경우에, 평균 출력 전력 특성 101과 왜곡 전력 특성 201이 얻어지는 게이트 전압 Vg1, 드레인 전압 Vd1이 사전에 설정되어 있음과 함께, 입력 신호가 N인 경우에, 평균 출력 전력 특성 104와 왜곡 전력 특성 205가 얻어지는 게이트 전압 Vg2, 드레인 전압 Vd2가 사전에 설정되어 있다. 그리고, 게이트 전압 제어 회로(7), 드레인 전압 제어 회로(8)는, 비교 회로(14)로부터의 지시에 기초하여, 설정되어 있는 게이트 전압 Vg1 또는 Vg2, 드레인 전압 Vd1 또는 Vd2를 선택하여 증폭기(1)에 공급한다.In the gate voltage control circuit 7 and the drain voltage control circuit 8, when the input signal is M, the gate voltage Vg1 and the drain voltage Vd1 from which the average output power characteristic 101 and the distortion power characteristic 201 are obtained are set in advance. In addition, when the input signal is N, the gate voltage Vg2 and the drain voltage Vd2 from which the average output power characteristic 104 and the distortion power characteristic 205 are obtained are preset. Then, the gate voltage control circuit 7 and the drain voltage control circuit 8 select the gate voltage Vg1 or Vg2 and the drain voltage Vd1 or Vd2 which are set based on the instruction from the comparison circuit 14, and the amplifier ( Supply to 1).
평균 출력 전력 특성 101에 대하여 평균 출력 전력 특성 104를 얻기 위해서는, 평균 출력 전력 특성 101을 얻고 있을 때의 게이트 전압 Vg1을 증가시켜 게이트 전압 Vg2로 하고, 즉, 증폭기(1)의 드레인 전류를 증가시켜, 증폭기(1)의 이득을 증가시키는 방향으로 변경함과 함께, 평균 출력 전력 특성 101을 얻고 있을 때의 드레인 전압 Vd1을 증가시켜 드레인 전압 Vd2로 하고, 즉, 증폭기(1)의 포화 전력이 증가하는 방향으로 변경하면 된다.To obtain the average output power characteristic 104 with respect to the average output power characteristic 101, the gate voltage Vg1 when the average output power characteristic 101 is obtained is increased to the gate voltage Vg2, that is, the drain current of the amplifier 1 is increased. In the direction of increasing the gain of the amplifier 1, the drain voltage Vd1 when the average output power characteristic 101 is obtained is increased to the drain voltage Vd2, that is, the saturation power of the amplifier 1 increases. You can change the direction.
또한, 왜곡 전력 특성 202에 대하여 왜곡 전력 특성 205를 얻기 위해서는, 왜곡 전력 특성 202를 얻고 있을 때의 게이트 전압 Vg1을 증가시켜 게이트 전압 Vg2로 하고, 즉, 증폭기(1)가 B급 동작의 증폭 처리로부터 A급 동작의 증폭 처리로 되는 방향으로 변경됨과 함께, 왜곡 전력 특성 202를 얻고 있을 때의 드레인 전압 Vd1을 증가시켜 드레인 전압 Vd2로 하고, 즉, 증폭기(1)의 포화 전력이 증가하는 방향으로 변경하면 된다.In addition, in order to obtain the distortion power characteristic 205 with respect to the distortion power characteristic 202, the gate voltage Vg1 at the time of obtaining the distortion power characteristic 202 is increased to set the gate voltage Vg2, ie, the amplifier 1 amplifies the Class B operation. And the drain voltage Vd1 at the time of obtaining the distortion power characteristic 202 is increased to the drain voltage Vd2, that is, the direction in which the saturation power of the amplifier 1 increases. You can change it.
이와 같이, 게이트 전압 Vg1을 게이트 전압 Vg2로 증가시키고, 드레인 전압 Vd1을 드레인 전압 Vd2로 증가시킴으로써, 증폭기(1)가 A급 동작의 증폭 처리를 행함과 함께, 증폭기(1)의 출력 백 오프가 커지게 되어, 왜곡 전력 특성 205와 같이 왜곡 전력이 개선된다.In this way, by increasing the gate voltage Vg1 to the gate voltage Vg2 and increasing the drain voltage Vd1 to the drain voltage Vd2, the amplifier 1 performs amplification processing of Class A operation, and the output back-off of the amplifier 1 As a result, the distortion power is improved as in the distortion power characteristic 205.
도 10은 본 발명의 실시예 3에 따른 고주파 증폭기의 평균 입력 전력에 대한 다른 평균 출력 전력 특성을 도시하는 도면으로, 도 10에서, 평균 출력 전력 특성 101, 104는 도 9와 동일한 특성이다. 105는 입력 신호 N이 입력되어, 평균 출력 전력 특성 101을 얻고 있을 때의 게이트 전압 Vg1을 증가시켜 게이트 전압 Vg2로 하고, 즉, 증폭기(1)의 드레인 전류를 증가시켜, 증폭기(1)의 이득을 증가시키는 방향으로 변경함과 함께, 평균 출력 전력 특성 101을 얻고 있을 때의 드레인 전압 Vd1을 감소시켜 드레인 전압 Vd2로 하고, 즉, 증폭기(1)의 포화 전력이 감소하는 방향으로 변경한 것이다. 여기서는, 입력 신호 N이 입력되었을 때도, 입력 신호 M이 입력되었을 때의 왜곡 전력 D1과 동일한 정도의 왜곡 전력이 얻어지도록, 게이트 전압 Vg2, 드레인 전압 Vd2를 설정하면 된다.FIG. 10 is a diagram showing another average output power characteristic with respect to the average input power of the high frequency amplifier according to the third embodiment of the present invention. In FIG. 10, the average output power characteristics 101 and 104 are the same characteristics as those of FIG. In step 105, when the input signal N is input and the average output power characteristic 101 is obtained, the gate voltage Vg1 is increased to be the gate voltage Vg2, that is, the drain current of the amplifier 1 is increased, so that the gain of the amplifier 1 is increased. In the direction of increasing, the drain voltage Vd1 when the average output power characteristic 101 is obtained is reduced to the drain voltage Vd2, that is, the direction in which the saturation power of the amplifier 1 decreases. Here, even when the input signal N is input, the gate voltage Vg2 and the drain voltage Vd2 may be set so that the distortion power equivalent to the distortion power D1 when the input signal M is input is obtained.
또한, 도 10에서, 106은 입력 신호 N이 입력되어, 평균 출력 전력 특성 101을 얻고 있을 때의 게이트 전압 Vg1을 감소시켜 게이트 전압 Vg2로 하고, 즉, 증폭기(1)의 드레인 전류를 감소시켜, 증폭기(1)의 이득을 감소시키는 방향으로 변경함과 함께, 평균 출력 전력 특성 101을 얻고 있을 때의 드레인 전압 Vd1을 증가시켜 드레인 전압 Vd2로 하고, 즉, 증폭기(1)의 포화 전력이 증가하는 방향으로 변경한 것이다. 여기서는, 입력 신호 N이 입력되었을 때도, 입력 신호 M이 입력되었을 때의 왜곡 전력 D1과 동일한 정도의 왜곡 전력이 얻어지도록, 게이트 전압 Vg2, 드레인 전압 Vd2를 설정하면 된다.In Fig. 10, 106 indicates that the gate voltage Vg1 when the input signal N is input and the average output power characteristic 101 is obtained is reduced to the gate voltage Vg2, that is, the drain current of the amplifier 1 is reduced, While changing the gain of the amplifier 1 in the direction of decreasing, the drain voltage Vd1 when the average output power characteristic 101 is obtained is increased to the drain voltage Vd2, that is, the saturation power of the amplifier 1 increases. The direction was changed. Here, even when the input signal N is input, the gate voltage Vg2 and the drain voltage Vd2 may be set so that the distortion power equivalent to the distortion power D1 when the input signal M is input is obtained.
게이트 전압 Vg2, 드레인 전압 Vd2를 설정하는 경우, 도 10의 평균 출력 전력 특성 104, 105, 106과 같이, 3종류의 값이 설정 가능하지만, 이 3종류의 값 중에서, 증폭기(1)의 전원 효율이 가장 양호한 것을 선택해도 된다.When the gate voltage Vg2 and the drain voltage Vd2 are set, three types of values can be set as shown in the average output power characteristics 104, 105, and 106 of FIG. 10, but among these three values, the power supply efficiency of the amplifier 1 You may select this best thing.
이상과 같이, 본 실시예 3에 따르면, 입력 신호의 피크·애버리지 전력비 Pr이 변화되어도, 증폭기(1)에 공급하는 게이트 전압 Vg와 드레인 전압 Vd를 제어함으로써, 증폭기(1)로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 얻어진다.As described above, according to the third embodiment, even when the peak-average power ratio Pr of the input signal is changed, the distortion power output from the amplifier 1 by controlling the gate voltage Vg and the drain voltage Vd supplied to the amplifier 1. The effect that the change of can be suppressed is acquired.
《실시예 4》<< Example 4 >>
도 11, 도 12, 도 13은 본 발명의 실시예 4에 따른 고주파 증폭기의 구성을 도시하는 블록도로, 각 도면에서, 참조 부호 9는 외부로부터, 입력 단자(3)에 입력되는 입력 신호의 종류나, 출력 단자(4)로부터 출력되는 증폭기(1)의 평균 출력 전력의 크기 등의 외부 지시 정보를 입력하는 제어 단자이며, 게이트 전압 제어 회로(7)(전압 제어 회로), 드레인 전압 제어 회로(8)(전압 제어 회로)는, 제어 단자(9)에 입력된 외부 지시 정보의 내용이 변화되어도, 증폭기(1)로부터 출력되는 왜곡 전력이 변화되지 않도록, 게이트 전압 Vg, 드레인 전압 Vd를 제어한다. 그 밖의 구성은, 상기 각 실시예에서의 도 4, 도 6, 도 8에서의 동일 부호의 구성과 동등하다.11, 12 and 13 are block diagrams showing the configuration of the high frequency amplifier according to the fourth embodiment of the present invention. In each drawing, reference numeral 9 denotes a type of input signal input to the input terminal 3 from the outside. And a control terminal for inputting external instruction information such as the average output power of the amplifier 1 output from the output terminal 4, and the gate voltage control circuit 7 (voltage control circuit) and drain voltage control circuit ( 8) The (voltage control circuit) controls the gate voltage Vg and the drain voltage Vd so that the distortion power output from the amplifier 1 does not change even if the contents of the external instruction information input to the control terminal 9 change. . The other structure is equivalent to the structure of the same code | symbol in FIG.4, FIG.6, FIG.8 in each said Example.
다음으로 동작에 대하여 설명한다.Next, the operation will be described.
도 11, 도 12, 도 13에서, 입력 단자(3)에 입력되는 입력 신호의 종류나, 출력 단자(4)로부터 출력되는 증폭기(1)의 평균 출력 전력의 크기 등의 외부 지시 정보가, 외부로부터 제어 단자(9)에 입력된다. 입력 신호의 종류로서는, 상기 각 실시예에서의 입력 신호 M인지 입력 신호 N인지를 나타내는 정보이고, 평균 출력 전력의 크기로서는, 통상의 평균 출력 전력인지, 통상보다 고출력의 평균 출력 전력인지를 나타내는 정보이다.In FIG. 11, FIG. 12, and FIG. 13, external indication information, such as the kind of input signal input to the input terminal 3, the magnitude | size of the average output power of the amplifier 1 output from the output terminal 4, external Is input to the control terminal 9. The type of the input signal is information indicating whether the input signal M or the input signal N in each of the embodiments described above, and the size of the average output power is information indicating whether the average output power is normal or higher than the average output power. to be.
입력 신호의 종류가 제어 단자(9)에 입력된 경우에는, 게이트 전압 제어 회로(7), 드레인 전압 제어 회로(8)는, 제어 단자(9)에 입력된, 입력 단자(3)에 입력되는 신호가 입력 신호 M인지 입력 신호 N인지를 나타내는 외부 지시 정보에 의해, 상기 각 실시예와 마찬가지로 하여, 게이트 전압 Vg, 드레인 전압 Vd를, 입력 신호 N이 입력되었을 때의 왜곡 전력이, 입력 신호 M이 입력되었을 때의 왜곡 전력 D1이 되도록 제어한다.When the type of the input signal is input to the control terminal 9, the gate voltage control circuit 7 and the drain voltage control circuit 8 are input to the input terminal 3, which is input to the control terminal 9. According to the external indication information indicating whether the signal is the input signal M or the input signal N, the distortion power when the input signal N is inputted with the gate voltage Vg and the drain voltage Vd in the same manner as in the respective embodiments described above is the input signal M. Control is performed so that the distortion power D1 at the time of this input is input.
평균 출력 전력의 크기가 제어 단자(9)에 입력된 경우에는, 게이트 전압 제어 회로(7), 드레인 전압 제어 회로(8)는, 제어 단자(9)에 입력된, 통상의 평균 출력 전력인지, 통상보다 고출력의 평균 출력 전력인지를 나타내는 외부 지시 정보에 의해, 게이트 전압 Vg, 드레인 전압 Vd를, 통상보다 고출력의 평균 출력 전력일 때의 왜곡 전력이, 통상의 평균 출력 전력일 때의 왜곡 전력 D1이 되도록 제어한다.When the magnitude of the average output power is input to the control terminal 9, the gate voltage control circuit 7 and the drain voltage control circuit 8 are normal average output powers input to the control terminal 9, Distortion power D1 when the distortion power when the gate voltage Vg and the drain voltage Vd are the average output power of a higher output than usual is according to the external indication information which shows whether it is average output power of a higher output than usual. To be controlled.
이상과 같이, 본 실시예 4에 따르면, 제어 단자(9)에 입력된 외부 지시 정보의 내용이 변화되어도, 게이트 전압 Vg 혹은 드레인 전압 Vd, 또는 게이트 전압 Vg 및 드레인 전압 Vd를 제어함으로써, 증폭기(1)로부터 출력되는 왜곡 전력의 변화를 억제할 수 있다고 하는 효과가 얻어진다.As described above, according to the fourth embodiment, even if the contents of the external instruction information input to the control terminal 9 are changed, the amplifier (by controlling the gate voltage Vg or the drain voltage Vd, or the gate voltage Vg and the drain voltage Vd) is controlled. The effect that the change of the distortion power output from 1) can be suppressed is acquired.
상기 각 실시예에서는, 2종류의 입력 신호나 2종류의 평균 출력 전력에 의해, 게이트 전압 Vg나 드레인 전압 Vd를 2단계로 제어하고 있지만, 입력 신호나 평균 출력 전력이 3종류 이상이며, 게이트 전압 Vg나 드레인 전압 Vd를 3단계 이상으로 제어하는 것도 가능하다.In each of the above embodiments, the gate voltage Vg and the drain voltage Vd are controlled in two stages by two kinds of input signals or two kinds of average output powers, but the input signal and the average output power are three or more kinds, and the gate voltage It is also possible to control Vg or the drain voltage Vd in three or more steps.
또한, 상기 각 실시예에서는, 증폭기(1)를 소스 접지의 증폭기로서 설명하고 있지만, 게이트 접지나 드레인 접지의 증폭기라도 된다. 또한, 상기 각 실시예에서는, 증폭기(1)를 전계 효과 트랜지스터로서 설명하고 있지만, 트랜지스터라도 된다.In the above embodiments, the amplifier 1 is described as an amplifier of source ground, but an amplifier of gate ground or drain ground may be used. In each of the above embodiments, the amplifier 1 is described as a field effect transistor, but it may be a transistor.
이상과 같이, 본 발명에 따른 고주파 증폭기는, 입력 신호의 피크·애버리지 전력비가 변화되어도, 출력되는 왜곡 전력의 변화를 억제하는데 적합하다.As mentioned above, the high frequency amplifier which concerns on this invention is suitable for suppressing the change of the distortion power output even if the peak-average power ratio of an input signal changes.
Claims (10)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2001-00085889 | 2001-03-23 | ||
| JP2001085889A JP3923270B2 (en) | 2001-03-23 | 2001-03-23 | High frequency amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030014237A true KR20030014237A (en) | 2003-02-15 |
| KR100522068B1 KR100522068B1 (en) | 2005-10-18 |
Family
ID=18941334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-7015788A KR100522068B1 (en) | 2001-03-23 | 2001-05-22 | High frequency amplifier |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP3923270B2 (en) |
| KR (1) | KR100522068B1 (en) |
| CN (1) | CN1183663C (en) |
| WO (1) | WO2002078181A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100840399B1 (en) * | 2003-02-25 | 2008-06-23 | 노키아 코포레이션 | A method and a device for adjusting power amplifier properties |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005839A (en) * | 2004-06-21 | 2006-01-05 | Samsung Electronics Co Ltd | Amplifier |
| JP4767630B2 (en) * | 2005-08-30 | 2011-09-07 | 京セラ株式会社 | Transmitting apparatus and transmitting method |
| FR2890260B1 (en) * | 2005-08-30 | 2007-10-12 | Thales Sa | METHOD AND DEVICE FOR CONTROLLING 2 LEVELS OF CRETE POWER FOR AN IMPULSE MODE AMPLIFIER |
| WO2008044276A1 (en) * | 2006-10-06 | 2008-04-17 | Panasonic Corporation | Electric power amplifying apparatus |
| CN101404638B (en) * | 2008-11-10 | 2011-04-20 | 华为技术有限公司 | Method and apparatus improving efficiency of orthogonal frequency division multiplexing communicator |
| JP5184665B2 (en) * | 2011-02-22 | 2013-04-17 | 京セラ株式会社 | Transmitting apparatus and transmitting method |
| CN105932970A (en) * | 2016-04-18 | 2016-09-07 | 北京邮电大学 | Envelope tracked Doherty power amplifier |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63149909A (en) * | 1986-12-13 | 1988-06-22 | Nec Corp | Low noise amplifier circuit |
| JP2000004173A (en) * | 1998-06-17 | 2000-01-07 | Denso Corp | Method and device for detecting distortion in digital transmitter |
| US6427067B1 (en) * | 1999-06-10 | 2002-07-30 | The Whitaker Corporation | Detector driven bias circuit for power transistors |
-
2001
- 2001-03-23 JP JP2001085889A patent/JP3923270B2/en not_active Expired - Fee Related
- 2001-05-22 KR KR10-2002-7015788A patent/KR100522068B1/en not_active IP Right Cessation
- 2001-05-22 WO PCT/JP2001/004287 patent/WO2002078181A1/en active IP Right Grant
- 2001-05-22 CN CNB018100945A patent/CN1183663C/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100840399B1 (en) * | 2003-02-25 | 2008-06-23 | 노키아 코포레이션 | A method and a device for adjusting power amplifier properties |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3923270B2 (en) | 2007-05-30 |
| CN1183663C (en) | 2005-01-05 |
| CN1430809A (en) | 2003-07-16 |
| KR100522068B1 (en) | 2005-10-18 |
| JP2002290163A (en) | 2002-10-04 |
| WO2002078181A1 (en) | 2002-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4792273B2 (en) | amplifier | |
| KR101261055B1 (en) | High gain, high efficiency power amplifier | |
| US5886575A (en) | Apparatus and method for amplifying a signal | |
| US6369649B2 (en) | Transmission power amplification method and apparatus | |
| KR100522068B1 (en) | High frequency amplifier | |
| US9130524B2 (en) | Linear amplifier and multistage linear amplifier | |
| EP1548931A1 (en) | Protection circuit for power amplifier | |
| JP2004048797A (en) | Transmitter and power amplifier | |
| US6750724B1 (en) | Multistage amplifier | |
| JPH0563627A (en) | Power control circuit | |
| US20050168287A1 (en) | High frequency amplifier | |
| JPWO2008136124A1 (en) | amplifier | |
| JP4739249B2 (en) | Amplifier and Doherty amplifier using the same | |
| KR102098889B1 (en) | Diffrential power amplifier for rf system | |
| JP2600640B2 (en) | High frequency amplifier | |
| JP3951804B2 (en) | Feed forward amplifier | |
| JP2005303401A (en) | High frequency amplifier and high frequency amplifier apparatus | |
| KR200263998Y1 (en) | Efficiency Improvement Circuit of Power Amplifier in Mobile Phones | |
| JP4388350B2 (en) | Distortion suppression circuit | |
| JPH0766644A (en) | High frequency amplifier | |
| JP3253845B2 (en) | Automatic power control circuit | |
| KR20070052126A (en) | Mobile communication terminal controlling input power of pam | |
| JPH04292009A (en) | High frequency linear amplifier | |
| JP2005057599A (en) | Multi-stage high output amplifier | |
| KR20040025392A (en) | A Power amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110920 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |