KR20030005199A - 스케일링 가능한 계산 복잡성 비디오 및 정지 이미지복호를 위한 근사적 역 이산 코사인 변환 - Google Patents

스케일링 가능한 계산 복잡성 비디오 및 정지 이미지복호를 위한 근사적 역 이산 코사인 변환 Download PDF

Info

Publication number
KR20030005199A
KR20030005199A KR1020027010801A KR20027010801A KR20030005199A KR 20030005199 A KR20030005199 A KR 20030005199A KR 1020027010801 A KR1020027010801 A KR 1020027010801A KR 20027010801 A KR20027010801 A KR 20027010801A KR 20030005199 A KR20030005199 A KR 20030005199A
Authority
KR
South Korea
Prior art keywords
data
multiplication
shift operation
resource units
computational
Prior art date
Application number
KR1020027010801A
Other languages
English (en)
Inventor
산타나 크리스나마차리
샤오민 펭
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20030005199A publication Critical patent/KR20030005199A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/132—Sampling, masking or truncation of coding units, e.g. adaptive resampling, frame skipping, frame interpolation or high-frequency transform coefficient masking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/156—Availability of hardware or computational resources, e.g. encoding based on power-saving criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/18—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a set of transform coefficients
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Databases & Information Systems (AREA)
  • Discrete Mathematics (AREA)
  • Algebra (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Complex Calculations (AREA)

Abstract

계산 자원 유닛들의 최대 이용가능한 수량들에 따라 계산 이미지 및 비디오 처리 계산 복잡성을 스케일링하는 방법에 있어서, 디지털 이미지 및 비디오 데이터를 처리하는 복수의 데이터 곱셈들을 실행하는 단계로서, 각 데이터 곱셈은 데이터 독립값의 의해 곱해진 데이터 종속값을 가지며, 각 데이터 곱셈의 실행은 계산 자원 유닛들의 예정된 수량을 필요로 하는, 실행 단계, 데이터 곱셈들 중 하나를 선택하는 단계, 선택된 곱셈을 실행하는데 필요한 계산 자원 유닛들의 예정된 수량보다 적은 계산 자원 유닛들의 수량이 필요한 선택된 곱셈과 연관된 데이터 독립값을 이용하는 시프트/가산 연산, 시프트/감산 연산, 또는 시프트 연산을 선택하는 단계, 및 선택된 연산으로 선택된 곱셈을 실행하는 단계를 포함한다. 또한 이용가능한 계산 자원들로 비디오 및 정지 이미지 복호 계산 복잡성을 스케일링하는 복호기는, 가변 길이 복호기, 가변 길이 복호기로부터 수신된 신호들을 탈양자화(dequantize)하는 역 양자화기, 상기 방법에 따라 복호 계산 복잡성을 스케일링하는 근사적 역 이산 코사인 변환, 및 모션 보상기를 포함한다.

Description

스케일링 가능한 계산 복잡성 비디오 및 정지 이미지 복호를 위한 근사적 역 이산 코사인 변환{An approximate inverse discrete cosine transform for scalable computation complexity video and still image decoding}
디지털 텔레비젼(DTV : Digital Television)이 전 세계적으로 확대되고 TV 시장에서 점차적으로 우위를 차지하게 됨에 따라, 유연성 있는 구조 및 스케일링 가능한 계산에 대한 요구가 점점 커지고 있다. 유연성 있는 구조를 채택한 촉진력은 보다 강력한 DSPCPU 코어의 이용가능성 및 새로운 기능성에 대한 요구가 증가함으로써 생기게 되었다. DSPCPU 코어의 계산력이 시간에 걸쳐 증가함에 따라, 비디오 처리 기능들은 보조처리기들(coprocessors)상의 하드웨어 구현들에서 DSPCPU 코어상의 소프트웨어 구현들로 옮기게 될 것이다. 동시에, 새로운 오디오/비주얼 처리 기능성의 출현은 보조처리기들의 응용들을 가능하게 한다.
DSPCPU 코어에 오디오/비디오 처리 기능들의 소프트웨어 구현은 이용가능한계산 자원들(즉, CUP 사이클들, 캐시, 메모리 크기, 메모리 대역폭, 보조처리기 로드, 등)의 이용과 주관적인 이미지 품질(subjective image quality) 사이의 트래이드 오프(trade-off)를 허용함으로써 알고리즘 스케일링 능력(scalability)에 대한 기회들을 만들어 준다. DSPCPU 코어가 점점 더 강력해지고 있더라도, 여전히 만족스러운 결과들을 생성시키면서 CPU 이용을 강요함으로써 비용을 감소시키는 것은 가전에 의해 구동되는 비디오 알고리즘 설계들에 대한 큰 도전이다.
스케일링 가능한 비디오 알고리즘들(SVAs : scalable video algorithms)의 응용은 전체 계산 자원들이 제약되어 있으면서 DSPCPU 코어 및 보조처리기들상에 다수의 비디오 기능들이 동시 발생적으로 실행하도록 허용한다. 또한 SVAs는 보조처리기들 및 다른 외부 하드웨어를 감소시킬 수 있다. 그다음, 시스템 비용은 멀티미디어 프로세서 칩의 보다 작은 실리콘 영역으로 감소된다.
SVAs에 대한 하나의 가능한 응용은 비디오 복호기들에 있다. 비디오 복호기들은 실시간 속도로 들어오는 압축된 디지털 비디오 신호들을 복호하는 능력이 있어야 한다. 셋-톱 박스와 같은 일반적인 응용에서, 비디오 복호 가능한 계산 자원은 전체 이용가능한 자원이 많은 다른 일들 사이에 나누어져야 하기 때문에, 시간에 걸쳐 변화한다. 임의의 주어진 시간에 이용가능한 계산 자원이 충분하지 않을 때, 복호기는 복호된 비디오의 비주얼 품질에 약간의 손실을 가질지라도, 복호 알고리즘의 복잡성을 적절하게 적응시켜야 한다.
디지털 비디오 및 이미지들에 대한 가장 널리 이용된 압축 기법들은 각각 MPEG와 JPEG이다. 이들 두 기법들은 기본 블록들 중 하나로서 DCT 기초된 블록을압축에 이용한다. 비디오 복호기는 비디오를 복호하는데 가변 길이 복호, 역양자화, 역DCT(IDCT) 및 모션 보상의 알고리즘의 단계들을 실행한다. IDCT는 계산 자원의 실질적 일부를 필요로 하고 근사적 알고리즘을 이용함으로써 그것의 복잡성이 이용가능한 자원에 스케일링하도록 적응될 수 있다.
입력 데이터에 기초하여 IDCT 복잡성을 감소시키는 기법들은 알려져 있다. 이들 기법들은 입력 데이터를 서로 다른 카테고리들로 분류하고, 데이터의 서로 다른 카테고리들에 대해 복잡성들을 변화시키는 서로 다른 IDCT 알고리즘들을 이용한다. 그러나, 그러한 기법들은 입력 데이터를 선택된 카테고리들로 분류시키는 부가적인 오버헤드(overhead)를 가져야 한다.
따라서, 임의의 주어진 시간에서 복호기의 마이크로프로세서에 이용가능한 계산 자원들을 스케일링하고 독립된 데이터(data-independent)가 입력되는 복잡성을 가진 IDCT가 필요하다.
본 발명은 비디오 및 정지 이미지 복호에 관한 것이고, 특히, 동일한 것을 이용하는 복호기 및 계산 자원 유닛들의 이용가능한 수량들에 따라 비디오 및 정지 이미지 복호 계산 복잡성을 스케일링하기 위한 근사적 역 이산 코사인 변환에 관한 것이다.
도 1은 본 발명의 근사적 IDCT에 의해 실행된 단계들을 설명한 블록도.
도 2는 본 발명의 근사적 IDCT의 예시적 구현을 설명한 흐름도.
도 3은 본 발명의 근사적 IDCT가 구현될 수 있는 비디오 복호기의 개략적 설명도.
계산 자원 유닛들의 최대 이용가능한 수량들에 따라 계산 이미지 및 비디오 처리 계산 복잡성을 스케일링하는 방법에 있어서, 디지털 이미지 및 비디오 데이터를 처리하는 복수의 데이터 곱셈들을 실행하는 단계로서, 각 데이터 곱셈은 데이터 독립값의 의해 곱해진 데이터 종속값을 가지며, 각 데이터 곱셈의 실행은 계산 자원 유닛들의 예정된 수량을 필요로 하는, 실행 단계, 데이터 곱셈들 중 하나를 선택하는 단계, 선택된 곱셈을 실행하는데 필요한 계산 자원 유닛들의 예정된 수량보다 적은 계산 자원 유닛들의 수량이 필요한 선택된 곱셈과 연관된 데이터 독립값을이용하여 시프트/가산 연산, 시프트/감산 연산, 또는 시프트 연산을 선택하는 단계, 및 선택된 연산으로 선택된 곱셈을 실행하는 단계를 포함한다.
또한, 본 명세서에 기술된 복호기는 이용가능한 계산 자원들로 비디오 및 정지 이미지 복호 계산 복잡성을 스케일링한다. 복호기는 가변 길이 복호기, 가변 길이 복호기로부터 수신된 신호들을 탈양자화(dequantize)하는 역 양자화기, 및 상기 방법에 따라 복호 계산 복잡성을 스케일링하는 근사적 역 이산 코사인 변환을 포함한다.
본 발명의 장점들, 특질, 및 다양한 부가적 특성들은 동일한 숫자들이 동일한 요소들을 식별하는데 이용되는 첨부된 도면들과 관련하여 자세히 기술되도록 설명적 실시예들을 보다 완전히 고려하여 나타날 것이다.
본 발명은 압축/압축해제 기법들인 MPEG 및 JPEG에 각각 이용된 바와 같이 디지털 비디오 및 정지 이미지 복호를 위한 근사적 역 이산 코사인 변환(IDCT : inverse descrete cosine transform)을 기재한다. 종래의 IDCT들은 데이터를 처리하는데 고정된 계산 복잡성들을 가진 알고리즘들을 이용한다. 따라서, 종래의 IDCT들은 임의의 주어진 시간에서 복호기의 마이크로프로세서에 이용가능한 계산 자원들에 대한 그들의 계산 복잡성을 스케일링할 수 없다.
본 발명의 근사적 IDCT는 임의의 주어진 시간에서 복호기의 마이크로프로세서에 이용가능한 계산 자원들에 알고리즘 프로세스의 복잡성을 스케일링하는데 이용된다. 따라서, 본 발명의 근사적 IDCT는 고정된 계산 복잡성의 알고리즘 처리들을 이용하여 종래의 IDCT들로 가능하지 않는 각각 디지털 비디오 및 정지 이미지들의 스케일링 가능한 복호하는 계산을 가능하게 하도록 MPEG 및 JPEG에 이용될 수 있다.
도 1은 복잡성 스케일링을 제공하기 위해 본 발명의 근사적 IDCT에 의해 실행된 단계들을 설명하는 블록도이다. 단계(10)에서, 계산 유닛들의 이용가능한 최대수는 각 곱셈이 IDCT에 의해 실행되기 위해 관찰된다. 단계(12)는 각 곱셈에 이용가능한 계산 유닛의 최대수(이용가능한 최대 계산 복잡성)가 충분한지를 결정한다. 이용가능한 계산 유닛의 최대수가 충분한 것으로 결정되면, 곱셈은 단계(14)를 실행한다. 이용가능한 계산 유닛의 최대수가 충분하지 않은 것으로 결정되면, 단계(16)에서 곱셈은 하나 또는 그 이상의 시프트/감산 연산들, 시프트/감산 연산들, 또는 시프트 연산(본 명세서에서 집합적으로 시프트 연산으로 불리는 이들 연산들의 세가지 모두)에 의해 그 결과 필요한 계산 유닛의 최대수에 의존하는 정확한 수와 그러한 연산들의 유형으로 대체된다.
곱셈은 대중적인 INTEL 구조 처리기들에서 덧셈, 뺄셈 또는 시프트 연산에 비교해서 실행될 사이클들의 수가 근사적으로 세 번 필요하다는 것을 유념한다.
특히, 다중의 시프트/가산 연산들, 시프트/감산 연산들, 또는 시프트 연산을 실행하는데 필요한 계산 유닛들의 수가 곱셈에 필요한 수보다 크거나 동일한 것으로 결정되면, 곱셈은 단축된 시프트 연산(abbreviated shift-operation)으로 근사된다. 근사는 일반적으로 곱셈이 단일의 2의 거듭 제곱(single power)이 아닌 값에 의할 때 실행된다. 그러한 곱셈은 그 결과들이 가산되거나 감산되는 두 개 또는 그 이상의 시프트들을 포함하는 시프트 연산을 관련시킨다. 본 발명의 단축된 시프트 연산은 이용가능한 계산 유닛들에 IDCT의 복잡성을 스케일링하기 위해, 이들 시프트들과 덧셈들/뺄셈들의 하나 또는 그 이상을 무시한다.
본 발명의 개념들을 설명하기 위하여, 다음 논의는 1977년 9월, COM-25권, 9번, 1004내지 1009 페이지의 통신에 대한 IEEE 논문의 더불류. 에이치. 첸(W.H. Chen), 씨. 에이치. 스미스(C.H. Smith), 에스. 프랠릭(S. Fralick)이 만든 "A Fast Computational Algorithm For The Discrete Cosine Transform"과 1983년 1월, COM-31권, 121내지 123 페이지의 통신에 대한 IEEE 논문의 제트. 왕(Z. Wang)이 만든 "Reconsideration Of A Fast Computational Algorithm For The Discrete Cosine Transform"에 의해 개시된 최초의 첸-왕(Chen-Wang) 알고리즘으로부터 채택된 DCT/IDCT 알고리즘을 참조한다. 첸-왕 알고리즘의 참조 C 코드는 버클리의 캘리포니아의 대학에서 이용된 디코더의 C 코드에 발견될 수 있다. 디코더는 다중 스테이지 네트워크에 기초하여 IDCT를 실행한다. 그러나, 본 발명은 매트릭스 곱셈들을 직접적으로 2-D IDCT를 얻는데 이용하는 IDCT들 또는 두 개의 1-D IDCT들 중 하나는 행들을 통해 실행되고 다른 하나는 열들을 통해 실행되는 것들을 이용하는 IDCT들을 포함한 임의의 IDCT에 적용될 수 있음을 알아야 한다. 더욱이, 본 발명은 또한 곱셈들을 수반하는 어떤 다른 컴퓨터 계산 또는 DCT들에 적용될 수 있다.
대체로 상기 IDCT는 8 곱하기 8 픽셀들의 이차원에서 실행된다. 이 구현에서 2차원 IDCT는 행들 상의 일차원 IDCT에 의해 따르는 열들 상의 일차원 IDCT를 실행함으로써 성취된다. 테이블 1에서 하기에 제공된 방정식들의 다음 세트는 4-스테이지 네트워크의 네가지 상태들을 도시하고 있다. 방정식들의 첫 번째 열은 첫 번째 스테이지 등에서 실행된 동작들에 대응한다.
테이블 1
여기에서 xi는 입력들이고 Yi는 각 스테이지의 출력들이며 Ti는 계산된 임시 변수들이다. 또한 각 스테이지의 출력은 그후의 스테이지에 대한 입력이며, 즉, 첫 번째 스테이지의 출력은 두 번째 스테이지 등의 입력이다. xi및 Yi값들은 수신된 비트 스트림에 따른다. wi값들은 수신된 비트 스트림에 독립적이며 이들 값들은 본 발명에 따라 시프트 연산들로 대체되거나 근사된다. 따라서, 본 발명의 근사적 IDCT는 독립된 입력 데이터이며, 그러므로 이전 IDCT 복잡성 감소 기법들에 요구된 바와 같이 입력 데이터를 선택된 카테고리들로 분류하는 계산 자원들에 의해(in terms of) 부가적 오버헤드를 피한다.
상기 방정식의 세트에 도시된 바와 같이, 스테이지 I의 연산들은 6 곱셈들, 6 덧셈들이 필요하고 시프트 연산들은 필요하지 않는다. 본 발명의 원리들에 대한 설명적 실시예에 따라, 스테이지 I에서 wi에 의한 곱셈을 실행하는데 이용가능한 계산 자원들 또는 유닛들이 충분하지 않은 경우, 곱셈은 상기 기술된 시프트 연산으로 대체되거나 근사될 수 있다.
이전에 기술된 바와 같이, wi가 시프트 연산이 덧셈들 또는 뺄셈들이 없는 단일의 시프트만 필요로 하기 때문에 단일의 2의 거듭 제곱과 동일한 값인 경우, 곱셈은 시프트 연산으로 대체될 수 있다. 특히, 스테이지 I의 첫 번째 방정식에서 w7이 64이면, w7에 의한 곱셈은 64가 단일의 2의 거듭 제곱 또는 26과 동일하기 때문에 덧셈들 또는 뺄셈들이 없는 단일의 시프트로 대체될 수 있다. 따라서, 64에의한 곱셈은 (x4+ x5)의 값을 6만큼 왼쪽 시프트 시킴으로써 성취될 수 있다. 예를 들면, 곱셈은 3개의 계산 유닛들이 필요하고 단일의 시프트 연산은 1개의 계산 유닛이 필요하다고 가정하면, 상기 시프트 연산은 2개의 계산 유닛들의 절약들을 제공한다.
wi가 단일의 2의 거듭 제곱과 동일한 값이 아닌 경우, wi에 의한 곱셈은 곱셈에 이용가능한 계산 유닛들의 최대수가 충분하지 않고 시프트 연산들에 필요한 계산 유닛들의 수가 곱셈에 필요한 것보다 적으면, 시프트 연산들 및 덧셈들 또는 뺄셈들의 세트로 대체될 수 있다. 이전에 기술된 바와 같이, 단일의 2의 거듭 제곱과 동일하지 않은 값들은 각각의 값들이 2의 거듭 제곱인 값들의 합로 분해되거나 분할될 수 있다. 특히, 스테이지 I의 첫 번째 방정식에서 w7이 84(단일의 2의 거듭 제곱이 아니다)이면, 84는 각각의 값들이 2의 거듭 제곱 또는 64(26) + 16(24) + 4(22)의 세 개의 값들의 합로 분할할 수 있다. 84에 의한 곱셈은 (x4+ x5)의 값을 64, 16, 및 4로 곱하여 그 결과들을 가산함으로써 성취될 수 있다. 이들 곱셈들의 각각은 시프트 연산을 통하여 본 발명의 근사적 IDCT로 성취될 수 있는데 즉, 64 * (x4+ x5)는 (x4+ x5)의 값을 6만큼 왼쪽으로 시프트함으로써 성취될 수 있고, 16 * (x4+ x5)는 (x4+ x5)의 값을 4위치만큼 왼쪽으로 시프트함으로써 성취될 수 있으며, 4 * (x4+ x5)는 (x4+ x5)를 2만큼 왼쪽으로 시프트함으로써 성취될 수 있다.따라서, 84에 의한 곱셈은 3개의 시프트 연산들과 2개의 덧셈들로 대체된다.
그러나, 곱셈의 대체는 계산 자원들 또는 유닛들이 시프트 연산들을 필요로 하고 덧셈들은 곱셈이 필요로 하는 것보다 적은 경우에만 본 발명에 따라 실행된다. 3개의 시프트 연산들 및 2개의 덧셈들이 필요한 계산 자원들이 곱셈이 필요로 하는 것보다 적지 않으면, 곱셈은 몇 개의 시프트들과 덧셈들을 생략함으로써 근사될 수 있다. 덧셈 및 시프트 연산이 각각 1개의 계산 유닛과 동일하고 곱셈은 3개의 계산 유닛들과 동일하다고 다시 가정하면, 시프트 연산은 실제로, 곱셈보다 2만큼 더 많은 5개의 계산 유닛들이 필요하다. 따라서, 16과 4의 값들을 수반하는 시프트들이 생략된 단축 시프트 연산은 84에 의한 곱셈에 근사하게 실행된다.
상기 처리는, 얼마나 많은 계산 복잡성의 축소 스케일링(scaling back)이 이용가능한 계산 자원들을 수용할 필요가 있는지에 따라, 스테이지 I에서 하나 또는 그 이상의 다른 곱셈들 뿐만 아니라 다른 스테이지들에서 곱셈들에 이용될 수 있다.
단일의 2의 거듭 제곱과 동일하지 않은 값들은 2의 거듭 제곱인 각 값들의 "차(difference)"로 또한 분해되거나 분할할 수 있다. 예를 들면, 스테이지 I의 첫 번째 방정식에서 w7이 63인 경우, 63은 64(26) - 1(20)로 분해되거나 분할될 수 있다. 합 또는 차로 구성된 분해(decomposition)를 선택하는 결정은 일반적으로, 실행하는데 있어서, 분해방법이 보다 적은 계산 유닛들이 필요하며 곱셈의 최대 근사인 것에 기초된다. 상기 예를 이용하여, 63에 의한 곱셈은 2개의 시프트 연산들과1개의 뺄셈에 의해 그 전체에(in its entirety) 대체될 수 있다. 63의 대응하는 합 분해는 6개의 시프트들과 5개의 덧셈들이 필요한 32(25) + 16(24) + 8(23) +4(22) + 2(21) + 1(20)과 동일하다. 그러므로, 이 예에서 63의 차 분해는 그 전체에 실행하는데 있어서 63의 합 분해보다 적은 계산 유닛들이 필요하다. 덧셈 및 시프트 연산이 각각 1개의 계산 유닛과 동일하고 곱셈은 3개의 계산 유닛과 동일하다고 다시 가정하면, 63의 차 분해를 이용하는 단축 시프트 연산은 한 개의 계산 유닛을 필요로 하고, 따라서 상기 곱셈에서 2개의 계산 유닛 절약은 정확성에서 작은 손실만을 제공한다. 63의 합 분해를 이용하는 단축 시프트 연산은 실행하는데 있어서 1개의 계산 유닛만이 필요하지만보다 큰 정확성의 손실을 수반할 수 있다.
도 2는 본 발명의 근사적 IDCT에 대한 예시적 실행을 설명한 흐름도이다. 흐름도에서, C는 곱셈에 이용가능한 계산 유닛들의 최대수이고(곱셈에 이용가능한 최대 계산 복잡성), Cm은 어떤 근사도 없는 곱셈 w * x를 실행하는데 필요한 계산 유닛들의 수이며, Cs는 시프팅에 필요한 계산 유닛의 수이고, Ca는 가산 또는 감산에 필요한 계산 유닛들의 수이며, Csa는 2의 거듭 제곱들을 시프트하고, 가산하며, 감산하는데 필요한 계산 유닛들의 전체 수이다.
도 3은 본 발명의 근사적 IDCT가 실행될 수 있는 비디오 복호기(30)를 개략적으로 설명하고 있다. 비디오 복호기(30)는 채널 버퍼(32), 가변 길이 복호기(VLD)(34), 역 양자화기(36), 본 발명의 근사적 IDCT(38), 모션 보상기(40),가산기(42) 및 모션 보상을 위한 참조 프레임들을 저장하기 위한 메모리(46)를 포함한다. 본 발명의 IDCT(38)는 비디오 복호기가 복호기(30)의 제어기(44)로부터 이용가능한 계산 자원들로 그것의 비디오 복호 계산 복잡성을 스케일링 가능하도록 한다.
테이블 Ⅱ는 상기 테이블 I에 도시된 방정식들의 4개의 서로 다른 스테이지들에 의해 필요한 곱셈들, 덧셈들, 및 시프트 연산들의 수를 보여주고 있다. 덧셈 및 시프트 연산들이 한 개의 계산 유닛과 동일하고 곱셈이 세 개의 계산 유닛들과 동일하다고 가정하면, 전체 74개의 계산 유닛들이 필요하다.
본 발명의 근사적 IDCT에 대한 양호한 실시예에서, 시프트 연산들을 가진 다중 스테이지 네트워크의 서로 다른 스테이지들에서 필요한 곱셈들의 대체 또는 근사를 통한 계산 복잡성 감소는 테이블 I과 테이블Ⅱ의 이전에 기술된 네 개의 스테이지 IDCT를 다시 참조함으로써 기술될 것이다. 본 명세서에 기술하기 위해, 단축 시프트 연산들을 이용하는 모든 근사들은 단일의 시프트 연산으로 이루어진다고 가정한다. 스테이지 Ⅲ에서 곱셈들은 이 스테이지에 이용된 어떠한 근사들도 단지 하나 더 많은 스테이지에만 전달되므로 시프트 연산들에 의해 대체되거나 근사된 양호한 초기 후보들이다. 스테이지 Ⅲ에서 2의 곱셈들이 시프트 연산들에 의해 대체되거나 근사되면, 전체 계산은 70개, 또는 초기 복잡성의 70/74 = 94.6%의 유닛들이 필요하다. 복호기의 제어기로부터 이용가능한 계산 자원들이 100% 이하로 떨어지나 94.6% 이상에 있는 경우, 본 발명의 근사적 IDCT를 통해, 복호기는 현재 자원 유용성에 스케일링하기 위해 스테이지 Ⅲ에서 곱셈들을 자동적으로 대체하거나 근사시킬 것이다.
계산 자원들이 94.6%이하로 떨어지는 경우, 스테이지 Ⅱ에서 곱셈들은 또한 스테이지 Ⅲ 대체들 및 근사들에 부가하여 시프트 연산들에 의해 대체되거나 근사될 수 있다. 스테이지 Ⅱ에서 세 개의 곱셈들과 스테이지 Ⅲ에서 2의 곱셈들이 시프트 연산들에 의해 대체되거나 근사되는 경우, 전체 계산은 초기 복잡성의 86.5%인 64가 필요할 것이다.
계산 자원이 86.5%이하로 떨어지면, 모든 스테이지들에서 모든 곱셈들은 시프트 연산들에 의해 대체되거나 근사된다. 따라서, 결과로서 생긴 계산들은 52개, 또는 초기 복잡성의 70.3%의 유닛들이 필요할 것이다.
본 발명의 근사적 IDCT 처리를 이용하여, 계산은 시프트 연산들로 서로 다른 스테이지들에서 곱셈들을 대체하거나 근사시킴으로써 94.6%, 86.5%, 및 70.3%의 세 개의 서로 다른 레벨들에 스케일링될 필요가 있다. 스케일링 능력의 보다 많은 레벨들을 얻기 위해, 각 스테이지에서 약간의 곱셈들이(및 일부) 대체되거나 근사될 수 있다. 예를 들어, 90%보다 적은(그러나 86.5% 이상) 복잡성 레벨을 성취하기 위해, 스테이지 Ⅲ 에서 2의 곱셈들과 스테이지 Ⅱ에서 2의 곱셈들은 시프트 연산들로 대체되거나 근사될 수 있다. 이것은 (66/74)89.2% 복잡성에 기인한다. 스테이지 Ⅱ에서 시프트 연산들로 근사되는 세 개의 곱셈들 중에서 두 개를 선택하기 위해, 단축 시프트 연산들로 곱셈들을 근사시키는데 이용된 에러는 각 곱셈에 대해 계산되고 보다 낮은 에러 값들에 기인한 두 개의 곱셈 근사들이 선택된다. 이 처리는 우선 실행될 수 있으며 독립된 데이터이다.
앞서 말한 본 발명이 상기 실시예들을 참조하여 기술되었지만, 다양한 변형들 및 변화들이 본 발명의 정신을 벗어나지 않고 만들어질 수 있다. 따라서, 그러한 변형들 및 변화들은 첨부된 청구항들의 범위내에 고려된다.

Claims (28)

  1. 계산 자원 유닛들의 최대 이용가능한 수량들에 따라 이미지 및 비디오 처리계산 복잡성을 스케일링하는 방법에 있어서,
    (a)디지털 이미지 및 비디오 데이터를 처리하는 복수의 데이터 곱셈들을 실행하는 단계로서, 각 데이터 곱셈은 데이터 독립값에 의해 곱해진 데이터 종속값을 가지며, 상기 각 데이터 곱셈의 실행은 계산 자원 유닛들(10)의 예정된 수량을 필요로 하는, 복수의 데이터 곱셈들 실행 단계,
    (b)상기 데이터 곱셈들 중 하나를 선택하는 단계,
    (c)상기 선택된 곱셈을 실행하는데 필요한 계산 자원 유닛들의 예정된 수량보다 적은 계산 자원 유닛들의 수량이 필요한 상기 선택된 곱셈과 연관된 상기 데이터 독립값을 이용하여 시프트 연산을 선택하는 단계(16), 및,
    (d)상기 선택된 시프트 연산으로 상기 선택된 곱셈을 실행하는 단계를 포함하는 이미지 및 비디오 처리 계산 복잡성 스케일링 방법.
  2. 제 1항에 있어서, 상기 단계들 (b) 및 (c) 사이에,
    상기 선택된 곱셈을 실행하기 위한 상기 계산 자원 유닛들의 최대 이용가능한 수량을 얻는 단계,
    상기 선택된 곱셈에 이용가능한 상기 계산 자원 유닛들의 최대 수량이 동일한 것을 실행하는데 충분한지를 결정하는 단계(12),
    상기 선택된 곱셈에 이용가능한 상기 계산 자원 유닛들의 최대 수량이 동일한 것을 실행하는데 충분하다면, 상기 선택된 곱셈을 실행하고(14), 그렇지 않으면,
    단계들 (c) 및 (d)를 실행하는 단계를 더 포함하는, 이미지 및 비디오 처리 계산 복잡성 스케일링 방법.
  3. 제 1항에 있어서, 상기 데이터 독립값은 단일의 2의 거듭 제곱이고, 상기 선택된 시프트 연산은 상기 단일의 2의 거듭 제곱에 따라 만들어진 단일의 시프트를 포함하는, 이미지 및 비디오 처리 계산 복잡성 스케일링 방법.
  4. 제 1항에 있어서, 상기 데이터 독립값은 2의 거듭 제곱들의 합이고, 상기 선택된 시프트 연산은 상기 합의 거듭 제곱들 중 하나에 대응하는 적어도 하나의 시프트 연산을 포함하는, 이미지 및 비디오 처리 계산 복잡성 스케일링 방법.
  5. 제 4항에 있어서, 상기 적어도 하나의 시프트 연산은 상기 선택된 곱셈에 근사하는, 이미지 및 비디오 처리 계산 복잡성 스케일링 방법.
  6. 제 4항에 있어서, 상기 선택된 시프트 연산은 그 결과들이 가산되는 적어도 두 개의 시프트 연산들을 포함하고, 상기 적어도 두 개의 시프트 연산들은 상기 합의 거듭 제곱들 중 둘에 대응하는, 이미지 및 비디오 처리 계산 복잡성 스케일링방법.
  7. 제 4항에 있어서, 상기 적어도 하나의 시프트 연산에 대응하는 상기 합의 거듭 제곱은 상기 데이터 독립값에 가장 근접한 값을 가지는, 이미지 및 비디오 처리 계산 복잡성 스케일링 방법.
  8. 제 1항에 있어서, 상기 데이터 독립값은 2의 거듭 제곱들의 차(difference)이고, 상기 선택된 시프트 연산은 상기 차의 거듭 제곱들 중 하나에 대응하는 적어도 하나의 시프트 연산을 포함하는, 이미지 및 비디오 처리 계산 복잡성 스케일링 방법.
  9. 제 8항에 있어서, 상기 적어도 하나의 시프트 연산은 상기 선택된 곱셈에 근사하는, 이미지 및 비디오 처리 계산 복잡성 스케일링 방법.
  10. 제 8항에 있어서, 상기 적어도 하나의 시프트 연산에 대응하는 상기 차의 상기 거듭 제곱은 상기 데이터 독립값에 가장 근접한 값을 가지는, 이미지 및 비디오 처리 계산 복잡성 스케일링 방법.
  11. 제 8항에 있어서, 상기 선택된 시프트 연산은 감산되는 결과들의 적어도 두 개의 시프트 연산들을 포함하고, 상기 적어도 두 개의 시프트 연산들은 상기 차의거듭 제곱들 중 둘에 대응하는, 이미지 및 비디오 처리 계산 복잡성 스케일링 방법.
  12. 제 1항에 있어서, 상기 복수의 데이터 곱셈들은 역 이산 코사인 변환을 규정하는, 이미지 및 비디오 처리 계산 복잡성 스케일링 방법.
  13. 제 1항에 있어서, 상기 복수의 데이터 곱셈들은 입력 및 출력을 가진 다중 스테이지 네트워크를 형성하고, 상기 선택된 곱셈은 그에 대한 상기 출력에 가장 근접한 상기 네트워크의 스테이지로부터 선택되는, 이미지 및 비디오 처리 계산 복잡성 스케일링 방법.
  14. 제 1항에 있어서, 상기 이미지 및 비디오 처리는 이미지 및 비디오 복호를 포함하고, 상기 디지털 이미지 및 비디오 데이터는 부호화된 디지털 이미지 및 비디오 데이터인, 이미지 및 비디오 처리 계산 복잡성 스케일링 방법.
  15. 계산 자원 유닛들의 최대 이용가능한 수량들에 따라 그것의 복호 계산 복잡성을 스케일링하기 위해 역 이산 코사인 변환에 근사하는 방법으로서, 상기 변환은 복수의 데이터 곱셈들을 실행함으로써 부호화된 디지털 이미지 및 비디오 데이터를 복호하고, 각 데이터 곱셈은 데이터 독립값에 의해 곱해진 데이터 종속값을 가지며, 상기 변환에 의한 각 데이터 곱셈의 실행은 계산 자원 유닛들(10)의 예정된 수량이 필요한, 상기 역 이산 코사인 변환 근사 방법에 있어서,
    (a)상기 데이터 곱셈들 중 하나를 선택하는 단계,
    (b)상기 선택된 곱셈을 실행하는데 필요한 계산 자원 유닛들의 예정된 수량보다 적은 상기 계산 자원 유닛들의 수량이 필요한 상기 선택된 곱셈과 연관된 상기 데이터 독립값을 이용하여 시프트 연산을 선택하는 단계(16), 및,
    (c)상기 선택된 시프트 연산으로 상기 선택된 곱셈을 실행하는 단계를 포함하는 역 이산 코사인 변환 근사 방법.
  16. 제 15항에 있어서, 단계들 (a) 및 (b) 사이에,
    상기 선택된 곱셈을 실행하기 위한 상기 계산 자원 유닛들의 최대 이용가능한 수량을 얻는 단계,
    상기 선택된 곱셈에 이용가능한 상기 계산 자원 유닛들의 최대 수량이 동일한 것을 실행하는데 충분한지를 결정하는 단계(12),
    상기 선택된 곱셈에 이용가능한 상기 계산 자원 유닛들의 최대 수량이 동일한 것을 실행하는데 충분하다면, 상기 선택된 곱셈을 실행하고(14), 그렇지 않으면,
    단계들 (b) 및 (c)를 실행하는 단계를 더 포함하는, 역 이산 코사인 변환 근사 방법.
  17. 제 15항에 있어서, 상기 데이터 독립값은 단일의 2의 거듭 제곱이고, 상기시프트 연산은 상기 단일의 2의 거듭 제곱에 따라 만들어진 단일의 시프트를 포함하는, 역 이산 코사인 변환 근사 방법.
  18. 제 15항에 있어서, 상기 데이터 독립값은 2의 거듭 제곱들의 합이고, 상기 선택된 시프트 연산은 상기 합의 거듭 제곱들 중 하나에 대응하는 적어도 하나의 시프트 연산을 포함하는, 역 이산 코사인 변환 근사 방법.
  19. 제 18항에 있어서, 상기 적어도 하나의 시프트 연산은 상기 선택된 곱셈에 근사하는, 역 이산 코사인 변환 근사 방법.
  20. 제 18항에 있어서, 상기 적어도 하나의 시프트 연산에 대응하는 상기 합의 거듭 제곱은 상기 데이터 독립값에 가장 근접한 값을 가지는, 역 이산 코사인 변환 근사 방법.
  21. 제 18항에 있어서, 상기 선택된 시프트 연산은 그 결과들이 가산되는 적어도 두 개의 시프트 연산들을 포함하고, 상기 적어도 두 개의 시프트 연산들은 상기 합의 거듭 제곱들 중 둘에 대응하는, 역 이산 코사인 변환 근사 방법.
  22. 제 15항에 있어서, 상기 데이터 독립값은 2의 거듭 제곱들의 차이며, 상기 선택된 시프트 연산은 상기 차의 거듭 제곱들 중 하나에 대응하는 적어도 하나의시프트 연산을 포함하는, 역 이산 코사인 변환 근사 방법.
  23. 제 22항에 있어서, 상기 적어도 하나의 시프트 연산은 상기 선택된 곱셈에 근사하는, 역 이산 코사인 변환 근사 방법.
  24. 제 22항에 있어서, 상기 적어도 하나의 시프트 연산에 대응하는 상기 차의 상기 거듭 제곱은 상기 데이터 독립값에 가장 근접한 값을 가지는, 역 이산 코사인 변환 근사 방법.
  25. 제 22항에 있어서, 상기 선택된 시프트 연산은 그 결과들이 감산되는 적어도 두 개의 시프트 연산들을 포함하고, 상기 적어도 두 개의 시프트 연산들은 상기 차의 거듭 제곱들 중 둘에 대응하는, 역 이산 코사인 변환 근사 방법.
  26. 제 15항에 있어서, 상기 변환은 입력 및 출력을 가진 다중 스테이지 네트워크를 형성하고, 상기 선택된 곱셈은 그에 대한 상기 출력에 가장 근접한 상기 네트워크의 스테이지로부터 선택되는, 역 이산 코사인 변환 근사 방법.
  27. 이용가능한 계산 자원들로 비디오 및 정지 이미지 복호 계산 복잡성을 스케일링하는 복호기(30)에 있어서,
    가변 길이 복호기(34),
    상기 가변 길이 복호기(34)로부터 수신된 신호들을 탈양자화(dequantize)하는 역 양자화기(36), 및
    계산 자원 유닛들의 최대 이용가능한 수량들에 따라 복호 계산 복잡성을 스케일링하는 근사적 역 이산 코사인 변환(38)을 포함하는, 비디오 및 정지 이미지 복호 계산 복잡성 스케일링 복호기(30).
  28. 제 27항에 있어서, 상기 변환(38)은 복수의 데이터 곱셈들을 실행함으로써 부호화된 디지털 이미지 및 비디오 데이터를 복호하고, 각 데이터 곱셈은 데이터 독립값에 의해 곱해진 데이터 종속값을 가지며, 상기 변환에 의한 각 데이터 곱셈의 상기 실행은 계산 자원 유닛들의 예정된 수량이 필요하고, 상기 변환은, 상기 적어도 하나의 데이터 곱셈을 실행하는데 필요한 것보다 적은 계산 자원 유닛들의 수량이 필요한 시프트 연산으로 상기 적어도 하나의 데이터 곱셈들을 실행하는, 비디오 및 정지 이미지 복호 계산 복잡성 스케일링 복호기(30).
KR1020027010801A 2000-12-19 2001-12-05 스케일링 가능한 계산 복잡성 비디오 및 정지 이미지복호를 위한 근사적 역 이산 코사인 변환 KR20030005199A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/741,724 2000-12-19
US09/741,724 US6859815B2 (en) 2000-12-19 2000-12-19 Approximate inverse discrete cosine transform for scalable computation complexity video and still image decoding

Publications (1)

Publication Number Publication Date
KR20030005199A true KR20030005199A (ko) 2003-01-17

Family

ID=24981902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027010801A KR20030005199A (ko) 2000-12-19 2001-12-05 스케일링 가능한 계산 복잡성 비디오 및 정지 이미지복호를 위한 근사적 역 이산 코사인 변환

Country Status (6)

Country Link
US (1) US6859815B2 (ko)
EP (1) EP1350395A2 (ko)
JP (1) JP2004516760A (ko)
KR (1) KR20030005199A (ko)
CN (1) CN1193621C (ko)
WO (1) WO2002051160A2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7343389B2 (en) * 2002-05-02 2008-03-11 Intel Corporation Apparatus and method for SIMD modular multiplication
US7139900B2 (en) * 2003-06-23 2006-11-21 Intel Corporation Data packet arithmetic logic devices and methods
JP4825808B2 (ja) 2004-11-16 2011-11-30 トムソン ライセンシング 事前に計算された変換係数に基づいたフィルムグレインシミュレーション方法
RU2372659C2 (ru) 2004-11-17 2009-11-10 Томсон Лайсенсинг Способ имитации зернистости пленки с точностью до бита на основе предварительно вычисленных преобразованных коэффициентов
RU2417423C2 (ru) * 2006-06-26 2011-04-27 Квэлкомм Инкорпорейтед Эффективные аппроксимации с фиксированной запятой прямого и обратного дискретных косинусных преобразований
US8606023B2 (en) 2006-06-26 2013-12-10 Qualcomm Incorporated Reduction of errors during computation of inverse discrete cosine transform
US8699810B2 (en) 2006-06-26 2014-04-15 Qualcomm Incorporated Efficient fixed-point approximations of forward and inverse discrete cosine transforms
US8300698B2 (en) 2006-10-23 2012-10-30 Qualcomm Incorporated Signalling of maximum dynamic range of inverse discrete cosine transform
US20080120098A1 (en) * 2006-11-21 2008-05-22 Nokia Corporation Complexity Adjustment for a Signal Encoder
US8401073B2 (en) * 2007-03-28 2013-03-19 Panasonic Corporation Inverse quantization circuit, inverse quantization method and image reproducing apparatus
US10715834B2 (en) 2007-05-10 2020-07-14 Interdigital Vc Holdings, Inc. Film grain simulation based on pre-computed transform coefficients
FR2925818A1 (fr) 2007-12-21 2009-06-26 France Telecom Procede de decodage a complexite variable d'un signal d'images, terminal de decodage, procede de codage, dispositif de codage, signal et programmes d'ordinateur correspondants
KR20130049524A (ko) * 2011-11-04 2013-05-14 오수미 인트라 예측 블록 생성 방법
US12039696B2 (en) * 2020-03-27 2024-07-16 Alibaba Group Holding Limited Method and system for video processing based on spatial or temporal importance

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4449194A (en) * 1981-09-25 1984-05-15 Motorola Inc. Multiple point, discrete cosine processor
IT1207346B (it) * 1987-01-20 1989-05-17 Cselt Centro Studi Lab Telecom Sformata coseno discreta a coeffi circuito per il calcolo della tra cienti quantizzati di campioni di segnale numerico
US5285402A (en) 1991-11-22 1994-02-08 Intel Corporation Multiplyless discrete cosine transform
US5361220A (en) 1991-11-29 1994-11-01 Fuji Photo Film Co., Ltd. Discrete cosine transformation with reduced components
US5654910A (en) * 1992-08-26 1997-08-05 Sony Corporation Processing method and apparatus for performing 4 ×4 discrete cosine transformation or inverse discrete cosing transformation
JPH06103301A (ja) * 1992-09-17 1994-04-15 Sony Corp ８ｘ８離散コサイン変換回路および８ｘ８離散コサイン逆変換回路
US5523847A (en) 1992-10-09 1996-06-04 International Business Machines Corporation Digital image processor for color image compression
US5729484A (en) * 1994-02-28 1998-03-17 Intel Corporation Processes, apparatuses, and systems of encoding and decoding signals using transforms
TW284869B (ko) * 1994-05-27 1996-09-01 Hitachi Ltd
JP4035789B2 (ja) 1994-10-13 2008-01-23 富士通株式会社 逆離散コサイン変換装置
KR0175733B1 (ko) * 1995-11-01 1999-04-15 이준 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로
JP3129392B2 (ja) 1996-02-02 2001-01-29 日本電気株式会社 ２次元ｉｄｃｔ回路
US5999958A (en) 1996-04-24 1999-12-07 National Science Council Device for computing discrete cosine transform and inverse discrete cosine transform
JP3547567B2 (ja) * 1996-08-08 2004-07-28 シャープ株式会社 離散コサイン変換器
US6192079B1 (en) 1998-05-07 2001-02-20 Intel Corporation Method and apparatus for increasing video frame rate

Also Published As

Publication number Publication date
WO2002051160A3 (en) 2003-01-03
CN1193621C (zh) 2005-03-16
JP2004516760A (ja) 2004-06-03
CN1428051A (zh) 2003-07-02
EP1350395A2 (en) 2003-10-08
WO2002051160A2 (en) 2002-06-27
US6859815B2 (en) 2005-02-22
US20020111978A1 (en) 2002-08-15

Similar Documents

Publication Publication Date Title
JP4425561B2 (ja) イメージおよびビデオ符号化のための２−ｄ変換
US9747251B2 (en) Video encoding and decoding using parallel processors
US5825680A (en) Method and apparatus for performing fast division
JP4425824B2 (ja) 動画像コーデック変換の高速実装
US5768429A (en) Apparatus and method for accelerating digital video decompression by performing operations in parallel
US6717988B2 (en) Scalable MPEG-2 decoder
JP2010501911A (ja) 逆離散コサイン変換の計算中の誤差の低減
US6859815B2 (en) Approximate inverse discrete cosine transform for scalable computation complexity video and still image decoding
KR20020068069A (ko) 스케일가능 엠펙투 비디오 디코더
US20100321579A1 (en) Front End Processor with Extendable Data Path
US6580759B1 (en) Scalable MPEG-2 video system
Ramkishor et al. Real time implementation of MPEG-4 video decoder on ARM7TDMI
US6680973B2 (en) Scalable MPEG-2 video decoder with selective motion compensation
US6631163B1 (en) Dynamic adaptation of complexity in an MPEG-2 scalable decoder
US20080181310A1 (en) Motion search method and apparatus for minimizing off-chip memory access
US8861600B2 (en) Method and system for dynamically configurable DCT/IDCT module in a wireless handset
Lee et al. Real-time software MPEG video decoder on multimedia-enhanced PA 7100LC processors
US6850566B2 (en) Implementation of quantization for SIMD architecture
US7756351B2 (en) Low power, high performance transform coprocessor for video compression
JPH08275159A (ja) デジタル・ビデオ符号器プロセッサ
Bartkowiak Optimisations of color transformation for real time video decoding
US20070192393A1 (en) Method and system for hardware and software shareable DCT/IDCT control interface
JP2007129662A (ja) 画像符号化装置
JPH10116267A (ja) 演算装置及び情報処理装置
WO2003085494A2 (en) Video decoding system

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid