KR20030003332A - 강유전체 소자의 캐패시터 제조방법 - Google Patents

강유전체 소자의 캐패시터 제조방법 Download PDF

Info

Publication number
KR20030003332A
KR20030003332A KR1020010038654A KR20010038654A KR20030003332A KR 20030003332 A KR20030003332 A KR 20030003332A KR 1020010038654 A KR1020010038654 A KR 1020010038654A KR 20010038654 A KR20010038654 A KR 20010038654A KR 20030003332 A KR20030003332 A KR 20030003332A
Authority
KR
South Korea
Prior art keywords
ferroelectric
upper electrode
capacitor
layer
seed layer
Prior art date
Application number
KR1020010038654A
Other languages
English (en)
Inventor
성진용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038654A priority Critical patent/KR20030003332A/ko
Publication of KR20030003332A publication Critical patent/KR20030003332A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Abstract

본 발명은 강유전체 소자의 커패시터 제조공정에서 상부전극 패터닝을 위해 적용하는 하드 마스크 공정 대신에 ECD를 도입한 새로운 프로세스를 적용함으로서, 커패시터의 열화 및 페일(fail)을 개선하는 커패시터 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 강유전체 커패시터 제조방법은 하부전극용 도전층 및 강유전체를 증착하는 단계; 상기 강유전체 상에 상부전극용 씨앗층을 증착하는 단계; 상기 씨앗층 상에 포토레지스트 패터을 형성 하는 단계; 상기 오픈된 씨앗층에 전기화학증착법으로 상부전극을 증착하는 단계; 상기 포토레지스트 및 씨앗층을 제거하는 단계; 및 상기 도전층 및 강유전체를 식각하여 패터닝하는 단계를 포함하는 이루어진다.

Description

강유전체 소자의 캐패시터 제조방법{Method for fabricating capacitor in ferroelectric semiconductor device}
발명은 반도체 소자 제조 방법에 관한 것으로, 특히 강유전체 소자 캐패시터 제조 방법에 관한 것이다.
반도체 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 종래 DRAM 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다.
FeRAM(ferroelectric random access memory) 소자는 비휘발성 기억 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 종래의 DRAM(dynamic random access memory)에 필적하여 차세대 기억소자로 각광받고 있다.
강유전체 박막을 비휘발성 메모리 소자로 사용하는 경우 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고, 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호(digital) 1과 0을 저장하게 되는 원리를 이용하는 것이다.
PZT 및 BST와 같은 강유전체 박막은 그 유전율이 수백이상으로 높고, 큐리(Curie) 온도 이하에서 자발 분극이 존재하여 전계를 가하지 않은 상태에서 분극을 갖고 있는 특성을 보이고 있어, 반도체 메모리 소자에 다양하게 응용되고 있다. DRAM의 셀 커패시터로 강유전체 커패시터를 사용할 경우 유전율이 종래의 Ta2O5에 비해 10배이상 높아 작은 커패시터 면적에서도 충분한 정전용량을 확보할수 있는 장점이 있다. 이 때문에 수기가 비트급 DRAM에 있어서는 셀 커패시터로서 BST 박막을 이용한 강유전체 커패시터에 대한 개발이 많이 이루어지고 있다.
한편, 강유전체 박막의 불휘발성 특성을 이용한 FRAM의 경우에 있어서도, PZT, SBT 등와 같은 강유전체 박막 커패시터에 대한 연구가 활발히 이루어지고 있고, 제품화 되고 있다. 상기의 강유전체 박막을 포함한 대부분의 강유전체 박막은 산소를 다량으로 포함하고 있는 것을 특징으로 하고 있다.
따라서, 강유전체 박막을 메모리 커패시터의 유전체 물질로 사용할 경우에는 커패시터의 상하부 전극을 모두 금속 박막을 사용할 필요가 있다. 금속 박막 없이 폴리실리콘 위에 직접 강유전체 박막을 형성할 경우에는 강유전체 박막 내에 포함되어 있는 산소성분과 폴리실리콘과 반응하여 SiO2 박막이 계면에 형성되어 진다. 이러한 경우 전체적인 유전율은 감소하여 강유전체 박막을 사용한 장점을 잃게 되기 때문이다. 따라서, 강유전체 박막을 사용한 커패시터의 경우는 금속전극을 사용하는 것이 일반적이다.
본 발명은 노블(noble)계열의 전극을 사용한 FeRAM 캐패시터의 패터닝시 야기되는 특성의 열화를 ECD(Electro Chemical Deposition) 공정으로 안정적인 캐패시터러를 형성하여 신뢰성 있는 FeRAM 소자를 구현하는 것이 관한 것이다.
도1은 통상적인 강유전체 소자의 캐패시터 단면도이다.
도1을 참조하여 살펴보면, 10은 반도체 기판, 11은 소자분리막, 12 액티브영역, 13은 게이트 패턴(gate pattern), 14는 비트라인 콘택 및 비트라인, 15는 제1 층간절연층, 16은 제2 층간절연층, 17는 스토리지 노드 콘택 플러그(storage nodecontact plug), 18은 접촉막, 19는 베리어 메탈(barrier metal), 20은 제3 층간절연층, 21은 접착레이어(adhesion layer), 22는 확산베리어(diffusion barrier), 23은 하부전극, 24는 강유전체, 25는 상부전극, 26은 제4 층간절연층, 27은 강유전체 베리어(ferro barrier), 28은 제1 메탈(metal), 29는 제2 메탈, 30은 페시베이션층(passivation)을 각각 나타낸다.
도2a 내지 도2d는 종래의 강유전체 소자 커패시터 공정의 일부를 나타낸 것이다.
먼저, 도2a를 참조하여 살펴보면, 트랜지스터가 포함된 소정의 구조물이 형성된 기판상에 접착층(21), 확산베리어(22), 하부전극(23), 강유전체(24), 상부전극(25), 하드마스크(hard mask) TiN(35)을 순차적으로 증착 한다.
이어서, 도2b를 참조하여 살펴보면, 포토레지스터(도시되지 않음) 를 이용하여 하드마스크(35) 및 상부전극(25)을 식각하여 패턴을 형성한다.
이어, 도2c를 참조하여 살펴보면, 강유전체(24), 하부전극(23)를 식각하여 패터닝한다. 커패시터 형성한 후에 식각에 의한 강유전체의 열화를 회복시킬 목적으로 고온에서 회복열처리(recovery anneal)를 한 후에 금속 배선과 절연층의 증착한다.
이어서, 도2d를 참조하여 살펴보면, 하드 마스크 TiN를 제거하여 커패시터를 형성한다.
다른 디바이스와 마찬가지로 FeRAM 에서도 소자의 집적도 향상, 동작 전압의 감소, 신뢰성 향상, 후속 공정을 위한 평탄도 개선등의 문제를 생각할 수 있다. 이와 같은 문제는 두께가 얇으면서 치밀한 강유전체의 형성으로 개선 가능하다.
강유전체를 MOD(Metal Organic Decomposition), 솔-겔(Sol-Gel)등의 방법으로 형성시에는 하부전극의 우수한 평탄도가 필요하지만, 하부 전극이 평탄하더라도 강유전체의 결정화에 따른 결정립 성장에 의한 강유전체의 표면층 거칠기 증가는 피할수 없다. 이런 거친 표면의 강유전체 위에 증착되는 상부전극은 하부층의 형상을 따라서 증착되어 표면 거칠기가 더 증가한다. 또한 상부전극을 반사도가 심한 노블 메탈(noble metal)계열 (에컨대 Ir, Pt, IrO2, RuO2)을 사용하기에 전극의 패터닝은 스퍼터링(sputtering)등의 방법으로 이루어져서 다음과 같은 문제점을 안고 있다.
상부전극의 마스크 공정에서 사용되는 층이 빛에 반사되는 특성이 있기에 이에 의한 난반사 특성을 줄이기 위해 반사방지막(Antireflective Coating, Arc)을 도입한 하드 마스크 공정이 필요하며, 금속 배선의 반사방지막 물질로 TiN을 적용하면 정확한 마스크 패터닝이 가능하다. 그러나 사용된 반사방지막 TiN은 커패시터의 패터닝에 의한 열화 회복 열처리시 산화되기에 TiN의 산화를 막기 위해 회복열처리 전에 TiN의 제거가 필요하다. TiN 제거시 상부전극의 손실 및 노출된 강유전체의 추가 손실을 피할 수 없으며 이는 강유전체 특성의 열화를 유발 할 수 있다.
또한, 전도층인 상부전극의 식각은 다른 배선층의 경우와 같이 상부전극간의 브리지(brige)를 고려하여 과식각(overetch)이 필요하다. 그러나 상부전극 시각시 상부전극의 두께에 반사방지막 TiN의 두께가 더해진, 총 식각층의 두께 증가는 상부층의 아래에 놓인 강유전층의 손실을 보다 가중시킨다.
그러므로, 거친 상부전극 표면 위에 증착된 TiN은 더욱 거친 거칠기를 가져서 회복 열처리 전단계에서 TiN 제거시 상부전극의 골짜기에 놓인 TiN까지 제거해야 하기에 강유전층의 손실을 더욱 배가될 수 밖에 없으며 심할 경우에 커패시터의 쇼트(short) 페일(fail)을 유발 시켜서 소자 동작에 치명적일 수 있다.
본발명은 강유전체 소자의 커패시터 제조공정에서 상부전극 패터닝을 위해 적용하는 하드 마스크 공정 대신에 ECD를 도입한 새로운 프로세스를 적용함으로서, 커패시터의 열화 및 페일(fail)을 개선하는 커패시터 제조 방법을 제공하는데 그 목적이 있다.
도1은 통상적인 강유전체 소자의 캐패시터 단면도.
도2a 내지 도2d는 종래의 기술을 이용한 강유전체 소자의 캐패시터 제조 공정의 일부 단면도.
도3a 내지 도3f은 본 발명에 의한 강유전체 소자의 캐패시터 제조 실시예를 나타내는 공정 단면도.
도4는 본 발명에 사용되는 ECD에 관한 메커니즘.
* 도면의 주요 부분에 대한 부호의 설명
40 : 접착층41 : 확산베리어
42 : 하부전극43 : 강유전체
44 : 씨앗층45 : 포토레지스트
46 : 상부전극
상기의 목적을 달성하기 위한 본 발명의 강유전체 커패시터 제조방법은 하부전극용 도전층 및 강유전체를 증착하는 단계; 상기 강유전체 상에 상부전극용 씨앗층을 증착하는 단계; 상기 씨앗층 상에 포토레지스트 패터을 형성 하는 단계; 상기 오픈된 씨앗층에 전기화학증착법으로 상부전극을 증착하는 단계; 상기 포토레지스트 및 씨앗층을 제거하는 단계; 및 상기 도전층 및 강유전체를 식각하여 패터닝하는 단계를 포함하는 이루어진다.
본 발명은 강유전체 커패시터에서 상부 전극 마스크 공정에 하드 마스크 TiN 을 사용시 발생되는 커패시터의 열화 및 페일을 개선하기 위해, 상부전극 패터닝을위해 적용한 하드 마스크 공정 대신에 ECD(Electro Chemical Deposition)를 도입한 새로운 프로세스(process)을 적용함으로 정확한 CD(critical d1mension) 디파인(define) 및 후속 공정 진행시 공정 마진(margin) 증가의 효과를 얻을 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도3a 내지 도3f는 본 발명의 강유전체 커패시터 소자의 제조방법에 의한 바람직한 실시예를 나타내는 공정단면도의 일부분이다.
도3a을 참조하여 살펴보면, 모스 트랜지스터 및 스토리지 노드 콘택이 형성된 기판(도시되지 않음)위에 접착층(40)의 증착 및 패터닝을 하고, 확산베리어(41), 하부전극(42), 강유전체(43)를 순차적으로 형성한 이 후에 상부전극의 씨앗층(44)을 10 ~ 1000Å 범위의 두께로 Ir, IrOx, Ru, RuOx, Rh, RhOx 또는 Pt를 이용하여 얇게 증착한다.
접착층으로는 접착층의 콘택홀을 숩식식각으로 형성하여 10 ~ 500 Å의 두께로 Al2O3를 사용하여 형성한다. 확산베리어 및 하부전극으로 TiN, RuTiN, IrTiN, Ir, IrOx, Ru, RuOx, Rh, RhOx, Pt등을 사용하거나 이들의 조합을 이용하여 형성한다. 강유전체는 페르보스카이트(perovskite) 구조의 물질 또는 비스무스 레이어드 페르보스카이트(Bi-layered perovskite) 구조의 물질을 이용한다.
이어 도3b를 참조하여 살펴보면, 씨앗층(44) 위에 상부 전극의 크기와 동일하게 상부전극 부분을 오픈 시킨 구조의 마스크 공정을 진행한다. 상부전극이 오픈된 지역에는 포토레지스터(45)가 없고 다른 지역은 포토레지스터(45)가 덮여 있다.
이어 도3c를 참조하여 살펴보면, 기판을 전해조에서 전기화학증착(ECD) 방법으로 상부전극(46)을 RuTiN, IrTiN, Ir, IrOx, Ru, RuOx, Rh 또는 RhOx를 이용하여 소정의 두께로 도금시킨다. 마스크가 열리는 지역(즉 포토레지스터가 없는 지역)은 추가로 상부전극이 도금되고, 마스크가 열리지 않는 지역(즉 포토레지스터가 있는 지역)은 추가로 상부전극(46)이 도금되지 않는다.
여기서 전기화학증착법을 이용하여 상부전극을 형성후에 300 ~ 850 ℃ 범위의 온도에서 질소분위기 상태에서 급속열처리를 하고, 300 ~ 850 ℃ 범위에서 로(furnace)를 이용하여 한번 이상의 열처리를 한다. 이렇게 연이어 열처리를 하는 것은 강유전체의 특성을 최대한 높이기 위해서 이다.
이어 도3d를 참조하여 살펴보면, 포토레지스터(45)를 제거한다.
이어 도3e를 참조하여 살펴보면, 씨앗층(44)을 제거할 수 있을 정도로 블랭키드 에치(blanket etch)를 하면 추가로 도금된 상부전극의 일부 및 씨앗층을 제거할 수 있다.
이와같은 방법으로 상부전극을 패터닝하면 종래의 상부전극과 마스크의 두께를 더한 합만큼만 제거시, 또는 후속열공정 단계에서 TiN 제거시 강유전층이 받는 손실을 거의 배제시킬 수 있다.
이어 도3f를 참조하여 살펴보면, 강유전체(43), 하부전극(42)및확산베리어(43)을 패터닝하여 커패시터를 형성한다. 커패시터 형성 후에 특성 향상을 위해 300 ~ 350℃ 범위에서 열처리를 하거나 NH3분위기에서 플라즈마(plasma) 처리를 한다. 커패시터 형성 및 금속 배선 공정 이후에 수소에 의한 강유전체의 특성 열화를 막기 위해 수소 확산 방지막으로 Al2O3를 사용한다.
커패시터를 형성하고, 금속배선 및 콘택 공정이 끝난 후에, 강유전체의 특성열화 방지를 위해 300 ~ 850℃ 범위에서 한번 이상의 열처리를 한다.
도4는 전기화학증착법(Electro Chemical Deposition, ECD)에 대한 기본적인 원리를 나타낸 것이다.
본 발명은 평판의 실리콘 웨이퍼(Wafer) 위에 유기금속증착(MOD) 또는 솔-겔(Sol-Gel)등의 방법으로 구현된 강유전물질을 사용하는 소자 이외에도 노블계열의 물질을 사용하며, 노블계열의 층을 패터닝시 열화가 일어나는 분야, 혹은 보다 얇은 구조의 식각을 요구하는 구조를 형성할 시에 사용될 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본발명은 강유전 커패시터를 형성시 노블 전극의 정확한 패터닝을 위해 사용하는 하드 마스크 TiN를 적용하는 공정을 생략함으로서, 상부전극의 식각시 TiN층의 두께를 고려한 오버에치로 인한 강유전층의 손실 및 열화를 피할수 있으며, 또한 후속 열공정시 하드 마스크 TiN의 산화를 방지하기 위해 하드마스크의 제거 공정시 하는 TiN 두께 이상의 오버에치를 생략함으로서 이에 따른 강유전체의 열화및 손실을 줄일 수 있다.
또한 더욱 정확한 상부전극의 형성이 가능함으로 정확한 면적을 얻을 수 있고, 각각의 셀로 부터 나오는 전하를 보다 균일하게 제어 가능하여 소자의 균일성, 신뢰성등의 개선을 얻을 수 있다. 또한 후속 공정시 선행 공정에서 얻은 마진을 이용할 수 있는 장점이 있다.

Claims (12)

  1. 하부전극용 도전층 및 강유전체를 증착하는 단계;
    상기 강유전체 상에 상부전극용 씨앗층을 증착하는 단계;
    상기 씨앗층 상에 포토레지스트 패터을 형성 하는 단계;
    상기 오픈된 씨앗층에 전기화학증착법으로 상부전극을 증착하는 단계;
    상기 포토레지스트 및 씨앗층을 제거하는 단계; 및
    상기 도전층 및 강유전체를 식각하여 패터닝하는 단계
    를 포함하는 강유전체 커패시터 제조 방법.
  2. 제 1 항에 있어서,
    상기 하부전극은 접착증 및 확산 베리어 상에 형성된 것을 특징으로 하는 강유전체 커패시터 제조 방법.
  3. 제 2 항에 있어서,
    상기 접착층은 10 ~ 500 Å 범위의 두께로 형성하는 것을 특징으로 하는 강유전체 커패시터 제조 방법.
  4. 제 3 항에 있어서,
    상기 접착층은 Al2O3로 하는 것을 특징으로 하는 강유전체 커패시터 제조 방법.
  5. 제 1 항에 있어서,
    상기 확산방지막 및 하부전극으로 TiN, RuTiN, IrTiN, Ir, IrOx, Ru, RuOx, Rh, RhOx 또는 Pt 중에서 선택된 하나를 형성하거나 또는 이들의 조합으로 형성하는 것을 특징으로 하는 강유전체 커패시터 제조 방법.
  6. 제 1 항에 있어서,
    상기 상부전극으로 RuTiN, IrTiN, Ir, IrOx, Ru, RuOx, Rh 또는 RhOx 중에서 선택된 하나를 형성하거나 또는 이들의 조합으로 형성하는 것을 특징으로 하는 강유전체 커패시터 제조 방법.
  7. 제 1 항에 있어서,
    상기 상부전극을 형성한 후에 300 ~ 850 ℃ 범위로 질소분위기에서 열처리를하고, 연이어 한번 이상의 열처리를 더 포함하는 것을 특징으로 하는 강유전체 커패시터 제조 방법.
  8. 제 1 항에 있어서,
    상기 씨앗층은 Ir, IrOx, Ru, RuOx, Rh, RhOx 또는 Pt 중에서 선택된 하나로 하는 것을 특징으로 하는 강유전체 커패시터 제조 방법.
  9. 제 1 항에 있어서,
    상기 씨앗층은 10 ~ 1000Å 범위의 두께로 형성하는 것을 특징으로 하는 강유전체 커패시터 제조 방법.
  10. 제 1 항에 있어서,
    상기 강유전체는 페르보스카이트 또 비스무스 레이어드 페르보스카이트 구조의 물질을 사용하는 것을 특징으로 하는 강유전체 커패시터 제조 방법.
  11. 제 1 항에 있어서,
    상기 강유전체 패터닝후, 300 ~ 800 ℃ 범위에서 열처리를 하거나 또는 플라즈마 처리를 NH3 분위기 에서 진행하는 것을 특징으로 하는 강유전테 커패시터 제조 방법.
  12. 제 1 항에 있어서,
    상기 강유전체 패터닝 후, 수소 확산방지막으로 Al2O3를 추가하는 것을 특징으로 하는 커패시터 제조 방법.
KR1020010038654A 2001-06-30 2001-06-30 강유전체 소자의 캐패시터 제조방법 KR20030003332A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038654A KR20030003332A (ko) 2001-06-30 2001-06-30 강유전체 소자의 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038654A KR20030003332A (ko) 2001-06-30 2001-06-30 강유전체 소자의 캐패시터 제조방법

Publications (1)

Publication Number Publication Date
KR20030003332A true KR20030003332A (ko) 2003-01-10

Family

ID=27712584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038654A KR20030003332A (ko) 2001-06-30 2001-06-30 강유전체 소자의 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR20030003332A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11265984A (ja) * 1998-03-17 1999-09-28 Sony Corp 半導体装置の製造方法
KR20000001040A (ko) * 1998-06-08 2000-01-15 윤종용 전기 도금으로 형성된 전극을 갖춘 커패시터및 그 제조방법
KR20000044553A (ko) * 1998-12-30 2000-07-15 김영환 백금 전극을 갖는 캐패시터 제조 방법
KR20010039520A (ko) * 1999-10-14 2001-05-15 윤종용 전기 도금 방법을 이용한 반도체 메모리 소자의 캐패시터제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11265984A (ja) * 1998-03-17 1999-09-28 Sony Corp 半導体装置の製造方法
KR20000001040A (ko) * 1998-06-08 2000-01-15 윤종용 전기 도금으로 형성된 전극을 갖춘 커패시터및 그 제조방법
KR20000044553A (ko) * 1998-12-30 2000-07-15 김영환 백금 전극을 갖는 캐패시터 제조 방법
KR20010039520A (ko) * 1999-10-14 2001-05-15 윤종용 전기 도금 방법을 이용한 반도체 메모리 소자의 캐패시터제조방법

Similar Documents

Publication Publication Date Title
US6376325B1 (en) Method for fabricating a ferroelectric device
US6388281B1 (en) Triple metal line 1T/1C ferroelectric memory device and method for fabrication thereof
US20020117701A1 (en) Process and structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits
KR100239417B1 (ko) 반도체 소자의 커패시터 및 그의 제조방법
KR20020070624A (ko) 상부 전극 상에 스트론튬 루테늄 산화물 보호층을형성하는 방법
KR20010002022A (ko) 강유전체 메모리 제조방법
US20010051381A1 (en) Method for manufacturing a ferroelectric memory
KR20010004369A (ko) 강유전체 메모리 소자의 캐패시터 및 그 제조 방법
KR20030003332A (ko) 강유전체 소자의 캐패시터 제조방법
KR100265333B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
JP2003152167A (ja) 半導体素子のキャパシタ及びその製造方法
KR0168339B1 (ko) 다마신 공정을 이용한 커패시터 제조방법
KR100477835B1 (ko) 강유전체캐패시터형성방법
KR100609041B1 (ko) 트랜지스터 상부에 수소 확산방지막을 구비하는 강유전체메모리 소자 및 그 제조 방법
KR100321699B1 (ko) 니오비움-탄탈륨합금접착막을이용한강유전체캐패시터형성방법
US6812089B2 (en) Method of manufacturing ferroelectric memory device
KR100362182B1 (ko) 강유전체 메모리 소자의 제조 방법
KR100399892B1 (ko) 강유전체 캐패시터 형성 방법
KR20040059436A (ko) 강유전체 메모리 소자의 제조 방법
KR19980066717A (ko) 에프램(fram)셀의 제조방법
KR100326265B1 (ko) 반도체소자의메모리셀및그제조방법
KR100573848B1 (ko) 게이트 전극 상에 수소저장막을 구비하는 강유전체 메모리소자 및 그 제조 방법
KR20040106946A (ko) 강유전체 캐패시터를 갖는 반도체 소자의 제조방법
KR20020055105A (ko) 강유전체 메모리 소자의 제조 방법
KR20020014228A (ko) 하드마스크를 이용한 캐패시터 전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application