KR20030002743A - Method of forming a gate oxide in a semiconductor device - Google Patents
Method of forming a gate oxide in a semiconductor device Download PDFInfo
- Publication number
- KR20030002743A KR20030002743A KR1020010038443A KR20010038443A KR20030002743A KR 20030002743 A KR20030002743 A KR 20030002743A KR 1020010038443 A KR1020010038443 A KR 1020010038443A KR 20010038443 A KR20010038443 A KR 20010038443A KR 20030002743 A KR20030002743 A KR 20030002743A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- region
- gate oxide
- pad
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 150000004767 nitrides Chemical class 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 18
- 238000001039 wet etching Methods 0.000 claims description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- 230000009977 dual effect Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
본 발명은 반도체 소자의 게이트 산화막 형성 방법에 관한 것으로, 특히 반도체 기판에 형성되는 소자의 동작 전압에 따라 서로 다른 두께의 게이트 산화막을 형성하는 반도체 소자의 게이트 산화막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a gate oxide film of a semiconductor device, and more particularly, to a method for forming a gate oxide film of a semiconductor device in which a gate oxide film having a different thickness is formed according to an operating voltage of an element formed on a semiconductor substrate.
최근에는, 단일 게이트 산화막(Mono gate oxide)이 아닌 듀얼 게이트 산화막(Dual gate oxide)이 형성된다.Recently, dual gate oxides are formed instead of mono gate oxides.
반도체 소자에서는 인가되는 전압, 즉 동작 전압에 따라 고전압 소자 영역과 저전압 소자 영역으로 나뉘며, 고전압 소자 영역과 저전압 소자 영역에는 서로 다른 두께로 게이트 산화막을 형성한다. 듀얼 게이트 산화막이란, 상기와 같이, 영역에 따라 서로 다른 두께를 가지는 게이트 산화막을 말한다. 게이트 산화막의 두께는 동작 전압 및 공정 조건에 따라 정해지며, 이하에서는 두꺼운 게이트 산화막이 형성되는 영역을 제 1 영역, 얇은 게이트 산화막이 형성되는 영역을 제 2 영역으로 구별하기로 한다.In the semiconductor device, the semiconductor device is divided into a high voltage device region and a low voltage device region according to an applied voltage, that is, an operating voltage, and a gate oxide layer is formed in different thicknesses in the high voltage device region and the low voltage device region. As described above, the dual gate oxide film refers to a gate oxide film having different thicknesses depending on regions. The thickness of the gate oxide film is determined according to an operating voltage and a process condition. Hereinafter, a region in which a thick gate oxide film is formed is classified into a first region and a region in which a thin gate oxide film is formed in a second region.
이하, 듀얼 게이트 산화막을 형성하는 방법을 설명하기로 한다.Hereinafter, a method of forming a dual gate oxide film will be described.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 게이트 산화막 형성 방법을 설명하기 위한 소자의 단면도이다.1A to 1E are cross-sectional views of a device for explaining a gate oxide film forming method of a semiconductor device according to the prior art.
도 1a를 참조하면, 통상의 공정으로 소자 분리막(도시되지 않음)이 형성된 반도체 기판(11)의 전체 구조 상에 제 1 두께의 게이트 산화막(12)을 형성한다.Referring to FIG. 1A, a gate oxide film 12 having a first thickness is formed on the entire structure of a semiconductor substrate 11 on which a device isolation film (not shown) is formed.
소자 분리막을 형성하는 방법을 간략하게 설명하면 다음과 같다.A method of forming the device isolation layer is briefly described as follows.
통상의 공정을 통해 반도체 기판(11) 상에 패드 산화막(도시되지 않음) 및 패드 질화막(도시되지 않음)을 순차적으로 형성한 후 소정 영역의 패드 질화막 및 패드 산화막을 제거하여 반도체 기판(11)의 표면을 노출시킨다. 이후 패드 질화막 및 패드 산화막이 제거된 영역에 LOCOS 공정으로 소자 분리막(도시되지 않음)을 형성하거나, 반도체 기판(11)을 식각하여 트랜치를 형성한 후 절연 물질을 매립하여 얕은 접합의 소자 분리막(Shallow Trench Isolation; STI)을 형성한다.After the pad oxide film (not shown) and the pad nitride film (not shown) are sequentially formed on the semiconductor substrate 11 through a conventional process, the pad nitride film and the pad oxide film in a predetermined region are removed to remove the pad oxide film. Expose the surface. Afterwards, a device isolation layer (not shown) is formed in a region where the pad nitride layer and the pad oxide layer are removed, or a trench is formed by etching the semiconductor substrate 11, and then an insulating material is embedded to fill the shallow isolation layer. Form Trench Isolation (STI).
따라서, 제 1 두께의 게이트 산화막(12)은 순수한(Pure) 상태의 반도체 기판이 아닌 패드 질화막 및 패드 산화막의 제거 공정이 이루어진 반도체 기판(11) 상에 형성된다.Accordingly, the gate oxide film 12 having the first thickness is formed on the semiconductor substrate 11 on which the pad nitride film and the pad oxide film are removed, not the pure semiconductor substrate.
도 1b를 참조하면, 제 1 영역(A)에 포토 레지스트 패턴(13)을 형성하여 제 2 영역(B)만을 노출시킨다.Referring to FIG. 1B, the photoresist pattern 13 is formed in the first region A to expose only the second region B. FIG.
도 1c를 참조하면, 제 2 영역(B)에 형성된 제 1 두께의 게이트 산화막(12)을 습식 식각으로 제거한다. 습식 식각은 HF 용액을 이용하여 실시한다.Referring to FIG. 1C, the gate oxide layer 12 having the first thickness formed in the second region B is removed by wet etching. Wet etching is performed using HF solution.
도 1d를 참조하면, 제 1 영역(A)에 형성된 포토 레지스트 패턴을 제거한다. 포토 레지스트 패턴은 H2SO4를 이용한 습식 식각으로 제거한다.Referring to FIG. 1D, the photoresist pattern formed in the first region A is removed. The photoresist pattern is removed by wet etching with H 2 SO 4 .
도 1e를 참조하면, 전체 상부에 제 2 두께의 게이트 산화막(14)을 형성하여제 1 영역(A)에는 목표 두께의 두꺼운 게이트 산화막(15)을 형성하고, 제 2 영역(B)에는 목표 두께의 얇은 게이트 산화막(14)을 형성한다. 이로써, 듀얼 게이트 산화막이 형성된다.Referring to FIG. 1E, a gate oxide film 14 having a second thickness is formed on the entire upper portion thereof, thereby forming a thick gate oxide film 15 having a target thickness in the first region A, and a target thickness in the second region B. Referring to FIG. A thin gate oxide film 14 is formed. As a result, a dual gate oxide film is formed.
도 2a 내지 도 2e는 종래 기술에 따른 반도체 소자의 게이트 산화막 형성 방법의 다른 실시예를 설명하기 위한 소자의 단면도이다.2A to 2E are cross-sectional views of devices for describing another exemplary embodiment of a method for forming a gate oxide film of a semiconductor device according to the prior art.
도 2a를 참조하면, 통상의 공정으로 소자 분리막(도시되지 않음)이 형성된 반도체 기판(21)의 전체 구조 상에 제 1 두께의 게이트 산화막(22)을 형성한다.Referring to FIG. 2A, a gate oxide film 22 having a first thickness is formed on the entire structure of the semiconductor substrate 21 on which the device isolation film (not shown) is formed in a conventional process.
소자 분리막을 형성하는 방법을 상기에서 설명한 방법과 동일한 방법으로 형성한다.The method of forming the device isolation film is formed in the same manner as described above.
이때, 제 1 두께의 게이트 산화막(22)은 순수한(Pure) 상태의 반도체 기판이 아닌 패드 질화막 및 패드 산화막의 제거 공정이 이루어진 반도체 기판(21) 상에 형성된다.In this case, the gate oxide film 22 having the first thickness is formed on the semiconductor substrate 21 on which the pad nitride film and the pad oxide film are removed instead of the pure semiconductor substrate.
도 2b를 참조하면, 제 1 영역(A)에 포토 레지스트 패턴(23)을 형성하여 제 2 영역(B)만을 노출시킨다.Referring to FIG. 2B, the photoresist pattern 23 is formed in the first region A to expose only the second region B. FIG.
도 2c를 참조하면, 제 2 영역(B)에 형성된 제 1 두께의 게이트 산화막(22)을 건식 식각으로 제거한다. 건식 식각을 실시하여 제 1 두께의 게이트 산화막(22)을 제거할 경우 제 2 영역(B)의 반도체 기판(11)에 식각 손상이 발생된다.Referring to FIG. 2C, the gate oxide layer 22 having the first thickness formed in the second region B is removed by dry etching. When the dry etching is performed to remove the gate oxide layer 22 having the first thickness, etching damage occurs in the semiconductor substrate 11 of the second region B. FIG.
도 2d를 참조하면, 제 1 영역(A)에 형성된 포토 레지스트 패턴을 제거한다. 포토 레지스트 패턴은 H2SO4를 이용한 습식 식각으로 제거한다.Referring to FIG. 2D, the photoresist pattern formed in the first region A is removed. The photoresist pattern is removed by wet etching with H 2 SO 4 .
도 2e를 참조하면, 전체 상부에 제 2 두께의 게이트 산화막(24)을 형성하여 제 1 영역(A)에는 목표 두께의 두꺼운 게이트 산화막(25)을 형성하고, 제 2 영역(B)에는 목표 두께의 얇은 게이트 산화막(24)을 형성한다. 이로써, 듀얼 게이트 산화막이 형성된다.Referring to FIG. 2E, a gate oxide film 24 having a second thickness is formed on the entire upper portion, thereby forming a thick gate oxide film 25 having a target thickness in the first region A, and a target thickness in the second region B. Referring to FIG. A thin gate oxide film 24 is formed. As a result, a dual gate oxide film is formed.
상기의 공정에서, 제 1 두께의 게이트 산화막의 상부 표면에서는 포토 리소그라피 공정과 포토 레지스트 패턴 제거 공정이 이루어지므로 제 1 두께의 게이트 산화막의 막질을 저하시킨다. 이 상태에서, 상부에 제 2 두께의 게이트 산화막을 형성하여 두꺼운 게이트 산화막을 형성할 경우 우수한 막질의 두꺼운 게이트 산화막을 얻기 어렵다. 또한, 제 1 두께의 게이트 산화막 상부에 형성된 포토 레지스트 패턴을 제거할 때 포토 레지스트 패턴이 완전히 제거되지 않으며, 후속의 세정 공정에서도 같은 현상이 발생될 수 있다. 이러한 현상은 후속으로 제 1 두께의 게이트 산화막의 상부에 형성되는 제 2 두께의 게이트 산화막의 막질(Quality)을 저하시켜 우수한 막질의 두꺼운 게이트 산화막을 얻기 어렵다.In the above process, since the photolithography process and the photoresist pattern removing process are performed on the upper surface of the gate oxide film of the first thickness, the film quality of the gate oxide film of the first thickness is reduced. In this state, when the gate oxide film having the second thickness is formed on the upper portion to form the thick gate oxide film, it is difficult to obtain a thick gate oxide film having excellent film quality. In addition, the photoresist pattern is not completely removed when the photoresist pattern formed on the gate oxide film of the first thickness is removed, and the same phenomenon may occur in a subsequent cleaning process. This phenomenon subsequently lowers the quality of the gate oxide film of the second thickness formed on the gate oxide film of the first thickness, making it difficult to obtain a thick gate oxide film of excellent film quality.
제 2 영역(B)에 형성되는 얇은 게이트 산화막은 순수한 상태의 반도체 기판 상에 형성되는 것이 아니라 제 1 두께의 게이트 산화막을 제거하기 위한 습식 식각이나 건식 식각이 실시된 상태의 제 2 영역(B)에 형성되므로 막질 특성이 우수한 게이트 산화막을 형성하기 어렵다.The thin gate oxide film formed in the second region B is not formed on the semiconductor substrate in a pure state, but the second region B in which wet etching or dry etching is performed to remove the gate oxide film having a first thickness. It is difficult to form a gate oxide film having excellent film quality because it is formed in the film.
게이트 산화막의 막질 특성은 소자의 특성 및 소자의 안정성과 수율에 직접적인 영향을 준다. 따라서, 상기와 같이 게이트 산화막의 막질이 저하되면 공정의신뢰성 및 소자의 전기적 특성을 저하시킨다.The film quality of the gate oxide film directly affects the device characteristics, the stability and the yield of the device. Therefore, when the film quality of the gate oxide film is reduced as described above, the reliability of the process and the electrical characteristics of the device are reduced.
따라서, 본 발명은 패드 산화막 및 패드 질화막을 형성한 후 소정 영역의 패드 질화막 및 패드 산화막을 제거하고 소자 분리막을 형성하는 공정에서, 순수한 상태의 반도체 기판에 형성된 패드 산화막을 두꺼운 게이트 산화막의 일부로 사용하고, 패드 질화막을 이용하여 산화막과 포토 레지스트 패턴이 직접적으로 접촉하는 것을 방지하므로써 상기의 문제점을 해결하고, 게이트 산화막의 막질을 향상시켜 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 게이트 산화막 형성 방법을 제공하는데 그 목적이 있다.Therefore, in the process of removing the pad nitride film and the pad oxide film of a predetermined region after forming the pad oxide film and the pad nitride film and forming the device isolation film, the pad oxide film formed on the pure semiconductor substrate is used as a part of the thick gate oxide film. By using a pad nitride film to prevent direct contact between the oxide film and the photoresist pattern, the above-mentioned problem is solved, and the gate oxide of the semiconductor device can improve process reliability and device electrical characteristics by improving the film quality of the gate oxide film. Its purpose is to provide an oxide film formation method.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 게이트 산화막 형성 방법을 설명하기 위한 소자의 단면도이다.1A to 1E are cross-sectional views of a device for explaining a gate oxide film forming method of a semiconductor device according to the prior art.
도 2a 내지 도 2e는 종래 기술에 따른 반도체 소자의 게이트 산화막 형성 방법의 다른 실시예를 설명하기 위한 소자의 단면도.2A to 2E are cross-sectional views of devices for explaining another embodiment of the method for forming a gate oxide film of the semiconductor device according to the prior art.
도 3a 내지 도 3f는 본 발명에 따른 반도체 소자의 게이트 산화막 형성 방법을 설명하기 위한 소자의 단면도.3A to 3F are cross-sectional views of a device for explaining a method of forming a gate oxide film of the semiconductor device according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
11, 21, 31 : 반도체 기판12, 22 : 제 1 두께의 게이트 산화막11, 21, 31: semiconductor substrate 12, 22: gate oxide film of first thickness
13, 23, 35 : 포토 레시스트 패턴13, 23, 35: photo-resist pattern
14, 24, 36 : 제 2 두께의 게이트 산화막14, 24, 36: gate oxide film of the second thickness
15, 25, 37 : 두꺼운 게이트 산화막15, 25, 37: thick gate oxide film
32 : 패드 산화막33 : 패드 질화막32: pad oxide film 33: pad nitride film
34 : 소자 분리막34: device isolation film
본 발명에 따른 반도체 소자의 게이트 산화막 형성 방법은 형성되는 게이트 산화막의 두께에 따라 제 1 영역과 제 2 영역으로 나뉘어진 반도체 기판 상에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 제 1 단계, 반도체 기판의 소정 영역에 소자 분리막을 형성하는 제 2 단계, 제 2 영역의 패드 질화막 및 패드 산화막을 제거하는 제 3 단계, 제 1 영역의 패드 질화막을 제거하는 제 4 단계 및 전체 상부에 산화막을 형성하여 제 1 영역에는 패드 산화막 및 산화막으로 이루어진 제 1 두께의 게이트 산화막을 형성하고, 제 2 영역에는 산화막으로 제 2 두께의 게이트 산화막을 형성하는 제 5 단계로 이루어지는 것을 특징으로 한다.A method of forming a gate oxide film of a semiconductor device according to the present invention includes a first step of sequentially forming a pad oxide film and a pad nitride film on a semiconductor substrate divided into a first region and a second region according to a thickness of a gate oxide film to be formed. Forming a device isolation film in a predetermined region of the substrate, a third step of removing the pad nitride film and the pad oxide film of the second region, a fourth step of removing the pad nitride film of the first region, and forming an oxide film on the whole And a fifth step of forming a gate oxide film having a first thickness comprising a pad oxide film and an oxide film in the first region, and forming a gate oxide film having a second thickness with the oxide film in the second region.
제 2 영역의 패드 질화막은 건식 식각으로 제거하며, 제 2 영역의 패드 산화막은 HF 용액을 이용한 습식 식각으로 제거한다.The pad nitride film of the second region is removed by dry etching, and the pad oxide film of the second region is removed by wet etching using an HF solution.
제 1 영역의 패드 질화막은 인산을 이용한 습식 식각으로 제거한다.The pad nitride film of the first region is removed by wet etching using phosphoric acid.
제 1 및 제 2 두께의 게이트 산화막은 각각의 영역에 형성되는 소자의 동작 전압에 따라 그 두께가 결정된다.The gate oxide films of the first and second thicknesses are determined in accordance with the operating voltages of the elements formed in the respective regions.
제 3 단계는 제 1 영역에 포토 레지스트 패턴을 형성하여 제 2 영역만을 개방시킨 상태에서 이루어지며, 제 1 영역의 패드 산화막은 상부의 패드 질화막에 의해 포토 레지스트 패턴과 접촉하지 않는다.The third step is performed in a state where only a second region is opened by forming a photoresist pattern in the first region, and the pad oxide film of the first region is not in contact with the photoresist pattern by the upper pad nitride film.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail.
도 3a 내지 도 3f는 본 발명에 따른 반도체 소자의 게이트 산화막 형성 방법을 설명하기 위한 소자의 단면도이다.3A to 3F are cross-sectional views of devices for explaining a method of forming a gate oxide film of a semiconductor device according to the present invention.
도 3a를 참조하면, 소자 분리막을 형성하기 위하여 반도체 기판(31) 상부에 제 1 두께의 패드 산화막(32) 및 패드 질화막(33)을 순차적으로 형성한다.Referring to FIG. 3A, a pad oxide layer 32 and a pad nitride layer 33 having a first thickness are sequentially formed on the semiconductor substrate 31 to form an isolation layer.
소자 분리막을 형성하는 공정은 반도체 소자를 형성하기 위한 공정 중 가장 먼저 실시되는 공정이며, 이 중에서 패드 산화막(32)을 형성하는 공정은 소자 분리막을 형성하는 공정 중 가장 먼저 실시되는 공정이다. 따라서, 패드 산화막(32)은 어떠한 공정도 실시되지 않은 순수한(Pure) 상태의 반도체 기판(31) 상에 형성된다.The process of forming the device isolation layer is the first process of forming a semiconductor device, and the process of forming the pad oxide film 32 is the first process of forming the device isolation film. Therefore, the pad oxide film 32 is formed on the semiconductor substrate 31 in the pure state in which no process is performed.
도 3b를 참조하면, 통상의 공정으로 반도체 기판(31)의 소자 분리 영역에 소자 분리막(34)을 형성한다.Referring to FIG. 3B, the device isolation layer 34 is formed in the device isolation region of the semiconductor substrate 31 by a conventional process.
소자 분리막(34)을 형성하는 방법을 간략하게 설명하면 다음과 같다.A method of forming the device isolation layer 34 will be briefly described as follows.
통상의 공정을 통해 반도체 기판(31) 상에 패드 산화막(32) 및 패드 질화막(33)을 순차적으로 형성한 후 소정 영역의 패드 질화막(33)을 제거한다. 이후 패드 질화막(33)이 제거된 영역, 즉 소자 분리 영역에 LOCOS 공정으로 소자 분리막을 형성하거나, 반도체 기판(31)을 소정 깊이로 식각하여 트랜치(도시되지 않음)를 형성한 후 절연 물질을 매립하여 얕은 접합의 소자 분리막(Shallow Trench Isolation; STI)을 형성한다.After the pad oxide film 32 and the pad nitride film 33 are sequentially formed on the semiconductor substrate 31 through a conventional process, the pad nitride film 33 of the predetermined region is removed. Thereafter, an isolation layer is formed in a region where the pad nitride layer 33 is removed, that is, an isolation region by a LOCOS process, or a trench (not shown) is formed by etching the semiconductor substrate 31 to a predetermined depth, and then filling the insulating material. As a result, a shallow trench isolation (STI) is formed.
도 3c를 참조하면, 포토 리소그라피/식각 공정으로 제 1 영역(A)에 포토 레지스트 패턴(35)을 형성하여 제 2 영역(B)만을 노출시킨다. 이후, 제 2 영역(B)의 패드 질화막(33)을 제거한다.Referring to FIG. 3C, the photoresist pattern 35 is formed in the first region A by a photolithography / etching process to expose only the second region B. FIG. Thereafter, the pad nitride film 33 of the second region B is removed.
패드 질화막(33)은 건식 식각으로 제거한다. 제 2 영역(B)의 패드 질화막(33)이 제거되면서, 패드 질화막(33)은 제 1 영역(A) 제 2 영역(B)을 정의하는 마스크 역할을 한다.The pad nitride film 33 is removed by dry etching. As the pad nitride layer 33 of the second region B is removed, the pad nitride layer 33 serves as a mask defining the first region A and the second region B. As shown in FIG.
이때, 제 1 영역(A)의 패드 산화막(32)의 상부에는 패드 질화막(33)이 잔류하므로 패드 질화막(33)에 의해 패드 산화막(32)과 포트 레지스트 패턴(35)이 접촉하지 않고 격리된다.At this time, since the pad nitride film 33 remains on the pad oxide film 32 of the first region A, the pad oxide film 32 and the port resist pattern 35 are isolated without being contacted by the pad nitride film 33. .
도 3d를 참조하면, 패드 질화막(33)을 제거하면서 노출된 제 2 영역(B)의 패드 산화막(32)을 제거한다.Referring to FIG. 3D, the pad oxide film 32 of the exposed second region B is removed while the pad nitride film 33 is removed.
이때, 패드 산화막(32)을 건식 식각으로 제거할 경우 반도체 기판(31)의 표면에 식각 손상이 발생된다. 식각 손상이 발생되면, 후속 공정에서 형성되는 게이트 산화막의 막질이 저하되는 문제점이 있다. 따라서, 패드 산화막(32)은 반도체 기판(31)의 식각 손상이 거의 없는 HF 용액을 이용한 습식 식각으로 제거한다. 이후 제 1 영역(A)에 형성된 포토 레지스트 패턴(33)도 제거한다.In this case, when the pad oxide layer 32 is removed by dry etching, etching damage occurs on the surface of the semiconductor substrate 31. When etching damage occurs, there is a problem that the film quality of the gate oxide film formed in a subsequent process is lowered. Therefore, the pad oxide layer 32 is removed by wet etching using an HF solution which hardly etches the semiconductor substrate 31. Thereafter, the photoresist pattern 33 formed in the first region A is also removed.
도 3e를 참조하면, 제 1 영역(A)에 형성된 패드 질화막(33)을 제거한다. 패드 질화막은 인산(H3PO4)을 이용한 습식 식각으로 제거한다.Referring to FIG. 3E, the pad nitride film 33 formed in the first region A is removed. The pad nitride layer is removed by wet etching with phosphoric acid (H 3 PO 4 ).
이때, 인산을 이용한 습식 식각은 질화막에 대한 인산의 선택비로 인하여 하부의 패드 산화막(32)에는 식각 손상이나 손실을 주지 않는다. 따라서, 제 1 영역(A)의 패드 산화막(32)은 거의 식각되지 않으며, 이로 인해 산화막의 두께를 제어하기가 용이하다.At this time, the wet etching using phosphoric acid does not cause etch damage or loss to the lower pad oxide layer 32 due to the selectivity of phosphoric acid to the nitride layer. Therefore, the pad oxide film 32 of the first region A is hardly etched, thereby making it easy to control the thickness of the oxide film.
도 3f를 참조하면, 전체 상부에 제 2 두께의 게이트 산화막(36)을 형성하여 제 1 영역(A)에는 목표 두께의 두꺼운 게이트 산화막(37)을 형성하고, 제 2 영역(B)에는 목표 두께의 얇은 게이트 산화막(36)을 형성한다. 이로써, 제 1 영역(A)에는 제 1 두께의 패드 산화막(32)과 제 2 두께의 게이트 산화막(36)으로 이루어진 두꺼운 게이트 산화막(37)이 형성되고, 제 2 영역(B)에는 제 2 두께의 게이트 산화막(36)이 얇은 게이트 산화막으로 사용되어, 두꺼운 게이트 산화막(37) 및 얇은 게이트 산화막(36)으로 이루어진 듀얼 게이트 산화막이 형성된다.Referring to FIG. 3F, a gate oxide film 36 having a second thickness is formed on the entire upper portion thereof, thereby forming a thick gate oxide film 37 having a target thickness in the first region A, and a target thickness in the second region B. Referring to FIG. A thin gate oxide film 36 is formed. As a result, a thick gate oxide film 37 formed of the pad oxide film 32 having the first thickness and the gate oxide film 36 having the second thickness is formed in the first region A, and the second thickness is formed in the second region B. FIG. The gate oxide film 36 is used as a thin gate oxide film, so that a dual gate oxide film made of a thick gate oxide film 37 and a thin gate oxide film 36 is formed.
상술한 바와 같이, 본 발명은 게이트 산화막을 형성하는 과정에서 포토 레지스트 패턴이 산화막과 접촉하는 것을 방지하여 게이트 산화막의 막질이 저하되는 것을 방지하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킨다.As described above, the present invention prevents the photoresist pattern from contacting the oxide film in the process of forming the gate oxide film, thereby preventing the film quality of the gate oxide film from deteriorating, thereby improving process reliability and device electrical characteristics.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038443A KR100408863B1 (en) | 2001-06-29 | 2001-06-29 | Method of forming a gate oxide in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038443A KR100408863B1 (en) | 2001-06-29 | 2001-06-29 | Method of forming a gate oxide in a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002743A true KR20030002743A (en) | 2003-01-09 |
| KR100408863B1 KR100408863B1 (en) | 2003-12-06 |
Family
ID=27712437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0038443A KR100408863B1 (en) | 2001-06-29 | 2001-06-29 | Method of forming a gate oxide in a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100408863B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100607799B1 (en) * | 2004-12-29 | 2006-08-02 | 동부일렉트로닉스 주식회사 | Method for forming the gate oxide of semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000349164A (en) * | 1999-06-08 | 2000-12-15 | Nec Corp | Manufacture of semiconductor device with element isolation insulating film |
| JP2001060630A (en) * | 1999-08-23 | 2001-03-06 | Nec Corp | Manufacture of semiconductor device |
| JP2001085531A (en) * | 1999-09-10 | 2001-03-30 | Hitachi Ltd | Manufacture of semiconductor integrated circuit |
| KR100594205B1 (en) * | 1999-10-27 | 2006-07-03 | 삼성전자주식회사 | Method for forming dual gate oxide of differing thickness in semiconductor device |
-
2001
- 2001-06-29 KR KR10-2001-0038443A patent/KR100408863B1/en active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100607799B1 (en) * | 2004-12-29 | 2006-08-02 | 동부일렉트로닉스 주식회사 | Method for forming the gate oxide of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100408863B1 (en) | 2003-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100490288B1 (en) | Method of manufacturing flash memory device | |
| KR20020009674A (en) | Trench isolation method of semiconductor device | |
| KR100408863B1 (en) | Method of forming a gate oxide in a semiconductor device | |
| KR20050066879A (en) | Method for fabricating flash memory device having trench isolation | |
| KR100289663B1 (en) | Device Separator Formation Method of Semiconductor Device | |
| KR20030000592A (en) | method for manufacturing of semiconductor device with STI/DTI structure | |
| KR100831671B1 (en) | Method for forming isolation of semiconductor device | |
| KR20090070710A (en) | Method of forming trench in semiconductor device | |
| KR20030049783A (en) | Method of forming an isolation film in semiconductor device | |
| KR20030000127A (en) | Manufacturing method for semiconductor device | |
| KR100459928B1 (en) | Method of manufacture semiconductor device | |
| KR100579851B1 (en) | Isolation Method for semiconductor device | |
| KR100439105B1 (en) | Method for fabricating isolation layer of semiconductor device to improve cut-off characteristic at both corners of trench and inwe between narrow lines | |
| KR20000028124A (en) | Separation method for trench element of semiconductor device | |
| KR20020042312A (en) | Semiconductor device and method for manufacturing the same | |
| KR100223825B1 (en) | Method of forming an element isolation region in a semiconductor device | |
| KR20010110007A (en) | Trench isolation method of semiconductor device | |
| KR20050000056A (en) | Method for forming isolation layer of semiconductor device | |
| KR20060113265A (en) | Method for manufacturing semiconductor device using recess gate process | |
| KR20040061822A (en) | Method for fabricating of semiconductor device | |
| KR20040021371A (en) | Method for forming shallow trench isolation of semiconductor element | |
| KR20020009767A (en) | Method for Fabricating of Semiconductor Device | |
| KR20000051041A (en) | Trench isolation method of semiconductor integrated circuit | |
| KR20020055134A (en) | Method for forming element isolating film of semiconductor device | |
| KR20020050911A (en) | Method for forming isolation layer of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20141020 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20171020 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20181016 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20191016 Year of fee payment: 17 |