KR20030002416A - 다층 금속 인덕터 - Google Patents
다층 금속 인덕터 Download PDFInfo
- Publication number
- KR20030002416A KR20030002416A KR1020010038011A KR20010038011A KR20030002416A KR 20030002416 A KR20030002416 A KR 20030002416A KR 1020010038011 A KR1020010038011 A KR 1020010038011A KR 20010038011 A KR20010038011 A KR 20010038011A KR 20030002416 A KR20030002416 A KR 20030002416A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- inductor
- insulating layer
- metal wire
- metal wiring
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 143
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 143
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 abstract description 2
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 abstract 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 8
- 229910052681 coesite Inorganic materials 0.000 abstract 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract 4
- 239000000377 silicon dioxide Substances 0.000 abstract 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract 4
- 229910052682 stishovite Inorganic materials 0.000 abstract 4
- 229910052905 tridymite Inorganic materials 0.000 abstract 4
- 239000011241 protective layer Substances 0.000 abstract 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 다수의 금속층을 사용하는 인덕터에 있어서, 반도체 기판 상의 제1 절연층에 형성되고 외부와 연결되는 제1 금속 배선과, 상기 제1 절연층 상의 제2 절연층에 형성되고 나선 형태를 이루며, 상기 제1 금속 배선과 비아 홀로 연결되는 제2 금속 배선과, 상기 제2 금속 배선과 동일한 형태를 가지고 상기 제2 금속 배선 상에 순차적으로 적층되며, 각각이 비아 홀로 연결되어 있는 다수의 금속 배선들을 포함하며, 상기 제2 금속 배선의 폭을 상기 다수의 금속 배선들의 폭보다 좁도록 한다. 이에 의해, 주파수 대역에서 직렬 저항 손실이 적고, 기판으로의 손실을 저감시키고, 저 잡음 증폭기나 전압제어 발진기나 정합 회로, 대역 통과 회로에 사용함에 있어 높은 충실도로 인해 낮은 잡음 지수나 원하지 않는 신호를 감쇄시키므로, 집적화되지 못한 부품들을 다른 회로들과 같이 집적화할 수 있어 높은 성능을 가지면서 가격의 부담을 낮출 수 있다.
Description
본 발명은 반도체 장치의 수동소자에 관한 것으로, 초고주파 집적회로에 사용되는 인덕터(inductor)에 관한 것이다.
최근 들어 휴대폰을 비롯한 다양한 통신 장비의 개발로 인하여 반도체 장치는 고효율을 달성하기 위해 라디오 주파수(Radio Frequency) 및 극초단파 대역의 고주파 신호를 처리하고 있다. 여기서, 라디오 주파수 대역폭을 가지는 집적회로를 고주파 회로(RFIC: Radio Frequency Integrated Circuit)라 한다.
일반적으로 반도체 장치는 트랜지스터와 같은 능동 소자와 저항, 커패시터및 인덕터 등의 수동소자를 사용하고 있는데, 이러한 수동소자들 중에서 특히 인덕터는 디바이스 에너지 축적 능력을 측정하는 충실도, Q(quality factor)를 높게 확보하여 고효율의 RFIC를 달성시키고 있다.
높은 충실도(quality factor)를 가지는 인덕터는 고주파 회로에 있어 정합회로나 대역폭 통과 필터 등에 사용된다.
인덕터의 충실도는 금속 배선의 저항, 인덕터를 이루는 금속배선과 기판간dp 존재하는 기생 커패시턴스(parasitic capacitance)에 의한 간섭작용(capacitive coupling)과 관계 있으며, 기생 커패시터가 크면 클수록 인덕터의 충실도는 저하된다. 또한, 인덕터가 형성된 기판 하부에서의 가상 전류에 의한 자장 간섭작용에 의해서도 인덕터의 충실도가 저하되며, 인덕터를 구성하는 금속의 높은 저항으로 인해 높은 충실도를 가지기가 어려웠다.
따라서, 대부분의 인덕터들은 집적화되지 못하고 하이브리드(hybrid)하게 집적됨에 따라 가격이 상승하고 기생 성분들이 생기게 되어 설계에 어려운 점이 많았다.
상기의 문제점을 개선하기 위해 종래에는 도 1과 도 2에 도시된 바와 같이 다층 금속 배선의 인덕터를 제안하였다. 도 1과 도 2는 다층 금속 배선의 인덕터 중에서 3층 금속 배선의 나선형 인덕터이다.
도 1은 종래의 나선형 인덕터의 평면도이고, 도 2는 도1에서 금속 배선의 레이아웃도이다. 도 1을 보면, 정방형의 제2 금속 배선(6)과 제1 금속 배선(3)이 비아홀(via hole, 연결접점)(5)을 통해 연결되어 있는 상태를 보이고 있다.
도 2는 도 1의 A - A'선을 따른 단면도로서, 실리콘 기판(1) 상에 제1 절연층(2), 제1 금속 배선(3), 제2 절연층(4), 비아 홀(5), 제2 금속 배선(6), 제3 금속배선(7)이 형성되어 있음을 보여주고 있다. 그리고, 비아 홀(5)을 통해 인덕터를 구성하는 제1 금속 배선(3)과 제2 금속 배선(6)이 연결되고, 비아 홀(51)을 통해 제2 금속 배선(6)과 제3 금속 배선(7)이 연결되어 있다.
따라서, 도 1과 도 2의 인덕터는 동일한 폭을 가지는 여러층의 금속을 연결하여 금속의 두께를 두껍게 하여 사용하므로써, 충실도가 높아지도록 하였다..
그러나, 종래의 인덕터 구조는 제2 금속 배선(61)이 기판에 가깝기 때문에 기판으로의 영향이 커져서 손실이 크게 된다. 따라서, 직렬 성분을 감소시켜 충실도를 높일 수 있지만 기판으로의 기생성분 때문에 사용 가능한 주파수 대역이 낮아지고, 기판으로의 손실이 큰 문제점이 있다.
본 발명은 종래의 문제점을 해결하기 위한 것으로, 기판으로의 손실을 줄이고 또한, 인덕터 라인에 의해 발생하는 직렬 저항 손실을 최소화시키는 인덕터의 제공을 목적으로 한다.
도 1은 종래의 다층 금속 배선의 나선형 인덕터의 평면도이다.
도 2는 도 1에서 금속 배선의 레이 아웃도이다.
도 3은 본 발명의 제1 실시예에 따른 다층 금속 인덕터의 평면도이다.
도 4는 도 3에서 금속 배선의 레이 아웃도이다.
도 5는 본 발명의 제2 실시예에 따른 다층 금속 인덕터의 평면도이다.
도 6은 본 발명의 제3 실시예에 따른 다층 금속 인덕터의 평면도이다.
상기한 기술적 과제를 달성하기 위한 본 발명의 특징에 따른 다층 금속 인덕터는,
반도체 기판에 내장되며, 다수의 금속층을 사용하는 인덕터에 있어서,
반도체 기판 상의 제1 절연층에 형성되고 외부와 연결되는 제1 금속 배선;
상기 제1 절연층 상의 제2 절연층에 형성되며, 상기 제1 금속 배선과 비아 홀로 연결되어 소정의 형태를 가지는 제2 금속 배선; 및
상기 제2 금속 배선과 동일한 형태를 가지고 상기 제2 금속 배선 상에 순차적으로 적층되며, 각각이 비아 홀로 연결되어 있는 다수의 금속 배선들을 포함하며,
상기 제2 금속 배선의 폭은 상기 다수의 금속 배선들의 폭보다 좁은 것을 특징으로 한다.
상기에서, 제2 금속 배선은 각 금속의 폭을 다르게 하는 것이 바람직하며, 특히 가장 위쪽 금속층의 폭을 가장 크게 하고, 다음 금속층으로부터 폭을 점차 줄여나가는 것이 바람직하다.
이하, 첨부한 도면을 참조로 본 발명의 실시예에 따른 다층 금속 인덕터를 설명한다.
도 3은 본 발명의 실시예에 따른 다층 금속 인덕터의 평면도이다. 도 3에 도시된 본 발명의 실시예에 따른 인덕터는 3층 금속 배선의 정방형의 인덕터이다.
도 3에 도시되어 있듯이, 인덕터는 정방형의 제2 금속 배선(60)과 정방형의 제3 금속 배선(70)이 외부로부터 진행되어진 제1 금속 배선(30)과 비아홀(50, 51)에 의해 연결되어져 있다.
보다 상세히는, 제2 금속 배선(60)과 제3 금속 배선(70)은 위에서 보면 두 금속 배선이 포개져 있듯이 보이며, 비아 홀(51)에 의해 연결된다. 그리고, 제1 금속 배선(30)은 제2 금속 배선(60)과 비아 홀(50)에 의해 연결된다.
상기의 설명은 도 4에 의해 명백해진다. 도 4는 도 3에서 금속 배선의 레이 아웃도로서, 도 3의 B - B'를 따른 단면도이다.
도 4에 도시되어 있듯이, 본 발명은 실리콘 기판(10) 상에 TEOS/BPSG의 제1 절연층(20)이 형성되고, 제1 절연층(20) 위에 SiO2/SOG/SiO2구조의 제2 절연층(40)이 형성된다. 제2 절연층(40)내에는 제1 금속 배선(30)이 형성되고, 제1 금속 배선(30)과 인덕터를 형성할 제2 금속 배선(60)을 연결하기 위한 비아 홀(50)이 형성된다.
제2 절연층(40) 위에는 SiO2/SOG/SiO2구조의 제3 절연층(80)이 형성되는데, 제3 절연층(60)내에는 다수의 금속층 즉, 다수의 금속 배선이 형성되어지고, 다수의 금속 배선을 연결하기 위한 비아 홀 또는 비아 홈이 형성된다.
또한, 금속 배선 위에 금속 배선을 보호하기 위한 보호막(90)이 형성된다.
본 발명의 제1 실시예는 제1 금속 배선을 제외하면, 나선형의 제2, 제3 금속 배선을 가지는 2층 금속 배선이므로, 제2 절연층(20)에 형성된 제1 금속 배선(30)과 더불어 제3 절연층(80)에 제1 금속으로 이루어진 제2 금속 배선(60)이 형성되고, 제2 금속 배선(60) 위에 제2 금속으로 이루어진 제3 금속 배선(70)이 형성되어 보호막(90)에 의해 보호되므로써 다층 금속 인덕터를 형성한다. 그리고, 제2 금속 배선(60)과 제3 금속 배선(70)은 비아 홀(51)에 의해 연결되어 있다.
만약, 2층 금속 배선이 아닌 3층 금속 배선이면 제3 금속 배선(70)은 제3 절연층(80) 상에 형성되는 제4 절연층에 형성된다. 그리고, 제3 금속 배선(70) 상에제3 금속으로 이루어진 제4 금속 배선이 형성되어 제3 금속 배선(70)과 제4 금속 배선이 비아 홀로 연결된다.
4층 금속 배선의 경우도 상기 3층과 마찬가지로 하나의 절연층이 더 추가되어 형성되고 추가된 절연층만큼 금속 배선이 추가된다.
이하에서, 실리콘 기판(10)에 가까운 제2 금속 배선(60)쪽을 아래쪽이라고 하고, 실리콘 기판에서 먼 제3 금속 배선(70)쪽을 위쪽이라 한다.
아래쪽의 금속 배선인 제2 금속 배선(60)은 실리콘 기판(10)과의 거리가 가깝다. 이로 인해 제3 금속 배선(70)에 비해 기판에 의한 손실이 크게 되고, 이에 의해 충실도가 떨어지게 된다.
그러므로, 본 발명은 아래쪽의 제2 금속 배선(60)의 폭(w2)을 위쪽 제3 금속 배선(70)의 폭(w1)보다 좁게 하므로 기판과 금속간의 공유 면적을 줄여 원하는 주파수 대역에서 작은 직렬 저항 손실을 가지면서 기판에 의한 손실이 작아지도록 한다.
이는 도 4를 통해 알 수 있는데, 도 4의 제2 금속 배선(60)의 폭(w2)을 제3 금속 배선(70)의 폭(w1)보다 좁게 하였음을 알 수 있다.
여기서, 만약 나선형의 금속 배선이 도 4와 같이 2층이 아니라 3층 이상일 경우에는, 실리콘 기판(10)에 가까운 아래쪽 금속 배선의 폭은 위쪽 금속 배선들의 폭들에 비해 좁도록 형성한다.
그리고, 3층 이상의 금속 배선이 형성된, 아래쪽 금속 배선을 제외한 위쪽 금속 배선들은 당연히 아래쪽 금속 배선의 폭보다 넓으며, 위쪽으로 갈수록 금속배선의 폭이 점차적으로 넓어지도록 형성된다.
그러나, 경우에 따라서는, 위쪽 금속 배선들의 폭을 임의적으로 조절하여 형성할 수 있다. 즉, 위쪽 금속 배선들의 폭을 모두 동일한 크기로 할 수 있고, 또는 중간측의 금속 배선의 폭을 가장 넓게 하는 등으로 할 수 있다.
즉, 본 발명은 실리콘 기판에 영향받는 금속 배선의 폭을 다른 금속 배선의 폭보다 좁게 하면, 나머지 금속 배선들의 폭은 상황에 따라 임의적인 가변이 가능하다.
여기서, 실리콘 기판(10)에 의한 손실이 많은 제2 금속 배선을 형성하는 방법은 실리콘 기판의 전면에 2차 금속층(1차 금속층은 제1 금속 배선 형성시 이용)을 한 후 그 위에 1차 금속층을 식각 마스크로서 나선형의 형상을 가지는 인덕터 코일로서 제2 금속 배선(60)을 형성한다.
한편, 도 5에 도시된 바와 같이 본 발명은 정방형의 인덕터 이외에, 육각형의 인덕터에 적용되어 사용되어 질 수 있으며, 도 6에 도시된 바와 같은 원형의 인덕터에 적용되어 사용되어 질 수 있다.
즉, 상기 도 5와 도 6에 도시된 인덕터는 그 단면도가 도 4와 같은 형태로 이루어지게 된다.
이상에서 본 발명에 대한 기술사상을 첨부도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술분야의 통상의 지식을 가진 자라면 누구나 본 발명의 기술사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
본 발명은 다층 금속 배선의 인덕터이므로 인덕터 저항이 적고, 반도체 기판에 가까운 금속 배선의 폭을 다른 금속 배선의 폭보다 좁게 하므로, 주파수 대역에서 직렬 저항 손실이 적고, 기판으로의 손실을 저감한다.
또한, 본 발명은 저 잡음 증폭기나 전압제어 발진기나 정합 회로, 대역 통과 회로에 사용함에 있어 높은 충실도로 인해 낮은 잡음 지수나 원하지 않는 신호를 감쇄시키므로, 집적화되지 못한 부품들을 다른 회로들과 같이 집적화할 수 있어 높은 성능을 가지면서 가격의 부담을 낮출 수 있다.
Claims (4)
- 반도체 기판 상의 제1 절연층에 형성되고 외부와 연결되는 제1 금속 배선;상기 제1 절연층 상의 제2 절연층에 형성되고 나선 형태를 이루며, 상기 제1 금속 배선과 비아 홀로 연결되는 제2 금속 배선; 및상기 제2 금속 배선과 동일한 형태를 가지고 상기 제2 금속 배선 상에 순차적으로 적층되며, 각각이 비아 홀로 연결되는 하나 이상의 금속 배선을 포함하며,상기 제2 금속 배선의 폭은 상기 하나 이상의 금속 배선부의 금속 배선의 폭보다 좁은 것을 특징으로 하는 다층 금속 인덕터.
- 제1항에서,상기 하나 이상의 금속 배선의 폭은상기 제2 금속 배선과 멀어지는 금속 배선일수록 폭이 점차적으로 커지는 것을 특징으로 하는 다층 금속 인덕터.
- 제1항에서,상기 하나 이상의 금속 배선의 폭은,층마다 다르게 형성되는 것을 특징으로 하는 다층 금속 인덕터.
- 제 1항 내지 제3항 중 어느 한 항에 있어서,상기 인덕터는 정방형, 원형, 육각형 중 어느 하나의 형상으로 된 것을 특징으로 하는 다층 금속 인덕터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038011A KR100613180B1 (ko) | 2001-06-29 | 2001-06-29 | 다층 금속 인덕터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038011A KR100613180B1 (ko) | 2001-06-29 | 2001-06-29 | 다층 금속 인덕터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002416A true KR20030002416A (ko) | 2003-01-09 |
| KR100613180B1 KR100613180B1 (ko) | 2006-08-17 |
Family
ID=27712154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010038011A KR100613180B1 (ko) | 2001-06-29 | 2001-06-29 | 다층 금속 인덕터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100613180B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100904594B1 (ko) * | 2007-08-27 | 2009-06-25 | 주식회사 동부하이텍 | 반도체 소자용 인덕터 및 그 제조 방법 |
| KR101405604B1 (ko) * | 2007-11-14 | 2014-06-10 | 엘지이노텍 주식회사 | 신호 처리 장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101444708B1 (ko) | 2009-12-15 | 2014-09-26 | 한국전자통신연구원 | 인덕터 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010075974A (ko) * | 2000-01-21 | 2001-08-11 | 이서헌 | 반도체 집적회로 공정에 의한 인덕터 및 제조 방법 |
-
2001
- 2001-06-29 KR KR1020010038011A patent/KR100613180B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100904594B1 (ko) * | 2007-08-27 | 2009-06-25 | 주식회사 동부하이텍 | 반도체 소자용 인덕터 및 그 제조 방법 |
| KR101405604B1 (ko) * | 2007-11-14 | 2014-06-10 | 엘지이노텍 주식회사 | 신호 처리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100613180B1 (ko) | 2006-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7821372B2 (en) | On-chip transformer BALUN structures | |
| JP5503028B2 (ja) | 積層二重インダクタ構造 | |
| JP5373397B2 (ja) | インダクタ素子及びその製造方法並びにインダクタ素子を搭載した半導体装置 | |
| US7808358B2 (en) | Inductor and method for fabricating the same | |
| US7312685B1 (en) | Symmetrical inductor | |
| JP6222410B1 (ja) | Ｅｓｄ保護回路、差動伝送線路、コモンモードフィルタ回路、ｅｓｄ保護デバイスおよび複合デバイス | |
| JP5551480B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20110049672A1 (en) | Semiconductor device | |
| US7633368B2 (en) | On-chip inductor | |
| JPWO2008090995A1 (ja) | インダクタ | |
| US7724116B2 (en) | Symmetrical inductor | |
| JP3939112B2 (ja) | 半導体集積回路 | |
| US7312683B1 (en) | Symmetrical inductor | |
| JPH05190333A (ja) | 重層型スパイラルインダクタ | |
| KR100613180B1 (ko) | 다층 금속 인덕터 | |
| JP5090688B2 (ja) | 半導体装置 | |
| US20100133652A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2006196803A (ja) | 半導体装置 | |
| US20150340423A1 (en) | Semiconductor device having inductor | |
| US7477125B1 (en) | Symmetrical inductor device | |
| KR20140084751A (ko) | 대역 통과 필터 | |
| KR100576542B1 (ko) | 집적형 인덕터 | |
| KR19980020010A (ko) | 스피럴 인덕터의 구조 | |
| JP3954285B2 (ja) | 半導体集積回路 | |
| JP2005236033A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110729 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120730 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |