KR20030001815A - Method for Forming Fuse Layer in Semiconductor Device - Google Patents
Method for Forming Fuse Layer in Semiconductor Device Download PDFInfo
- Publication number
- KR20030001815A KR20030001815A KR1020010037602A KR20010037602A KR20030001815A KR 20030001815 A KR20030001815 A KR 20030001815A KR 1020010037602 A KR1020010037602 A KR 1020010037602A KR 20010037602 A KR20010037602 A KR 20010037602A KR 20030001815 A KR20030001815 A KR 20030001815A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- layer
- spacer
- forming
- fuse layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
Abstract
Description
본 발명은 반도체 소자에 관한 것으로 특히, 퓨즈 층 주위에 퓨즈 스페이서를 형성하여 퓨즈 층의 수분 흡착을 방지함으로써 신뢰성을 강화시킨 반도체 소자의 퓨즈 층 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method of forming a fuse layer of a semiconductor device in which reliability is enhanced by forming a fuse spacer around the fuse layer to prevent moisture absorption of the fuse layer.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 퓨즈 층 형성 방법을 설명하면 다음과 같다.Hereinafter, a method of forming a fuse layer of a conventional semiconductor device will be described with reference to the accompanying drawings.
도 1a는 종래의 퓨즈 층을 나타낸 평면도이다.1A is a plan view of a conventional fuse layer.
도 1b 및 도 1c는 도 1a의 x축 및 y축 단면도이다.1B and 1C are cross-sectional views of the x and y axes of FIG. 1A.
도 1b와 같이, 도 1a에서 형성한 퓨즈 층(12)의 선택된 퓨즈를 x축으로 자르면, 하부 산화막(11) 상에 퓨즈 층이 형성된 형태로 보인다.As shown in FIG. 1B, when the selected fuse of the fuse layer 12 formed in FIG. 1A is cut along the x-axis, the fuse layer may be formed on the lower oxide layer 11.
도 1c와 같이, y축으로 자른 단면을 보면, 실제 하부 산화막(11)에서 상기 퓨즈 층(12)이 형성된 영역이 오픈된 상태로 있고, 나머지 영역은 소자의 다른 패턴으로 형성되어 있음을 알 수 있다.As shown in FIG. 1C, the cross section taken along the y-axis shows that the region in which the fuse layer 12 is formed in the lower oxide film 11 is open, and the remaining regions are formed in different patterns of the device. have.
도 2a는 종래의 리페어 후의 퓨즈 층을 나타낸 평면도이다.2A is a plan view showing a fuse layer after a conventional repair.
도 2a와 같이, 리페어 공정을 퓨즈 층(22)에 진행할 때는 레이저를 통해 퓨즈 층(22) 중 선택된 퓨즈에 컷팅을 한다. 퓨즈 층(22) 상하부의 산화막(23)에는 틈새(crack)가 발생한다.As shown in FIG. 2A, when the repair process is performed on the fuse layer 22, the selected fuse of the fuse layer 22 is cut through the laser. Cracks occur in the oxide film 23 above and below the fuse layer 22.
이 때, 선택된 퓨즈의 인접 퓨즈는 외관상 이상이 없지만, 수분 침투의 경로를 갖는 셈이다.At this time, the adjacent fuses of the selected fuses have no abnormality in appearance, but have a path of water penetration.
도 2b는 도 2a의 y축 단면도이다.FIG. 2B is a cross-sectional view of the y-axis of FIG. 2A.
도 2b와 같이, 리페어를 통해 퓨즈 컷팅을 행하게 되면, 퓨즈 층 측면이 노출되게 된다.As shown in FIG. 2B, when the fuse is cut through the repair, the fuse layer side surface is exposed.
이 상태에서 신뢰성 검증(고온 고습의 환경에서 전기장을 인가)의 테스트를 하게 되면, 수분이 상기 틈새로 침투하여 퓨즈 층(22)이 산화되어 소실되는 결과를 초래한다.In this state, a test of reliability verification (applying an electric field in an environment of high temperature, high humidity) causes moisture to penetrate into the gap, and the fuse layer 22 is oxidized and burned out.
일반적으로 리페어용으로 사용하는 퓨즈 층은 일정한 저항을 갖지 않고, 레이저 컷팅이 용이하도록 퓨즈 층 상의 산화막 두께를 조절할 수 있는 전도층을 이용한다.In general, the fuse layer used for the repair does not have a constant resistance and uses a conductive layer that can adjust the thickness of the oxide film on the fuse layer to facilitate laser cutting.
현재 워드 라인과 비트 라인은 저항 감소를 위해 금속성 배선으로 전환되어 현재는 주로 캐패시터의 상부 전극 역할을 하는 전도층을 퓨즈 층을 사용한다.Word lines and bit lines are now converted to metallic wires to reduce resistance, and now fuse layers are used as the conductive layer, which mainly serves as the upper electrode of the capacitor.
상기 캐패시터의 유전막으로는 Ta2O5를 이용하면서 그 상부 전극은 TiN을 이용하고 있어, 종래 퓨즈 층의 물질은 TiN으로 구성된다.Ta 2 O 5 is used as the dielectric film of the capacitor and TiN is used as the upper electrode thereof, and the material of the conventional fuse layer is made of TiN.
그러나, 상기와 같은 종래의 반도체 소자의 퓨즈 층 형성 방법은 다음과 같은 문제점이 있다.However, the conventional fuse layer forming method of the semiconductor device has the following problems.
퓨즈 층은 레이저 컷팅 시 그 측면이 노출되므로 신뢰성 검증이 절대적으로 필요하다.The fuse layer is exposed on its side during laser cutting, so reliability verification is absolutely necessary.
특히, 신뢰성을 평가하는 테스트 중 고온 다습한 환경에서 전기장(Electric Field)이 인가하는 테스트에서는 상기 퓨즈 층의 노출된 측면에 산화가 일어나기때문에 TiN 층 소실이 일어난다.In particular, in a test in which an electric field is applied in a high temperature and high humidity environment during a test for evaluating reliability, the TiN layer disappears because oxidation occurs on the exposed side of the fuse layer.
즉, 레이저를 통해 퓨즈 층 컷팅 시 실제 블로윙(Blowing)이 일어나지 않은 영역임에도 불구하고, 상기 컷팅 면 측면에 틈새(crack)가 발생하기 때문에, 이 틈새로 수분이 침투하여 TiN을 산화시키는 것이다.That is, despite the fact that the blow layer does not actually blow when cutting the fuse layer, a crack occurs in the side of the cutting surface, so that moisture penetrates into the gap to oxidize TiN.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 퓨즈 층 주위에 퓨스 스페이서를 형성하거나 배선 공정을 완료하지 않고 테스트 및 리페어를 진행한 후 다시 절연막을 증착하여 수분 흡착을 방지함으로써 신뢰성을 강화시킨 반도체 소자의 퓨즈 층 형성 방법을 제공하는 데, 그 목적이 있다.The present invention has been made in order to solve the above-mentioned problems, and after the test and repair without forming a fuse spacer around the fuse layer or completing the wiring process, the insulating film is deposited again to prevent moisture adsorption, thereby enhancing reliability. SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a fuse layer of a semiconductor device.
도 1a는 종래의 퓨즈 층을 나타낸 평면도1A is a plan view showing a conventional fuse layer
도 1b 및 도 1c는 도 1a의 x축 및 y축 단면도1B and 1C are cross-sectional views of the x and y axes of FIG. 1A.
도 2a는 종래의 리페어 후의 퓨즈 층을 나타낸 평면도2A is a plan view showing a fuse layer after a conventional repair
도 2b는 도 2a의 y축 단면도FIG. 2B is a cross-sectional view of the y-axis of FIG. 2A
도 3은 본 발명의 퓨즈 및 퓨즈 스페이서를 나타낸 x축 단면도3 is a cross-sectional view of the x-axis showing the fuse and the fuse spacer of the present invention.
도 4는 본 발명의 리페어 후 증착한 산화막을 나타낸 y축 단면도4 is a cross-sectional view of the y-axis showing an oxide film deposited after the repair of the present invention.
도 5는 도 4의 산화막 증착 후 식각면을 나타낸 y축 단면도FIG. 5 is a cross-sectional view of the y-axis of an etching surface after deposition of the oxide film of FIG. 4.
도면의 주요 부분에 대한 부호 설명Explanation of symbols for the main parts of drawings
31 : 퓨즈 32 : 퓨즈 스페이서31: fuse 32: fuse spacer
41 : 하부 산화막 42 : 퓨즈 층41: lower oxide film 42: fuse layer
43 : 내부 절연막 44 : 산화막43 internal insulating film 44 oxide film
51 : 하부 산화막 52 : 퓨즈 층51: lower oxide film 52: fuse layer
53 : 내부 절연막 54 : 퓨즈 스페이서53 internal insulating film 54 fuse spacer
상기와 같은 목적을 달성하기 위한 본 발명의 퓨즈 층 형성 방법의 제 1 실시례는 반도체 소자의 리페어 형성용 퓨즈 층 형성에 있어서, 기판 상에 금속 배선 공정을 완료한 후 내부 절연막을 증착하는 단계와, 상기 내부 절연막을 선택적으로 제거하여 퓨즈 영역 및 본딩 패드 영역을 노출시키는 단계와, 상기 퓨즈 영역에 테스트 및 리페어 공정을 진행하는 단계와, 상기 노출된 퓨즈 영역을 포함한 기판 전면에 절연막을 고른 두께로 증착하여 퓨즈 스페이서를 형성하는 단계를 포함하여 이루어짐을 특징으로 하며, 본 발명의 퓨즈 층 형성 방법의 제 2 실시례는 반도체 소자의 리페어 형성용 퓨즈 층 형성에 있어서, 기판 상에 퓨즈 층을 형성을 완료한 후, 상기 퓨즈 층을 포함하는 기판 전면에 절연막을 증착하는 단계와, 상기 절연막을 선택적으로 제거하여 퓨즈 층 측벽에 퓨즈 스페이서를 형성하는 단계와, 상기 퓨즈 층 및 퓨즈 스페이서를 포함한 기판 전면에 내부 절연막 및 보호막을 증착하는 단계와, 테스트 및 리페어 공정을 진행하는 단계를 포함하여 이루어짐을 특징으로 한다.The first embodiment of the fuse layer forming method of the present invention for achieving the above object is the step of depositing an internal insulating film after completing a metal wiring process on the substrate in forming a fuse layer for the repair of the semiconductor device; Selectively removing the internal insulating film to expose the fuse area and the bonding pad area, performing a test and repair process on the fuse area, and insulating the insulating film on the entire surface of the substrate including the exposed fuse area. And depositing a fuse spacer to form a fuse spacer. The second embodiment of the method of forming a fuse layer according to the present invention includes forming a fuse layer on a substrate in forming a fuse layer for repairing a semiconductor device. After completion, depositing an insulating film on the entire surface of the substrate including the fuse layer, selectively removing the insulating film Forming a fuse spacer on the sidewall of the fuse layer, depositing an internal insulating film and a protective film on the entire surface of the substrate including the fuse layer and the fuse spacer, and performing a test and repair process. .
본 발명의 반도체 소자의 퓨즈 층 형성 방법은 반도체 소자의 리페어를 위한 퓨즈 층 형성에 있어서, 퓨즈 층을 형성하면서 퓨즈 층이 노출되지 않도록 그 측면에 퓨즈 스페이서를 형성하는 것이다.In the method of forming a fuse layer of a semiconductor device of the present invention, in forming a fuse layer for repairing a semiconductor device, a fuse spacer is formed on a side thereof so that the fuse layer is not exposed while the fuse layer is formed.
도 3은 본 발명의 퓨즈 및 퓨즈 스페이서를 나타낸 x축 단면도이다.Figure 3 is a cross-sectional view of the x-axis showing the fuse and the fuse spacer of the present invention.
이는 도 3과 같이 구현되며 상기 퓨즈 스페이서(32)로 사용하는 물질은 절연막으로서, 산화막 또는 질화막이다.This is implemented as shown in FIG. 3, and the material used as the fuse spacer 32 is an insulating film, which is an oxide film or a nitride film.
도 3과 같이, 퓨즈(31) 측면에 구현된 퓨즈 스페이서(32)는 고온 고습의 환경에서 전기장을 인가하는 신뢰성 검증 테스트에서도 측면으로 침투되는 수분을 막는 역할을 하게 되어, 반도체 소자의 신뢰성을 확보할 수 있다.As shown in FIG. 3, the fuse spacer 32 implemented on the side of the fuse 31 serves to prevent moisture from penetrating into the side even in a reliability verification test for applying an electric field in an environment of high temperature and high humidity, thereby ensuring reliability of a semiconductor device. can do.
본 발명의 실시례로 이하 두 가지를 설명하는 데, 제 1 실시례는 상기 퓨즈 스페이서를 금속 배선 공정을 완료하고 이어, 리페어 공정을 진행한 후 퓨즈 스페이서를 형성함을 특징으로 하고, 제 2 실시례는 퓨즈 층을 형성한 후, 바로 상기 퓨즈 층 상에 절연막을 증착하고 이를 선택적으로 식각하여 퓨즈 스페이서를 형성함을 특징으로 하는 것이다.In the embodiment of the present invention, two things will be described below. The first embodiment is characterized in that the fuse spacer is formed after the metal wiring process is completed and the repair process is performed. For example, after forming the fuse layer, an insulating film is deposited on the fuse layer and selectively etched to form a fuse spacer.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 퓨즈 층 형성 방법의 제 1 실시례를 상세히 설명하면 다음과 같다.Hereinafter, a first embodiment of a fuse layer forming method of a semiconductor device of the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명의 리페어 후 증착한 산화막을 나타낸 y축 단면도이다.4 is a cross-sectional view of the y-axis showing an oxide film deposited after the repair of the present invention.
기판 상에 증착된 하부 산화막(41) 상에 금속 배선 공정을 완료한 후 내부절연막(43)을 증착한다.After the metallization process is completed on the lower oxide layer 41 deposited on the substrate, the internal insulating layer 43 is deposited.
상기 내부 절연막(43)을 선택적으로 제거하여 상기 금속 배선의 퓨즈 영역(42) 및 본딩 패드 영역을 노출시킨다. 이와 같이, 리페어를 위해서 별도의 퓨즈 층을 마련하는 것이 아니라 금속 배선을 형성하면서, 배선으로 사용되지 않은 금속을 패터닝함으로써 퓨즈 층(42)을 형성한다. 이 공정은 금속 배선 형성 공정에서 동시에 이루어진다.The internal insulating layer 43 is selectively removed to expose the fuse region 42 and the bonding pad region of the metal line. In this manner, the fuse layer 42 is formed by patterning a metal not used as the wiring while forming a metal wiring, instead of providing a separate fuse layer for repair. This process is performed simultaneously in the metal wiring formation process.
상기 퓨즈 영역(42)에 테스트 및 리페어 공정을 진행한다.A test and repair process is performed on the fuse region 42.
도 4와 같이, 상기 노출된 퓨즈 영역(42)을 포함한 하부 산화막 전면에 절연막(44)을 고른 두께로 증착한다.As shown in FIG. 4, an insulating layer 44 is deposited on the entire surface of the lower oxide layer including the exposed fuse region 42 with an even thickness.
도 4와 같이, 상기 하부 산화막 전면에 절연막(44)을 증착한 후 바로 상기 절연막(44)에 보호막(Passivation)(도면에는 도시하지 않음)을 증착함으로써 공정을 완료한다.As shown in FIG. 4, the process is completed by depositing a passivation film (not shown) on the insulating film 44 immediately after depositing the insulating film 44 over the lower oxide film.
도 5는 도 4의 산화막 증착 후 식각면을 나타낸 y축 단면도이다.FIG. 5 is a cross-sectional view of the y-axis of an etching surface after deposition of the oxide film of FIG. 4.
도 5와 같이, 도 4와 같이 고르게 증착된 상기 절연막(44)을 에치 백하여 상기 퓨즈 층의 측벽을 제외한 영역은 모두 제거하는 공정을 추가함으로써 퓨즈 스페이서(54)를 형성한다.As shown in FIG. 5, the fuse spacer 54 is formed by etching back the insulating layer 44 evenly deposited as shown in FIG. 4 to remove all regions except the sidewalls of the fuse layer.
도 4의 공정까지 진행하고, 보호막을 증착하여 공정을 완료하기도 하고, 도 5의 공정, 상기 절연막의 즉 에치 백 공정을 추가하여 공정을 완료하기도 한다.The process may proceed to the process of FIG. 4, and the process may be completed by depositing a protective film, or the process may be completed by adding the process of FIG. 5, that is, the etch back process.
본 발명의 제 1 실시례에서 형성한 퓨즈 스페이서는 배선 공정을 완료하고 리페어 공정을 진행한 후에 형성하는 방법에 관해 기술한 것으로, 상기 퓨즈 스페이서를 형성한 후에는 노출된 영역 및 내부 절연막을 포함한 전면에 보호막(Passivation)을 증착한 후, 공정을 완료한다.The fuse spacer formed in the first embodiment of the present invention has been described with reference to a method of forming the fuse spacer after the wiring process is completed and the repair process. After the fuse spacer is formed, the entire surface including the exposed region and the internal insulating layer is formed. After the deposition of a passivation film (Passivation), the process is completed.
이하, 본 발명의 반도체 소자의 퓨즈 층 형성 방법의 제 2 실시례를 상세히 설명하면 다음과 같다.Hereinafter, a second embodiment of the fuse layer forming method of the semiconductor device of the present invention will be described in detail.
본 발명의 제 2 실시례에 해당되는 도면을 특별히 도시하지 않았지만, 퓨즈 층 형성 후 바로 절연막을 증착하고 이를 패터닝하여 퓨즈 스페이서를 형성한 모습은 도 3과 같다. 또한, 실제 공정을 완료한 후 단면도도 도 5와 유사하다.Although not particularly shown in the drawings corresponding to the second embodiment of the present invention, the formation of the fuse spacer by depositing and patterning the insulating film immediately after the fuse layer is formed as shown in FIG. In addition, the cross-sectional view after completing the actual process is similar to FIG.
먼저, 하부 산화막 상에 퓨즈 층을 형성을 완료하고, 상기 퓨즈 층을 포함하는 하부 산화막 전면에 절연막을 증착한다.First, a fuse layer is formed on the lower oxide film, and an insulating film is deposited on the entire lower oxide film including the fuse layer.
상기 절연막을 선택적으로 제거하여 퓨즈 층 측벽에 퓨즈 스페이서를 형성한다.The insulating layer is selectively removed to form a fuse spacer on sidewalls of the fuse layer.
상기 퓨즈 층 및 퓨즈 스페이서를 포함한 하부 산화막 전면에 내부 절연막을 증착한다.An internal insulating film is deposited on the entire lower oxide film including the fuse layer and the fuse spacer.
테스트 및 리페어 공정을 진행한 후, 노출된 영역 및 내부 절연막을 포함한 전면에 보호막을 증착하여 공정을 완료한다.After the test and repair process, a protective film is deposited on the entire surface including the exposed region and the internal insulating film to complete the process.
상기와 같은 본 발명의 반도체 소자의 퓨즈 층 형성 방법은 다음과 같은 효과가 있다.The fuse layer forming method of the semiconductor device of the present invention as described above has the following effects.
첫째, 퓨즈 층 측면에 여러 가지 방법으로 퓨즈 스페이서를 형성함으로써, 신뢰성 검증 테스트에서 안정적인 상태를 유지하여 반도체 소자의 신뢰성을 향상시킬 수 있다.First, by forming a fuse spacer in various ways on the side of the fuse layer, it is possible to maintain a stable state in the reliability verification test to improve the reliability of the semiconductor device.
둘째, 반도체 기억 소자에서 필수적인 리페어 퓨즈의 안정적인 동작 특성을 확보함으로써, 수율 향상을 기대할 수 있다.Second, the yield improvement can be expected by securing stable operating characteristics of the repair fuse, which is essential in the semiconductor memory device.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010037602A KR20030001815A (en) | 2001-06-28 | 2001-06-28 | Method for Forming Fuse Layer in Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010037602A KR20030001815A (en) | 2001-06-28 | 2001-06-28 | Method for Forming Fuse Layer in Semiconductor Device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030001815A true KR20030001815A (en) | 2003-01-08 |
Family
ID=27711865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010037602A KR20030001815A (en) | 2001-06-28 | 2001-06-28 | Method for Forming Fuse Layer in Semiconductor Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030001815A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100735023B1 (en) * | 2005-11-09 | 2007-07-03 | 삼성전자주식회사 | Semiconductor device having a fuse and fabrication method thereof |
-
2001
- 2001-06-28 KR KR1020010037602A patent/KR20030001815A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100735023B1 (en) * | 2005-11-09 | 2007-07-03 | 삼성전자주식회사 | Semiconductor device having a fuse and fabrication method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100745910B1 (en) | Method for forming fuse of semiconductor device | |
| JP2004296905A (en) | Semiconductor device | |
| JP2002313835A (en) | Bonding pad, semiconductor device and method for wire bonding | |
| US7785935B2 (en) | Manufacturing method for forming an integrated circuit device and corresponding integrated circuit device | |
| JPH0945782A (en) | Semiconductor device having redundancy means, and its manufacture | |
| KR20030001815A (en) | Method for Forming Fuse Layer in Semiconductor Device | |
| KR20000035223A (en) | Fuse layout for improved fuse blow process window | |
| JP2002203902A (en) | Process of treating optimized metallic fuse | |
| KR100399062B1 (en) | Fuse structure in semiconductor device and method of fabricating the same | |
| KR101055857B1 (en) | Method for manufacturing a semiconductor device having a fuse and a pad | |
| KR100524969B1 (en) | Method of manufacturing semiconductor device including 2-step etching for forming fuse cutting hole | |
| US20050205965A1 (en) | Semiconductor device having a fuse including an aluminum layer | |
| KR100356791B1 (en) | Method for forming fuse of semiconductor device | |
| KR0165172B1 (en) | Removing method of multi-level insulating film for semiconductor device repair | |
| KR100702312B1 (en) | Fuse box of semiconductor devices and Method for forming the same | |
| KR100929627B1 (en) | Fuse box of semiconductor device and forming method thereof | |
| KR100792442B1 (en) | Semiconductor device having fuse pattern and method for fabricating the same | |
| KR20020001019A (en) | Method of fabricating semiconductor device with fuse | |
| KR19980054328A (en) | Method of forming guard ring in semiconductor device | |
| KR100574475B1 (en) | Anti-Fuse Formation Method Using Metal Oxide Layer | |
| JPH0350756A (en) | Manufacture of semiconductor integrated circuit | |
| KR100833588B1 (en) | Method of manufacturing semiconductor device | |
| KR100861305B1 (en) | Method of manufacturing semiconductor device | |
| KR19980048793A (en) | Method for Cutting Unoperated Cell Fuse of Semiconductor Device | |
| JP2005019619A (en) | Semiconductor device with fuse and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |