KR20030000220A

KR20030000220A - Method for forming the Anti fuse of semiconductor device

Info

Publication number: KR20030000220A
Application number: KR1020010035895A
Authority: KR
Inventors: 강대인; 홍형선
Original assignee: 주식회사 하이닉스반도체
Priority date: 2001-06-22
Filing date: 2001-06-22
Publication date: 2003-01-06

Abstract

PURPOSE: A method for fabricating an anti fuse of a semiconductor device is provided to reduce a recovery phenomenon in which both ends of the anti-fuse are electrically disconnected even after the anti-fuse is broken, by performing an ion implantation process using P, As, or Sb ions on a region to be used as a fuse. CONSTITUTION: An interlayer dielectric(11) is thinly deposited on a substrate(10) having a predetermined underlying structure. A positive resist pattern is formed on the interlayer dielectric. An ion implantation process using the positive resist as a mask is performed to form an ionized substrate(12). A conductive layer(14) is deposited on the interlayer dielectric. A negative resist layer is deposited to eliminate a region except the fuse of the conductive layer and the interlayer dielectric. The conductive layer and the interlayer dielectric in a region except the fuse are dry-etched by using the negative resist layer. A metal-1 contact(16) is formed on the interlayer dielectric.

Description

Method for forming the anti fuse of semiconductor device

본 발명은 퓨즈로 사용될 영역에 원자량이 큰 p, AS, Sb등을 이용하여 이온 주입을 실시하여 기판의 일부를 손상시켜 안티 퓨즈의 동작시 파괴 전압을 낮춤으로써, 퓨즈가 형성되는 면적을 감소시켜 반도체 소자의 고집적화가 가능하게 하고 패키지 후에도 리페어 공정이 가능하게 하며, 안티 퓨즈의 파괴 후에도 안티 퓨즈의 양단이 다시 전기적으로 단절되는 리커버리 현상을 감소시킬 수 있어 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 안티퓨즈 형성 방법에 관한 것이다.According to the present invention, ion implantation is performed using p, AS, Sb, etc. having a large atomic weight in a region to be used as a fuse to damage a part of the substrate, thereby lowering the breakdown voltage during the operation of the anti-fuse, thereby reducing the area in which the fuse is formed. It enables high integration of semiconductor devices, enables repair process even after package, and reduces the recovery phenomenon in which both ends of the anti-fuse are electrically disconnected again after the breakdown of the anti-fuse, thereby improving the characteristics and reliability of the semiconductor device. A method for forming an antifuse of a semiconductor device.

일반적으로 수많은 미세 셀(cell) 중 한 개라도 결함이 있다면 DRAM 및 SRAM의 반도체 메모리 소자는 제구실을 하지 못하게 되어 불량품으로 처리된다. 하지만 반도체 메모리 소자의 집적도가 증가함에 따라 확률적으로 소량의 셀에만 발생할 확률이 높은데도 불구하고, 이를 불량품으로 폐기한다는 것은 수율을 낮추는 비효율적인 처리 방식이다.In general, if any one of the many fine cells is defective, the semiconductor memory devices of the DRAM and the SRAM will not be able to serve as a defective part and will be treated as defective. However, although the probability of occurrence of only a small number of cells is increased as the degree of integration of semiconductor memory devices increases, discarding it as a defective product is an inefficient treatment method that lowers the yield.

따라서, DRAM 및 SRAM 등의 반도체 메모리 소자 내에 미리 예비 메모리 셀을 설치해 두고서 그 예비 메모리 셀을 이용하여 불량 셀을 대체시킴으로써 수율을 높이는 리던던시 방식을 채용하게 되었다.Accordingly, a redundancy scheme is adopted in which a yield memory is increased by preliminarily providing spare memory cells in semiconductor memory devices such as DRAM and SRAM, and replacing defective cells using the spare memory cells.

이러한 리던던시 방식에서 메모리 소자의 불량 셀을 행(row)과 열(column)로 대체할 때, 반도체 집적회로의 옵션(option)처리를 할 때, 또는 집적회로 내의 단위 소자를 미세 조정할 때 퓨즈를 이용할 수 있다.In such a redundancy method, fuses may be used to replace defective cells of a memory device with rows and columns, to process semiconductor integrated circuits, or to fine-tune unit devices in the integrated circuits. Can be.

일반적으로 사용되는 퓨즈의 방식으로는 금속 퓨즈를 만들어 큰 전류를 흘려 퓨즈를 끊는 방법과, 금속 또는 다결정 실리콘 퓨즈를 만들어 레이저를 이용하여 퓨즈를 끊는 방식, 그리고 절연체를 통한 터널링 전자로 플로팅 게이트를 차지(charge)시키는 플로팅 게이트 방식이 있다.Commonly used fuses are made of metal fuses to blow large currents, blown metals or polycrystalline silicon fuses to blow fuses, and tunneling electrons through insulators to occupy floating gates. There is a floating gate method for charging.

또한, 상기와 같은 퓨즈는 리페어 공정 시 장비에 소모되는 비용이 많고, 패키지(pakage)이후에는 리페어가 불가능하기 때문에 백 엔드(back end) 수율이 저하되는 문제점이 있어서 이와 같은 문제점을 해결하기 위하여 안티퓨즈를 사용하여 패키지 후에도 리페어가 가능하게 하였다.In addition, such a fuse has a high cost of equipment during the repair process, and since the repair is impossible after the package, the back end yield is deteriorated. Repair was also possible after the package using a fuse.

이러한 안티퓨즈는 DRAM의 메모리 셀 구성에 사용하는 캐패시터의 절연막을 그대로 사용하고, 이 절연막이 손상될 수 있도록 전압을 가해주는 방식을 사용해 안티퓨즈를 구성하는 것으로, 절연막을 손상시키기 위해서는 본래의 유전체막의 파괴 전압 이상의 높은 전압을 인가해야 하기 때문에 회로 설계 시 면적을 많이 차지하고 회로가 복잡해지는 문제점이 있다.This anti-fuse uses an insulating film of a capacitor used in the DRAM memory cell configuration as it is, and forms an anti-fuse by applying a voltage so that the insulating film can be damaged. Since a voltage higher than the breakdown voltage must be applied, the circuit design takes up a lot of area and the circuit becomes complicated.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 퓨즈로 사용될 영역에 원자량이 큰 p, AS, Sb등을 이용하여 이온 주입을 실시하여 기판의 일부를 손상시켜 안티 퓨즈의 동작시 파괴 전압을 낮춤으로써, 퓨즈가 형성되는 면적을 감소시켜 반도체 소자의 고집적화가 가능하게 하고 패키지 후에도 리페어 공정이 가능하게 하며, 안티 퓨즈의 파괴 후에도 안티 퓨즈의 양단이 다시 전기적으로 단절되는 리커버리 현상을 감소시킬 수 있어 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 안티 퓨즈 형성 방법을 제공하는 것이다.The present invention was created to solve the above problems, and an object of the present invention is to carry out ion implantation using p, AS, Sb, etc. having a large atomic weight in a region to be used as a fuse to damage a part of a substrate to prevent an anti-fuse By lowering the breakdown voltage during the operation, the area in which the fuse is formed can be reduced to enable high integration of semiconductor devices, and a repair process can be performed after the package. The present invention provides a method for forming an anti-fuse of a semiconductor device, which can reduce a phenomenon and improve characteristics and reliability of the semiconductor device.

도1a 내지 도1e는 본 발명의 실시 예에 따른 반도체 소자의 안티퓨즈 형성 방법을 설명하기 위한 단면도들이다.1A to 1E are cross-sectional views illustrating a method of forming an antifuse of a semiconductor device according to an embodiment of the present invention.

- 도면의 주요부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawings-

10 : 기판 11 : 층간 절연막10 substrate 11 interlayer insulating film

12 : 이온화된 기판 13 : 포지티브 레지스트12 ionized substrate 13 positive resist

14 : 도전층 15 : 네거티브 레지스트14 conductive layer 15 negative resist

16 : 메탈-1 콘택16: Metal-1 contact

상기와 같은 목적을 실현하기 위한 본 발명은 반도체 소자의 안티퓨즈 형성방법에 관한 것으로, 소정의 하부 구조가 형성된 기판 상부에 층간 절연막을 얇게 증착하는 단계와, 상기 층간 절연막 상부에 포지티브 레지스트 패턴을 형성하는 단계와, 상기 포지티브 레지스트를 마스크로 이온 주입을 통해 이온화된 기판을 형성 하는 단계와, 상기 층간 절연막 상부에 도전층을 증착하는 단계와, 상기 도전층 및 층간 절연막의 퓨즈 이외의 영역을 제거하기 위한 네거티브 레지스트를 증착 하는 단계와, 상기 네거티브 레지스트를 이용하여 퓨즈 이외 영역의 도전층 및 층간 절연막을 건식 식각을 통해 제거하는 단계와, 상기 층간절연막 상부에 후 메탈-1 콘택을 형성 하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 안티퓨즈 형성 방법에 관한 것이다.The present invention for achieving the above object relates to a method for forming an anti-fuse of a semiconductor device, the step of depositing a thin interlayer insulating film on the substrate formed with a predetermined lower structure, and forming a positive resist pattern on the interlayer insulating film Forming an ionized substrate through ion implantation using the positive resist as a mask, depositing a conductive layer over the interlayer insulating film, and removing regions other than fuses of the conductive layer and the interlayer insulating film. Depositing a negative resist for removing the conductive layer; and removing the conductive layer and the interlayer insulating layer in the non-fuse region by dry etching using the negative resist, and forming a post-metal-1 contact on the interlayer insulating layer. The anti-fuse forming method of a semiconductor device characterized in that .

이때, 상기 이온 주입시 사용되는 도펀트는 P, AS, Sb중 어느 하나를 사용하고, 상기 층간 절연막으로는 텅스텐 나이트라이드, 나이트라이드 열산화막, TaON중 어느 하나 사용하는 것을 특징으로 한다.At this time, the dopant used in the ion implantation is any one of P, AS, Sb, and the interlayer insulating film is characterized in that any one of tungsten nitride, nitride thermal oxide film, TaON.

또한, 상기 도전층으로는 폴리실리콘 또는 텅스텐을 사용하는 것을 특징으로 한다.In addition, polysilicon or tungsten is used as the conductive layer.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. In addition, the present embodiment is not intended to limit the scope of the present invention, but is presented by way of example only and the same parts as in the conventional configuration using the same reference numerals and names.

도1a 내지 도1e는 본 발명의 실시 예에 따른 반도체 소자의 안티퓨즈 형성방법을 설명하기 위한 단면도들이다.1A to 1E are cross-sectional views illustrating a method of forming an antifuse of a semiconductor device according to an embodiment of the present invention.

도1a에 도시된 바와 같이 소정의 하부 구조가 형성된 기판(10) 상부에 텅스텐 나이트라이드, TaON, 또는 나이트 라이드, 열산화막 등의 층간 절연막(11)을 얇게 증착한 후 포지티브 레지스트(13)를 마스크로 원자량이 큰 P, AS, Sb등의 도펀트를 이용하여 이온화된 기판(12)을 형성한다.As shown in FIG. 1A, a thin layer of an interlayer insulating film 11, such as tungsten nitride, TaON, or nitride or thermal oxide, is deposited on the substrate 10 on which the predetermined lower structure is formed, and then the positive resist 13 is masked. The ionized substrate 12 is formed by using dopants such as P, AS, and Sb having a large atomic weight.

다음으로, 도1b에 도시된 바와 같이 층간 절연막(11) 상부에 폴리실리콘 또는 텅스텐등의 도전층(14)을 증착한 후 도1c에 도시된 바와 같이 퓨즈 이외의 영역(A)을 도전층(14) 및 층간 절연막(11)을 제거하기 위한 네거티브 레지스트(15)를 증착 한다.Next, as shown in FIG. 1B, a conductive layer 14 such as polysilicon or tungsten is deposited on the interlayer insulating film 11, and then, as shown in FIG. 14 and a negative resist 15 for removing the interlayer insulating film 11 are deposited.

이어서 도1d에 도시된 바와 같이 네거티브 레지스트(15)를 이용하여 A 영역의 도전층(14) 및 층간 절연막(11)을 건식 식각을 통해 제거한 후 메탈-1 콘택(16)을 형성한다.Subsequently, as shown in FIG. 1D, the conductive layer 14 and the interlayer insulating layer 11 in the A region are removed by dry etching using the negative resist 15, and then the metal-1 contact 16 is formed.

이와 같이 본 발명은 원자량이 큰 P, AS, Sb등의 도펀트를 이용하여 기판을 이온화하여 안티 퓨즈로 사용될 절연막을 이온에 의해 손상 받은 상태로 존재하게 하게 함으로써 안티 퓨즈 동작시에 순수한 절연막의 파괴 전압보다 낮은 전압에서 파괴 전압을 발생할 수 있고 절연막 파괴 후에도 안티 퓨즈의 양단이 다시 전기적으로 단절되어 버리는 리커버리 현상을 줄일 수 있다.As described above, the present invention ionizes a substrate using a dopant such as P, AS, or Sb having a large atomic weight, so that an insulating film to be used as an anti-fuse exists in a state damaged by ions, thereby preventing a breakdown voltage of the pure insulating film during anti-fuse operation. A breakdown voltage may be generated at a lower voltage, and a recovery phenomenon in which both ends of the anti-fuse are electrically disconnected again after the breakdown of the insulating layer may be reduced.

상기한 바와 같이 본 발명은 퓨즈로 사용될 영역에 원자량이 큰 p, AS, Sb등을 이용하여 이온 주입을 실시하여 기판의 일부를 손상시켜 안티 퓨즈의 동작시 파괴 전압을 낮춤으로써, 퓨즈가 형성되는 면적을 감소시켜 반도체 소자의 고집적화가 가능하게 하고 패키지 후에도 리페어 공정이 가능하게 하며, 안티 퓨즈의 파괴 후에도 안티 퓨즈의 양단이 다시 전기적으로 단절되는 리커버리 현상을 감소시킬 수 있어 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있는 이점이 있다.As described above, according to the present invention, a fuse is formed by performing ion implantation using p, AS, Sb, etc. having a large atomic weight in a region to be used as a fuse, thereby damaging a part of the substrate to lower the breakdown voltage during the operation of the anti-fuse. Reduced area enables high integration of semiconductor devices, enables repair processes even after packaging, and reduces the recovery phenomenon in which both ends of the anti-fuse are electrically disconnected again after the breakdown of the anti-fuse, thereby reducing the characteristics and reliability of the semiconductor device. There is an advantage that can be improved.

Claims

In the method of forming an anti-fuse of a semiconductor device,

Thinly depositing an interlayer insulating film on the substrate on which the predetermined lower structure is formed;

Forming a positive resist pattern on the interlayer insulating film;

Forming an ionized substrate through ion implantation using the positive resist as a mask;

Depositing a conductive layer on the interlayer insulating film;

Depositing a negative resist for removing regions other than fuses of the conductive layer and the interlayer insulating film;

Removing the conductive layer and the interlayer insulating layer in a region other than the fuse by dry etching using the negative resist;

Forming a post-metal-1 contact on the interlayer insulating layer;

Antifuse forming method of a semiconductor device comprising a.

The method of claim 1, wherein the dopant used in the ion implantation is any one of P, AS, and Sb.

The method of claim 1, wherein tungsten nitride, nitride thermal oxide film, or TaON is used as the interlayer insulating film.

The method of claim 1, wherein polysilicon or tungsten is used as the conductive layer.