KR100416836B1

KR100416836B1 - Method for forming the Anti fuse of semiconductor device

Info

Publication number: KR100416836B1
Application number: KR10-2001-0016852A
Authority: KR
Inventors: 김을락
Original assignee: 주식회사 하이닉스반도체
Priority date: 2001-03-30
Filing date: 2001-03-30
Publication date: 2004-02-05
Also published as: KR20020076749A

Abstract

본 발명은 반도체 소자의 안티퓨즈 형성 방법에 관한 것으로서, 유전체막을 사용하는 DRAM 제조 방식에서 셀 영역과 주변 회로 영역이 형성된 반도체 기판 상부에 안티퓨즈로 사용되는 캐패시터의 상부 전극을 이중 구조로 형성하고, 메탈 콘택 감광막 패턴을 이용하여 상부 전극의 상부층을 식각 하여 상부 전극의 하부층을 노출시켜 메탈 콘택홀을 형성하고, 메탈 콘택홀이 형성된 결과물 전면에 이온 주입을 실시하여, 안티퓨즈 소자로 사용되는 하부 전극의 유전체 막에 이온을 주입하여 안티퓨즈의 파괴전압을 낮춤으로써 퓨즈가 형성되는 면적을 감소시켜 반도체 소자의 고집적화가 가능하게 하고 패키지 후에도 리페어 공정이 가능하게 하는 반도체 소자의 안티퓨즈 형성 방법에 관한 것이다.The present invention relates to a method for forming an anti-fuse of a semiconductor device, and in the DRAM manufacturing method using a dielectric film, the upper electrode of the capacitor used as an anti-fuse on the semiconductor substrate on which the cell region and the peripheral circuit region is formed in a double structure, The upper layer of the upper electrode is etched using the metal contact photoresist pattern to expose the lower layer of the upper electrode to form a metal contact hole, and ion implantation is performed on the entire surface of the resultant metal contact hole, thereby forming the lower electrode used as an antifuse device. The present invention relates to a method for forming an anti-fuse of a semiconductor device in which ionization is implanted into the dielectric film to lower the breakdown voltage of the anti-fuse, thereby reducing the area in which the fuse is formed, thereby enabling high integration of the semiconductor device, and enabling a repair process even after the package. .

Description

Method for forming the anti fuse of semiconductor device

본 발명은 반도체소자의 안티퓨즈 형성 방법에 관한 것으로서, 셀 영역과 주변 회로 영역이 형성된 반도체 기판 상부에 안티퓨즈로 사용되는 캐패시터의 상부전극을 이중 구조로 형성하고, 메탈 콘택 감광막 패턴을 이용하여 상부 전극의 상부층을 식각 하여 상부 전극의 하부층을 노출시켜 메탈 콘택홀을 형성하고, 메탈 콘택홀이 형성된 결과물 전면에 이온 주입을 실시하여 안티 퓨즈(Anti-fuse)소자로 사용되는 유전체막에 이온을 주입시킴으로써 안티퓨즈의 파괴 전압을 낮추도록 하는 반도체 소자의 안티 퓨즈 형성 방법에 관한 것이다.The present invention relates to a method for forming an anti-fuse of a semiconductor device, wherein an upper electrode of a capacitor used as an anti-fuse is formed in a double structure on a semiconductor substrate on which a cell region and a peripheral circuit region are formed, and an upper portion is formed by using a metal contact photoresist pattern. The upper layer of the electrode is etched to expose the lower layer of the upper electrode to form a metal contact hole, and ion implantation is performed on the entire surface of the resultant metal contact hole to implant ions into the dielectric film used as an anti-fuse device. The present invention relates to a method for forming an anti-fuse of a semiconductor device by lowering the breakdown voltage of the anti-fuse.

일반적으로 수많은 미세 셀(cell) 중 한 개라도 결함이 있다면 DRAM 및 SRAM의 반도체 메모리 소자는 제구실을 하지 못하게 되어 불량품으로 처리된다. 하지만 반도체 메모리 소자의 집적도가 증가함에 따라 확률적으로 소량의 셀에만 발생할 확률이 높은데도 불구하고, 이를 불량품으로 폐기한다는 것은 수율을 낮추는 비효율적인 처리 방식이다.In general, if any one of the many fine cells is defective, the semiconductor memory devices of the DRAM and the SRAM will not be able to serve as a defective part and will be treated as defective. However, although the probability of occurrence of only a small number of cells is increased as the degree of integration of semiconductor memory devices increases, discarding it as a defective product is an inefficient treatment method that lowers the yield.

따라서, DRAM 및 SRAM 등의 반도체 메모리 소자 내에 미리 예비 메모리 셀을 설치해 두고서 그 예비 메모리 셀을 이용하여 불량 셀을 대체시킴으로써 수율을 높이는 리던던시 방식을 채용하게 되었다.Accordingly, a redundancy scheme is adopted in which a yield memory is increased by preliminarily providing spare memory cells in semiconductor memory devices such as DRAM and SRAM, and replacing defective cells using the spare memory cells.

이러한 리던던시 방식에서 메모리 소자의 불량 셀을 행(row)과 열(column)로 대체할 때, 반도체 집적회로의 옵션(option)처리를 할 때, 또는 집적회로 내의 단위 소자를 미세 조정할 때 퓨즈를 이용할 수 있다.In such a redundancy method, fuses may be used to replace defective cells of a memory device with rows and columns, to process semiconductor integrated circuits, or to fine-tune unit devices in the integrated circuits. Can be.

일반적으로 사용되는 퓨즈의 방식으로는 금속 퓨즈를 만들어 큰 전류를 흘려 퓨즈를 끊는 방법과, 금속 또는 다결정 실리콘 퓨즈를 만들어 레이저를 이용하여퓨즈를 끊는 방식, 그리고 절연체를 통한 터널링 전자로 플로팅 게이트를 차지(charge)시키는 플로팅 게이트 방식이 있다.Commonly used fuses are made of metal fuses to blow large currents to blow the fuses, metal or polycrystalline silicon fuses to blow fuses, and the floating gates are tunneled electrons through the insulator. There is a floating gate method for charging.

또한, 상기와 같은 퓨즈는 리페어 공정 시 장비에 소모되는 비용이 많고, 패키지(pakage)이후에는 리페어가 불가능하기 때문에 백 엔드(back end) 수율이 저하되는 문제점이 있어서 이와 같은 문제점을 해결하기 위하여 안티퓨즈를 사용하여 패키지 후에도 리페어가 가능하게 하였다.In addition, such a fuse has a high cost of equipment during the repair process, and since the repair is impossible after the package, the back end yield is deteriorated. Repair was also possible after the package using a fuse.

이러한 안티퓨즈는 DRAM의 메모리 셀 구성에 사용하는 캐패시터의 절연막을 그대로 사용하고, 이 절연막이 손상될 수 있도록 전압을 가해주는 방식을 사용해 안티퓨즈를 구성하는 것으로, 절연막을 손상시키기 위해서는 본래의 유전체막의 파괴 전압 이상의 높은 전압을 인가해야 하기 때문에 회로 설계 시 면적을 많이 차지하고 회로가 복잡해지는 문제점이 있다.This anti-fuse uses an insulating film of a capacitor used in the DRAM memory cell configuration as it is, and forms an anti-fuse by applying a voltage so that the insulating film can be damaged. Since a voltage higher than the breakdown voltage must be applied, the circuit design takes up a lot of area and the circuit becomes complicated.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 셀 영역과 주변 회로 영역이 형성된 반도체 기판 상부에 안티퓨즈로 사용되는 캐패시터의 상부전극을 이중 구조로 형성하고, 메탈 콘택 감광막 패턴을 이용하여 상부전극의 하부층이 노출 되도록 식각하여 메탈 콘택홀을 형성하고, 메탈 콘택홀이 형성된 결과물 전면에 이온을 주입을 실시하여 안티퓨즈의 유전체막에 이온을 주입시킴으로써 파괴 전압을 낮추도록 하는 반도체 소자의 안티퓨즈 형성 방법을 제공하는 것이다.The present invention has been made to solve the above problems, an object of the present invention is to form a double structure of the upper electrode of the capacitor used as an anti-fuse on the semiconductor substrate formed on the cell region and the peripheral circuit region, a metal contact The photoresist layer is etched to expose the lower layer of the upper electrode to form a metal contact hole, and ion is implanted into the entire surface of the resultant metal contact hole to inject ions into the dielectric film of the antifuse to lower the breakdown voltage. It is to provide an anti-fuse forming method of a semiconductor device.

도1a 내지 도1e는 본 발명의 실시 예에 따른 반도체 소자의 안티퓨즈 형성 방법을 설명하기 위한 단면도들이다.1A to 1E are cross-sectional views illustrating a method of forming an antifuse of a semiconductor device according to an embodiment of the present invention.

-- 도면의 주요부분에 대한 부호의 설명 ---Explanation of symbols for the main parts of the drawing-

10 : 제1 층간 절연막 20 : 하부 전극10: first interlayer insulating film 20: lower electrode

30 : 유전체막 40 : 상부전극30 dielectric film 40 upper electrode

40a: 제1 상부 전극 40b: 제2 상부전극40a: first upper electrode 40b: second upper electrode

50 : 제2 층간 절연막 60 : 메탈 콘택 감광막 패턴50: second interlayer insulating film 60: metal contact photosensitive film pattern

70 : 메탈 콘택홀 80 : 메탈 콘택70: metal contact hole 80: metal contact

90 : 반도체 기판90: semiconductor substrate

상기와 같은 목적을 달성하기 위하여 본 발명은, 셀 영역과 주변 회로 영역이 구성된 반도체 기판 상부에 제1 층간 절연막을 형성하는 단계와, 제1 층간 절연막을 패터닝하여 안티퓨즈로 사용되는 캐패시터의 하부전극을 형성하는 단계와, 하부 전극 전면에 유전체막을 형성한 후 상부전극을 이중 구조로 형성하는 단계와, 상기의 결과물 전면에 제2 층간 절연막을 증착하고 메탈 콘택 감광막 패턴을 형성하는 단계와, 메탈 콘택 감광막 패턴을 이용하여 제2 층간 절연막을 식각하고 연이어 상부 전극의 하부층이 노출시켜 메탈 콘택홀을 형성하는 단계와, 메탈 콘택홀이 형성된 결과물 전면에 이온 주입을 실시하여 유전체막에 이온 주입을 하는 단계와, 상기의 결과물 전면에 메탈 박막을 증착하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 안티퓨즈 형성 방법에 관한 것이다.In order to achieve the above object, the present invention, forming a first interlayer insulating film on the semiconductor substrate consisting of the cell region and the peripheral circuit region, patterning the first interlayer insulating film, the lower electrode of the capacitor used as anti-fuse Forming a dielectric film over the lower electrode, forming a top electrode in a double structure, depositing a second interlayer insulating film on the entire surface of the resultant, and forming a metal contact photoresist pattern; Etching the second interlayer insulating layer using a photoresist pattern, subsequently exposing the lower layer of the upper electrode to form a metal contact hole, and ion implanting the entire surface of the resultant metal contact hole to ion implant the dielectric layer And, depositing a metal thin film on the entire surface of the resultant product. Party relates to a method for forming the anti-fuse.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도1a 내지 도1e는 본 발명의 실시 예에 따른 안티퓨즈의 형성 방법을 설명하기 위한 단면도들이다.1A to 1E are cross-sectional views illustrating a method of forming an antifuse according to an exemplary embodiment of the present invention.

도 1a에 도시된 바와 같이 셀 영역과 주변 회로 영역이 형성된 반도체 기판(90) 상의 제1 층간 절연막(10)에 하부 전극(20)을 형성하고, 캐패시터 유전체막(30)으로 TaON막을 형성한다. 그리고, 유전체막(30)이 형성된 결과물에 제 1 상부 전극(40a)과 제 2 상부 전극(40b)의 이중구조로 상부 전극(40)을 형성하되, 제 1 상부 전극은 TiN(40a)막, 제 2 상부 전극은 폴리실리콘막(40b)으로 형성한다.As shown in FIG. 1A, the lower electrode 20 is formed on the first interlayer insulating film 10 on the semiconductor substrate 90 on which the cell region and the peripheral circuit region are formed, and a TaON film is formed of the capacitor dielectric film 30. The upper electrode 40 is formed in a double structure of the first upper electrode 40a and the second upper electrode 40b on the resultant in which the dielectric film 30 is formed, wherein the first upper electrode is formed of a TiN 40a film, The second upper electrode is formed of the polysilicon film 40b.

그런 다음 도 1b에 도시된 바와 같이, 이중 구조의 상부 전극(40) 전면에 제2 층간 절연막(50)을 증착 하고, 제2 층간 절연막 위에 메탈 콘택 감광막 패턴(60)을 형성한다.Then, as shown in FIG. 1B, a second interlayer insulating film 50 is deposited on the entire upper electrode 40 of the dual structure, and a metal contact photoresist film pattern 60 is formed on the second interlayer insulating film.

그런 다음 도 1c에 도시된 바와 같이, 메탈 콘택 감광막 패턴(60)을 이용하여 제2 층간 절연막(50)을 식각한다.Then, as illustrated in FIG. 1C, the second interlayer insulating layer 50 is etched using the metal contact photoresist pattern 60.

그런 다음 도 1d에 도시된 바와 같이, 메탈 콘택 감광막 패턴(60)을 이용하여 제2 상부 전극(40b)을 식각한 후 제1 상부 전극(40a)을 노출시켜 메탈 콘택홀(70)을형성하고, 메탈 콘택홀이 형성된 결과물 전면에 통상적인 이온 주입 공정을 실시하여 유전체막(30)이 데미지(Damage)를 받은 상태가 되도록하여 후속 안티 퓨즈를 동작시킬 때 낮은 전압에서 파괴 전압을 발생시킬 수 있도록 한다.Then, as illustrated in FIG. 1D, the second upper electrode 40b is etched using the metal contact photoresist pattern 60, and then the first upper electrode 40a is exposed to form the metal contact hole 70. In addition, a conventional ion implantation process is performed on the entire surface of the resultant metal contact hole so that the dielectric film 30 is damaged so that a breakdown voltage can be generated at a low voltage when the subsequent anti-fuse is operated. do.

그런 다음 도 1e에 도시된 바와 같이, 상기의 결과물 전면에 메탈 콘택(80)을 증착하여 상부전극(40)과 연결시킴으로써 안티퓨즈 소자를 구성한다.Then, as shown in Figure 1e, by depositing a metal contact 80 on the entire surface of the resultant to form an anti-fuse device by connecting to the upper electrode (40).

이와 같은 방법으로 안티퓨즈를 형성함으로써 안티퓨즈의 유전체막이 이온이 주입에 의해 데미지를 받은 상태가 되어 유전체막의 파괴전압을 정상 상태의 파괴 전압보다 낮출 수 있다.By forming the antifuse in this manner, the dielectric film of the antifuse becomes in a state where ions are damaged by implantation, so that the breakdown voltage of the dielectric film can be lower than the breakdown voltage in the normal state.

따라서 낮은 전압에서도 안티퓨즈를 파괴시킬 수 있어 퓨즈가 형성되는 면적을 감소시킬 수 있다.Thus, antifuse can be destroyed even at low voltages, thereby reducing the area in which fuses are formed.

따라서 상기한 바와 같이 본 발명은 안티퓨즈의 유전체막에 이온 주입을 실시하여 유전체막을 손상시켜 안티 퓨즈의 동작시 파괴 전압을 낮춤으로써 퓨즈가 형성되는 면적을 감소시켜 반도체 소자의 고집적화가 가능하게 하고 패키지 후에도 리페어 공정이 가능하게 하여 반도체 소자의 특성 및 신뢰성을 향상시키는 이점이있다.Therefore, as described above, the present invention reduces the area in which fuses are formed by damaging the dielectric film by lowering the breakdown voltage during the operation of the anti-fuse by implanting ions into the dielectric film of the anti-fuse, thereby enabling high integration of the semiconductor device and the package. Even after the repair process is possible, there is an advantage of improving the characteristics and reliability of the semiconductor device.

Claims

In the method of forming an anti-fuse of a semiconductor device,

Forming a first interlayer insulating film and forming a contact hole on the semiconductor substrate on which the cell region and the peripheral circuit region are formed;

Forming a lower electrode and a dielectric film in the contact hole;

Forming an upper electrode having a dual structure on the entire upper surface of the dielectric film;

Depositing a second interlayer insulating film on the upper electrode;

Forming a metal contact photoresist pattern on the second interlayer insulating film;

Etching the second interlayer insulating layer using the metal contact photoresist pattern;

Forming a metal contact hole by exposing the lower layer of the upper electrode of the dual structure after the second interlayer insulating layer is etched;

Implanting ions into a dielectric film by performing ion implantation on the entire surface of the resultant metal contact hole;

Depositing a metal contact thin film on the resultant,

Anti-fuse formation method of a semiconductor device comprising a.

The method of claim 1, wherein the dielectric film is a TaON film.

The method of claim 1, wherein the upper electrode is formed of a dual structure of TiN / polysilicon.