KR200280909Y1 - 반도체 몰드 금형 - Google Patents

반도체 몰드 금형 Download PDF

Info

Publication number
KR200280909Y1
KR200280909Y1 KR2019970025756U KR19970025756U KR200280909Y1 KR 200280909 Y1 KR200280909 Y1 KR 200280909Y1 KR 2019970025756 U KR2019970025756 U KR 2019970025756U KR 19970025756 U KR19970025756 U KR 19970025756U KR 200280909 Y1 KR200280909 Y1 KR 200280909Y1
Authority
KR
South Korea
Prior art keywords
mold
lead frame
semiconductor
location pin
lower mold
Prior art date
Application number
KR2019970025756U
Other languages
English (en)
Other versions
KR19990012658U (ko
Inventor
한철우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR2019970025756U priority Critical patent/KR200280909Y1/ko
Publication of KR19990012658U publication Critical patent/KR19990012658U/ko
Application granted granted Critical
Publication of KR200280909Y1 publication Critical patent/KR200280909Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 고안은 반도체 몰드 금형에 관한 것으로서, 좁은 범위에서 서로 형합하도록 형성된 상,하부 셋블럭이나 아웃사이드 플레이트의 마모에 의해 중심편차나 성형어긋남이 발생하던 종래의 반도체 몰드 금형과 달리 상,하부금형의 주위를 둘러 넓은 범위에 걸쳐 서로 형합되는 단차가공부를 형성함과 아울러 하부금형의 단차가공부의 하부에 탄성부재를 결합하여 충격을 흡수할 수 있도록 하므로써 형합되는 부위의 마모를 줄여 중심편차나 성형어긋남에 의한 불량을 방지할 수 있는 효과가 있음과 아울러 로케이션 핀이 리드 프레임의 사이드 레일에 접하도록 형성되므로써 종래와 달리 로케이션 핀이나 리드 프레임 홀의 공차를 관리할 필요가 없도록 한 것이다.

Description

반도체 몰드 금형
본 고안은 반도체 몰드 금형에 관한 것으로서, 특히 상부금형과 하부금형의 정렬을 극대화하여 중심편차 및 성형어긋남에 의한 불량을 방지하는데 적합한 반도체 몰드 금형에 관한 것이다.
와이어 본딩이 끝난 반제품 상태의 리드 프레임은 제품으로 출하되기에 앞서 칩을 보호하기 위한 목적으로 팩키징하게 되는데 플라스틱 팩키지의 경우에는 몰딩되고 밀폐형 팩키지(Hermetic Package)의 경우에는 실링 또는 웰딩된다.
몰딩은 몰딩 프레스의 상하 플레이튼에 몰드 금형의 상부금형과 하부금형을 장착하고 몰딩 컴파운드를 사용하여 와이어 본딩된 리드 프레임을 팩키징하는 공정을 말하는데 본 고안은 이러한 몰딩공정에 사용되는 몰드 금형에 관한 것이다.
도 1 은 종래의 반도체 몰드 금형의 구조를 도시한 종단면도이고, 도 2 는 종래의 하부금형의 구조를 도시한 평면도이다.
이에 도시한 바와 같이 종래의 반도체 몰드 금형은 리드 프레임(1)을 가운데 두고 서로 맞물리는 상부금형(2)과 하부금형(3)으로 구성되는데, 상기 하부금형(3)의 중앙으로는 트랜스퍼 플런저(4)에 의해 몰딩 컴파운드(5)가 공급될 수 있도록 되어 있으며 공급된 몰딩 컴파운드(5)는 러너(6)라 불리우는 통로를 통해 좌우의 리드 프레임(1) 쪽으로 공급될 수 있도록 구성되어 있다.
상기 하부금형(3)과 상부금형(2)이 서로 어긋나는 경우에는 정확한 형태의 팩키지를 만들 수 없으므로 이를 방지하기 위한 구조물이 필요한 바, 금형의 양측 경계부에 서로 맞물릴 수 있는 형상으로 형성된 상,하부 셋블럭(7,8)과 금형의 상,하측에 설치되는 아웃사이드 플레이트(9)가 그러한 기능을 행하게 된다.
도 3 은 하부 셋블럭(8)을 확대하여 도시한 사시도이고, 도 4 는 상부 셋블럭(7)을 확대하여 도시한 사시도로서 서로 형합되어 하부금형(3)과 상부금형(2)의 상대적인 위치를 고정할 수 있는 구조로 되어 있음을 알수 있다.
한편, 하부금형(3)의 중앙부 양측에는 수 개의 로케이션 핀(10)이 형성되어 있고 상부금형(2)에는 상기 로케이션 핀(10)과의 간섭을 피하기 위한 홈이 형성되어 있는데, 이러한 로케이션 핀(10)은 리드 프레임(1)의 양측에 형성된 리드 프레임 홀(미도시)중의 일부에 삽입되는 것에 의해 리드 프레임(1)이 하부금형(3)상의 바른 위치에 놓여지도록 하는 기능을 행하게 된다.
상기한 바와 같은 구조로 되는 종래의 반도체 몰드 금형의 작용을 설명하면 다음과 같다.
먼저, 와이어 본딩이 끝난 리드 프레임(1)을 로더 클램프(미도시)에 의해 리드 프레임 쉬프트(미도시)로부터 들어내어 몰드 금형중의 하부금형(3)에 장착하게 되는데, 이때 상기 로케이션 핀(10)이 리드 프레임 홀(미도시)중의 일부에 삽입되는 것에 의해 리드 프레임(1)이 하부금형(3)상의 바른 위치에 놓여지도록 장착되게 된다.
그리고 나서는 상기 트랜스퍼 플런저(4)에 의해 몰딩 컴파운드(5)가 러너(6)를 통해 공급되는 것과 아울러 상부금형(2)과 하부금형(3)이 상,하부 셋블럭(7,8)과 아웃사이드 플레이트(9)에 의해 서로 어긋나지 않도록 정렬되어 맞물리며 몰딩 프레스(미도시)에서 가하는 압력에 의해 반도체 팩키지가 성형되게 되는 것이다.
그러나 상기한 바와 같은 구조로 되는 종래의 반도체 몰드 금형에는 다음과 같은 문제점이 있었다.
먼저, 상,하부 셋블럭과 아웃사이드 플레이트의 형합부는 좁은 범위에 걸쳐 형합하여 맞물리도록 형성되어 있음에 따라 상부금형과 하부금형의 정렬이 용이하지 않음은 물론, 몰딩 공정을 반복하는 동안 형합되는 부위가 마모되어 약간의 공차가 생기게 되고 이에 의해 몰딩시 중심편차(OFF-SET) 내지 성형어긋남(MOLD MISMATCH)에 의한 팩키지 불량이 발생되는 문제점이 있었다.
또한 리드 프레임 홀과 로케이션 핀이 결합하여 하부금형에 대한 리드 프레임의 위치를 고정하도록 되어 있음에 따라 리드 프레임 홀과 로케이션 핀의 크기를 일정 허용공차 이내로 관리해야 되는 문제점도 있었다.
따라서 상기한 바와 같은 문제점을 인식하여 안출된 본 고안의 목적은 상부금형과 하부금형의 정렬이 용이하며, 몰딩시 중심편차 내지 성형어긋남에 의한 팩키지 불량이 없고, 리드 프레임의 정위치 고정에 적합한 반도체 몰드 금형을 제공하고자 하는 것이다.
도 1 은 종래의 반도체 몰드 금형의 구조를 도시한 종단면도.
도 2 는 종래의 반도체 몰드 금형중 하부금형의 구조를 도시한 평면도.
도 3 은 하부 셋블럭을 확대하여 도시한 사시도.
도 4 는 상부 셋블럭을 확대하여 도시한 사시도.
도 5 는 본 고안의 일실시례에 의한 반도체 몰드 금형의 구조를 도시한 사시도.
도 6 은 본 고안의 일실시례에 의한 반도체 몰드 금형의 구조를 도시한 종단면도.
도 7 은 도 6 의 X-X 단면을 도시한 단면도.
(도면의 주요부분에 대한 부호의 설명)
2,11;상부금형 3,12;하부금형
7;상부 셋블럭 8;하부 셋블럭
10,13;로케이션 핀 11a,12a;단차가공부
12b;리드 프레임 로딩부 14;탄성부재
상기한 바와 같은 본 고안의 목적을 달성하기 위하여, 와이어 본딩된 리드 프레임을 몰딩하는데 사용되는 것으로서 상부금형과 하부금형으로 구성되는 반도체 몰드 금형에 있어서, 상기 하부금형에는 하부금형의 주위를 둘러 단차가공부가 형성되고, 리드 프레임의 외관 치수와 동일하게 리드 프레임 로딩부가 형성되어 상기 단차가공부와 일측 경계를 접하며, 상기 리드 프레임 로딩부의 타측경계에는 리드 프레임이 로딩된 후 리드 프레임의 사이드 레일 단부가 접하도록 하나 이상의 로케이션 핀이 형성되고; 상기 상부금형에는 상기 하부금형의 단차가공부와 형합하도록 주위를 둘러 단차가공부가 형성되고 하부면에는 상기 로케이션 핀과 상부금형의 간섭을 회피하기 위한 삽입홈이 형성된 것을 특징으로 하는 반도체 몰드 금형이 제공된다.
이하, 첨부도면에 도시한 본 고안의 일실시례에 의거하여 본 고안을 상세히 설명한다.
도 5 는 본 고안의 일실시례에 의한 반도체 몰드 금형의 구조를 도시한 사시도이고, 도 6 은 본 고안의 일실시례에 의한 반도체 몰드 금형의 구조를 도시한 종단면도이며, 도 7 은 도 6 의 X-X 단면을 도시한 것이다.
이에 도시한 바와 같이 본 고안에 의한 반도체 몰드 금형은 상부금형(11)과 하부금형(12)으로 구성되게 되는 것은 종래와 동일하나, 상기 하부금형(12)에는 종래의 하부 셋블럭(8)이나 아웃사이드 플레이트(9)를 대신하여 하부금형(12)의 주위를 둘러싸며 단차가공부(12a)가 형성된다. 그리고, 상기 단차가공부(12a)와 일측 경계를 접하면서 리드 프레임(1)이 얹혀지는 리드 프레임 로딩부(12b)가 형성되어 있는데 이러한 리드 프레임 로딩부(12b)는 리드 프레임(1)의 치수와 동일한 외관치수를 갖도록 제작되는 것이 바람직하다.
상기 리드 프레임 로딩부(12b)의 일측 경계가 단차가공부(12a)와 접하는 것은 상술한 바와 같은데, 타측 경계상에는 하나 이상의 로케이션 핀(13)이 형성되어 리드 프레임(1)이 상기 리드 프레임 로딩부(12b)에 로딩된 후 리드 프레임(1)의 사이드 레일(1a) 단부와 접하도록 되는 것이 바람직하며 이는 종래 로케이션 핀(10)의 경우 리드 프레임(1)에 형성된 리드 프레임 홈(미도시)에 삽입되는 구조로 되어 있었던 것과는 다름을 알 수 있다..
그리고 도 6 및 도 7에 도시된 바와 같이, 상기 단차가공부(12a)의 내측단부에는 가이드홈(12c)이 형성되고 상기 리드 프레임 로딩부(12b)의 외측단부에는 상기 가이드홈(12c)에 삽입되는 가이드레일(12d)이 형성되며 단차가공부(12a)의 하부에는 탄성부재(14)가 부착되는 것이 바람직하다.
한편, 상부금형(11)에는 상기 하부금형(12)의 단차가공부(12a)와 형합될 수 있는 단차가공부(11a)가 형성되며, 하부에는 상기 로케이션 핀(13)과 상부금형(11)과의 간섭을 피할 수 있도록 삽입홈이 형성되는 것이 바람직하다.
상기한 바와 같은 구조로 되는 본 고안에 의한 반도체 몰드 금형의 작용을 설명하면 다음과 같다.
먼저, 와이어 본딩이 끝난 리드 프레임(1)을 로더 클램프(미도시)에 의해 리드 프레임 쉬프트(미도시)로부터 들어내어 몰드 금형중의 하부금형(12)에 장착하게 되는데, 이때 리드 프레임(1)의 치수와 동일하게 형성된 리드 프레임 로딩부(12b)에 리드 프레임(1)이 장착되면서 일측이 단차가공부(12a)에 접하는 것과 아울러 로케이션 핀(13)이 리드 프레임(1)의 사이드 레일(1a)에 접하여 리드 프레임(1)이 몰딩 공정중 움직이는 것을 방지하게 된다.
그리고 나서는 트랜스퍼 플런저(15)에 의해 몰딩 컴파운드(16)가 러너(17)를 통해 공급되는 것과 아울러 상부금형(11)이 하부금형(12) 쪽으로 내려오게 된다.
그러면 먼저 상부금형(11)과 하부금형(12)의 주위로 각각 형성된 단차가공부(11a,12a)가 맞물리게 되며 그 후 몰딩 프레스(미도시)가 압력을 가함에 따라 상부금형(11)의 단차가공부(11a)가 하부금형(12)의 단차가공부(12a)를 따라 슬라이딩되면서 하부금형(12)의 단차가공부(12a) 하부의 탄성부재(14)를 압축하며 상부금형(11)과 하부금형(12)이 맞물려 정렬이 이루어지며 몰딩 프레스(미도시)에서 가하는 압력에 의해 반도체 팩키지가 성형되게 되는 것이다.
상기 리드 프레임 로딩부(12b)에 로딩된 리드 프레임(1)은 일측은 상기 하부금형(12)의 단차가공부(12a)에 의해 또 다른 일측은 상기 로케이션 핀(13)에 의해 간섭되는 상태에 있으므로 상기 몰딩공정 중에 정위치에 고정된 상태에 있게 된다. 한편, 상기 탄성부재(14)는 상부금형(11)과 하부금형(12)이 서로 맞물릴 때의 충격을 완화하여 단차가공부(11a,12a)가 변형되는 것을 방지함과 아울러 몰딩 프레스(미도시)의 압력이 손실되지 않도록 하는 기능을 행하게 된다.
상기한 바와 같은 구조로 되는 본 고안에 의한 반도체 몰드 금형은, 좁은 범위에서 서로 형합하도록 형성된 상,하부 셋블럭이나 아웃사이드 플레이트의 마모에 의해 중심편차나 성형어긋남이 발생하던 종래의 반도체 몰드 금형과 달리 상,하부금형의 주위를 둘러 넓은 범위에 걸쳐 서로 형합되는 단차가공부를 형성함과 아울러 하부금형의 단차가공부의 하부에 탄성부재를 결합하여 충격을 흡수할 수 있도록 하므로써 형합되는 부위의 마모를 줄여 중심편차나 성형어긋남에 의한 불량을 방지할 수 있는 효과가 있다.
아울러 본 고안에 적용되는 로케이션 핀의 경우에는 리드 프레임 사이드 레일에 접하도록 형성되므로 종래와 달리 로케이션 핀이나 리드 프레임 홀의 공차를 관리할 필요가 없게 된다.

Claims (2)

  1. 와이어 본딩된 리드 프레임을 몰딩하는데 사용되는 것으로서 상부금형과 하부금형으로 구성되는 반도체 몰드 금형에 있어서, 상기 하부금형에는 하부금형의 주위를 둘러 단차가공부가 형성되고, 리드 프레임의 외관 치수와 동일하게 리드 프레임 로딩부가 형성되어 상기 단차가공부와 일측 경계를 접하며, 상기 리드 프레임 로딩부의 타측경계에는 리드 프레임이 로딩된 후 리드 프레임의 사이드 레일 단부가 접하도록 하나 이상의 로케이션 핀이 형성되고; 상기 상부금형에는 상기 하부금형의 단차가공부와 형합하도록 주위를 둘러 단차가공부가 형성되고 하부면에는 상기 로케이션 핀과 상부금형의 간섭을 회피하기 위한 삽입홈이 형성된 것을 특징으로 하는 반도체 몰드 금형.
  2. 제 1 항에 있어서, 상기 하부금형의 단차가공부 내측단부에는 가이드홈이 형성되고, 상기 리드 프레임 로딩부의 외측단부에는 상기 가이드홈에 삽입되는 가이드레일이 형성되며, 하부금형 단차가공부의 하부에는 탄성부재가 부착되는 것을 특징으로 하는 반도체 몰드 금형.
KR2019970025756U 1997-09-11 1997-09-11 반도체 몰드 금형 KR200280909Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970025756U KR200280909Y1 (ko) 1997-09-11 1997-09-11 반도체 몰드 금형

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970025756U KR200280909Y1 (ko) 1997-09-11 1997-09-11 반도체 몰드 금형

Publications (2)

Publication Number Publication Date
KR19990012658U KR19990012658U (ko) 1999-04-15
KR200280909Y1 true KR200280909Y1 (ko) 2002-09-19

Family

ID=53898394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970025756U KR200280909Y1 (ko) 1997-09-11 1997-09-11 반도체 몰드 금형

Country Status (1)

Country Link
KR (1) KR200280909Y1 (ko)

Also Published As

Publication number Publication date
KR19990012658U (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
GB2253369A (en) Avoiding leakage of plastic, during encapsulation of semiconductor devices
KR102342209B1 (ko) 몰드 금형 및 수지 몰드 방법
CN205545597U (zh) 基于一体封装工艺的摄像模组
US5454705A (en) Semiconductor mold having cavity blocks with cavities on top and bottom surfaces
KR200280909Y1 (ko) 반도체 몰드 금형
JP4153862B2 (ja) 半導体樹脂封止用金型
US7622067B2 (en) Apparatus and method for manufacturing a semiconductor device
JPH11111746A (ja) 半導体装置の製造方法及びその製造装置
JP2640238B2 (ja) 半導体素子の樹脂封止成形用金型装置
KR102113457B1 (ko) 반도체 장치의 제조 방법
KR20000024737A (ko) 위치 지정핀을 포함하는 성형 장치의 하부금형
JPH0510361Y2 (ko)
KR200265089Y1 (ko) 반도체 패키지 제조를 위한 몰딩 공정용 금형의 마모방지구조
JPH0653362A (ja) 半導体装置及びその製造方法
JP2761193B2 (ja) 外部リードを固定したリードフレーム及びこれを利用した半導体装置並びにその製造方法
KR100518911B1 (ko) 몰딩금형의게이트구조
KR100491221B1 (ko) 반도체 패키지 제조용 수지성형 금형
KR200292097Y1 (ko) 몰딩금형장치
JPS5992534A (ja) 樹脂封止集積回路の製造方法
KR100247385B1 (ko) 반도체패키지용몰드금형의탑캐비티인서트
JP5401703B2 (ja) モールド金型
KR20100032083A (ko) 사이드뷰 ｌｅｄ 패키지 및 그것의 몸체를 성형하기 위한 금형 세트 및 방법
KR20000013176A (ko) 공압을 이용한 패키지 분리핀을 포함하는 성형 금형
KR101163606B1 (ko) 반도체 몰딩장치의 하부 금형장치
KR100232500B1 (ko) 반도체패키지용 몰드금형의 탑캐비티인서트 구조

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee