KR20020097261A

KR20020097261A - 고속 데이터 패킷 데이터 전송시에 고속 폐쇄 루프 속도를적응시키기 위한 방법 및 장치

Info

Publication number: KR20020097261A
Application number: KR1020027015114A
Authority: KR
Inventors: 에듀알도 에이. 에스. 에스티브스; 래시드 에이. 아타르; 나갑후샤나 티. 신드후샤야나
Original assignee: 콸콤 인코포레이티드
Priority date: 2000-05-12
Filing date: 2001-05-11
Publication date: 2002-12-31
Also published as: JP2007124669A; RU2275748C2; HK1151401A1; EP2106077B1; PT2256997E; IL180344A0; EP2249521A1; IL180344A; BR0110730A; KR100861279B1; IL205411A; AU6308101A; EP2106077A1; CN1305272C; JP2004515932A; PT1770924E; IL152712A0; KR20080032244A; ES2397543T3; ES2362266T3

Abstract

가변율 전송을 할 수 있는 고데이터율 통신 시스템에서, 개방루프 데이터율 제어는 스루풋을 최대화하기 위하여 폐쇄 루프 데이터율 제어에 의하여 조절될 수 있다. 액세스 포인트는 액세스 터미널이 다중 슬롯 패킷의 슬롯내에서 전송되는 최근 수신된 데이터에 따라 액세스 포인트에 지시 메시지를 전송하도록 하는 인터리빙된 다중 슬롯 패킷을 발생시킨다.

Description

고속 데이터 패킷 데이터 전송시에 고속 폐쇄 루프 속도를 적응시키기 위한 방법 및 장치{METHOD AND APPARATUS FOR FAST CLOSED-LOOP RATE ADAPTATION IN A HIGH RATE PACKET DATA TRANSMISSION}

모바일 컴퓨팅 및 데이터 액세스는 사용자들에게 꾸준히 증가하는 추세에 있다. 새로운 데이터 서비스 및 연속 데이터 접속 및 완전한 액세스를 제공하는 기술의 도입과 개발이 출현중이다. 사용자는 다른 전자 장치 또는 데이터 네트워크에 저장된 음성 또는 데이터 정보를 검색하기 위하여 여러 전자장치를 사용할 수 있다. 어떤 전자 장치는 유선으로 데이터 저원에 접속할 수 있고 어떤 전자 장치는 무선 솔루션으로 데이터 자원에 접속할 수 있다. 액세스 터미널은 사용자에 대한 데이터 접속을 제공하는 장치이다. 액세스 터미널은 데스크탑 컴퓨터, 랩탑 컴퓨터 또는 PDA와 같은 컴퓨팅 장치에 접속될 수 있거나, 임의의 장치에 물리적으로 통합될 수 있다. 액세스 포인트는 패킷 교환망과 액세스 터미널 사이에서 데이터 접속을 제공하는 장비이다.

무선 접속을 제공할 수 있는 액세스 터미널의 예는 여러 애플리케이션을 지원할 수 있는 통신 시스템의 일부인 모바일 전화기이다. 이러한 통신 시스템은 이후 IS-95 표준으로 참조될 "듀얼 모드 광대역 확산 스펙트럼 셀룰러 시스템을 위한 TIA/EIA/IS-95 이동국-기지국 호환 표준"과 호환되는 코드분할 다중 액세스(CDMA) 시스템이다. CDMA 시스템은 육상 링크를 통하여 사용자간의 음성 및 데이터 통신을 가능하게 한다. 다중 액세스 통신 시스템에서 CDMA 기술을 사용하는 것은 "SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM USING SATELLITE OR TERRESTRIAL REPEATERS"로 명명된 미국 특허번호 제 4,901,307 호 및 "SYSTEM AND METHOD FOR GENERATING WAVEFORMS IN A CDMA CELLULAR TELEPHONE SYSTEM"으로 명명된 미국 특허번호 제 5,103,459 호에 개시되어 있으며, 이 모두는 본 발명의 양수인에게 양도되고 본 명세서에서 참조로서 통합된다. 본 발명은 다른 타입의 통신 시스템에도 동일하게 이용될 수 있다는 것을 주지하라. TDMA 및 FDMA과 같은 다른 공지된 전송 변조 방식외에 다른 확산 스펙트럼 시스템이 본 발명에 이용될 수 있다.

무선 데이터 애플리케이션을 위한 점진적인 요구로 인하여, 매우 효율적인 무선 데이터 통신 시스템에 대한 요구가 점점 중요하게 되었다. IS-95 표준은 순방향 및 역방향 링크를 통하여 트래픽 데이터 및 음성 데이터를 전송할 수 있다. 고정된 크기의 코드 채널 프레임에서 트래픽 데이터를 전송하는 방법은 "METHOD AND APPARATUS FOR THE FORMATTING OF DATA FOR TRANSMISSION"으로 명명된 미국 특허번호 제 5,504,773 호에 상세하게 개시되어 있으며, 이 특허는 본 발명의 양수인에게 양도되고 본 명세서에서 참조로서 통합된다. IS-95 표준에 따라, 트래픽 데이터 또는 음성 데이터는 14.4 Kbps와 같은 높은 데이터율을 가진 20msec폭인 코드 채널 프레임으로 분할된다.

음성 서비스와 데이터 서비스의 가장 중요한 차이는 전자는 엄격하고 고정된 지연 조건을 부과한다는 것이다. 일반적으로, 음성 프레임의 전체적인 일 방향 지연은 100msec 이하이어야 한다. 반대로, 데이터 지연은 데이터 통신 시스템의 효율성을 최적화하기 위하여 사용된 가변 파라미터가 될 수 있다. 특히, 음성 서비스에 의하여 허용될 수 있는 지연보다 상당히 큰 지연을 요구하는 보다 효율적인 에러 교정 코딩 기술이 사용될 수 있다. 데이터를 위한 효율적인 코딩 방식은 1996년 11월 6일자에 출원되고 "SOFT DECISION OUTPUT DECODER FOR DECODING CONVOLUTIONALLY ENCODED CODEWORDS"로 명명된 미국 특허 출원번호 제 08/743,688 호에 개시되어 있으며, 본 출원은 본 발명의 양수인에게 양도되고 본 명세서에서 참조로서 통합된다.

음성 서비스와 데이터 서비스의 다른 중요한 차이는 전자는 모든 사용자에 대하여 고정되고 공통인 등급의 서비스(GOS)를 필요로 한다는 것이다. 일반적으로, 디지털 서비스를 제공하는 디지털 서비스의 경우, 이것은 모든 사용자를 위한 고정되고 동일한 전송 속도로 번역되고, 음성 프레임의 에러율에 대하여 최대한의 허용가능한 값으로 번역된다. 반대로, 데이터 서비스의 경우, GOS는 사용자들간에 상이할 수 있으며, 데이터 통신 시스템의 전체 효율성을 증가시키기 위하여 최적화된 파라미터일 수 있다. 데이터 통신 시스템의 GOS는 일반적으로 데이터 패킷으로향후 참조될 소정량의 데이터의 전송시에 발생된 총 지연으로 정의된다.

음성 서비스와 데이터 서비스의 또 다른 중요한 차이는 전자가 전형적인 CDMA 통신 시스템에서 소프트 핸드오프에 의하여 제공되는 신뢰할만한 통신 링크를 필요로 한다는 것이다. 소프트 핸드오프는 신뢰성을 개선하기 위하여 두개 이상의 기지국으로부터의 리던던트 전송을 이끈다는 것이다. 그러나, 이러한 추가의 신뢰성은 에러 수신된 데이터 패킷이 전송될 수 없기 때문에 데이터 전송을 위하여 요구되지는 않는다. 데이터 서비스의 경우, 소프트 핸드오프를 지원하기 위하여 사용된 전송 전력은 추가의 데이터를 전송하는데 있어 보다 효율적으로 사용될 수 있다.

데이터 패킷을 전송하는데 필요한 전송 지연 및 통신 시스템의 평균 처리율은 데이터 통신 시스템의 품질과 효과를 측정하는 파라미터이다. 전송 지연은 음성 통신과 유사하게 데이터 통신시의 충격을 받지 않지만, 데이터 통신 시스템의 품질을 측정하는데에는 중요한 사항이다. 평균 처리율은 통신 시스템의 데이터 전송 용량의 효율성의 측정값이다.

셀룰러 시스템에서 주어진 사용자의 신호 대 간섭 및 잡음비(SINR)는 커버리지 영역내의 사용자의 위치 함수이다. 주어진 레벨의 서비스를 유지하기 위하여, 시분할 다중 액세스(TDMA) 및 주파수 분할 다중 액세스(FDMA) 시스템은 주파수 재사용 기술에 의지하지 않는다, 즉 모든 주파수 채널 및/또는 시간 슬롯이 각 기지국에 사용되는 것은 아니다. CDMA 시스템에서, 동일한 주파수 할당은 세스템의 모든 셀에 재사용되기 때문에 전체 효율성은 개선된다. 임의의 사용자 이동국에서측정된 SINR은 기지국으로부터 사용자의 이동국으로의 특정 링크를 위하여 제공될 수 있는 정보율을 결정한다. 전송을 위하여 사용된 특정 변조 및 에러 교정 방식에서, 주어진 레벨의 성능은 SINR의 해당 레벨에서 달성된다. 6각형 셀 배치를 가지며 모든 셀에서 공통 주파수를 사용하는 이상적인 셀룰러 시스템의 경우, 이상적인 셀에서 성취된 SINR의 분배가 계산될 수 있다.

향후 고속 데이터(HDR) 시스템으로 참조될 것이며 고속에서 데이터를 전송할 수 있는 시스템에서, 개방 루프 속도 적응 알고리즘은 순방향 링크의 데이터 속도를 조절하는데 이용된다. 전형적인 HDR 시스템은 "METHOD AND APPARATUS FOR HIGH RATE PACKET DATA TRANSMISSION"으로 명명된 미국 특허 출원번호 제 08/963,386 호에 개시되어 있으며, 이 출원은 본 발명의 양수인에게 양도되고 본 명세서에서 참조로서 통합된다. 개방 루프 속도 적응 알고리즘은 무선 통신에서 발견되는 여러 채널 상태에 따라 데이터 속도를 조절한다. 일반적으로, 액세스 터미널은 순방향 링크에서 파일롯 신호 전송의 기간동안 수신된 SINR을 측정한다. 액세스 터미널은 다음의 데이터 패킷 동안 향후 평균 SINR을 예측하기 위하여 측정된 SINR 정보를 사용한다. 전형적인 예측 방법은 "SYSTEM AND METHOD FOR ACCURATELY PREDICTING SIGNAL TO INTERFERENCE AND NOISE RATIO TO UMPROVE COMMUNICATIONS SYSTEM PERFORMANCE"로 명명된 미국 특허 출원번호 제 09/394,980 호에 개시되어 있으며, 이 출원은 본 발명의 양수인에게 양도되고 본 명세서에서 참조로서 통합된다. 예측된 SINR은 주어진 성공 가능성을 가지고 순방향 링크에서 지원될 수 있는 최대 데이터 속도를 결정한다. 그러므로, 개방 루프 속도 적응 알고리즘은 액세스 터미널이 예측된 SINR에 의하여 결정된 데이터 속도에서 다음 패킷을 전송하도록 액세스 포인트를 요청하는 메카니즘이다. 개방 루프 속도 적응 방법은 높은 처리율을 가진 패킷 데이터 시스템이 모바일 환경과 같은 반대의 무선 채널 환경에서도 안정적인 것을 증명하는데 있어 매우 효율적이다.

그러나, 개방 로프 속도 적응 방식을 사용하는 것은 액세스 포인트에 속도 요청 피드백을 전송하는 것과 관련된 잠재된 피드백 지연에 의하여 약화된다. 이러한 잠재 지연 문제는 채널 상태가 빠르게 변경될 때 악화되며, 이에 따라 초당 수회의 데이터 속도 요청을 업데이트하도록 액세스 터미널에게 요구한다. 전형적인 HDR 시스템에서, 액세스 터미널은 초당 대략 600 업데이트를 가능하게 한다.

순수한 개방 루프 속도 적응 방식을 수행하지 않는 다른 이유가 존재한다. 예컨대, 개방 루프 속도 적응 방식은 SINR 추정치의 정확도에 크게 의존한다. 그러므로, 부정확한 SINR 측정값은 액세스 터미널이 기반 채널 통계치의 정확한 특성을 가능하게 하는 것을 방해한다. 채널 통계치를 부정확하게 하는 한가지 요소는 상술한 피드백 지연이다. 피드백 지연으로 인하여, 액세스 터미널은 과거 및 현재 잡음 SINR 추정치를 사용하여 가까운 미래에 지원가능한 데이터 속도를 에측하여야 한다. 부정확한 채널 통계치를 초래하는 다른 요소는 수신 데이터 패킷의 예측불가능한 버스트 특성이다. 패킷 데이터 셀룰러 시스템에서, 이와 같은 버스트는 액세스 터미널에서 보여진 간섭 레벨에서의 갑작스러운 변화를 일으킨다. 간섭 레벨의 비예측가능성은 순수한 개방 루프 속도 적응 방식에 의하여 효과적으로 계산될 수 없다.

순수 개방 루프 속도 적응 방법을 수행하지 않는 다른 이유는 에러 결과를 최소화시키는데 있어서의 무능력이다. 예를 들어, 소정의 이동 환경의 경우에 추정된 SINR에 대한 예측 에러가 크면, 액세스 단말기는 낮은 패킷 에러 확률을 보장하도록 보존 데이터율 요청을 전송할 것이다. 낮은 패킷 에러 확률로 인해 전송시에 전체 지연은 낮아질 것이다. 그러나, 액세스 단말기가 더 높은 데이터율 패킷을 성공적으로 수신할 수도 있다. 데이터 패킷의 전송동안 추정된 채널 통계에 기초한 데이터율 요청을 실제 채널 통계에 기초한 데이터율로 업데이팅하기 위한 개방 루프 데이터율 적응 방법의 메카니즘은 존재하지 않는다. 그러므로, 개방 루프 데이터율 적응 방법은 추정된 SINR에 대한 예측 에러가 클 경우에 최대화된 스루풋율을 제공하지 않을 것이다.

개방 루프 데이터율 적응 방법이 에러 영향을 최소화하지 못하는 또다른 예는 액세스 단말기가 오류로 디코딩된 수신 패킷을 갖는 경우이다. 무선 링크 프로토콜(RLP)은 액세스 단말기가 패킷을 오류로 디코딩할 경우 재전송 요청을 요구하지만, 재전송 요청은 수신된 시퀀스 번호 스페이스의 갭을 검출한 후에만 발생된다. 따라서, RLP 프로토콜은 오류로 디코딩된 패킷후에 후속의 수신 패킷의 처리를 필요로 한다. 이러한 절차는 전체 전송 지연을 증가시킨다. 데이터 패킷에 포함된 소정 또는 모든 코드 심볼의 빠른 재전송을 실행하기 위해 소정의 메카니즘이 요구되며, 이 메카니즘은 액세스 단말기가 과도한 지연을 발생시키지 않고서 패킷을 오류없이 디코딩할 수 있게 할 것이다.

그러므로, 전송 지연을 최소화하고 상기에 논의된 바와 같은 스루풋율을 최대화하기 위해 개방 루프 데이터율 적응 방법을 변형할 것이 요구된다.

본 발명은 데이터 통신에 관한 것이다. 특히, 본 발명은 고속 패킷 데이터 전송시에 고속 폐쇄 루프 속도를 적응시키기 위한 신규하고 개선된 방법 및 장치에 관한 것이다.

도 1은 멀티-슬롯 패킷에 대한 예시적인 1 슬롯 갭 인터레이스(interlace) 구조의 도면이다.

도 2는 멀티-슬롯 패킷에 대한 예시적인 균일한 N 슬롯 갭 인터레이스 구조의 도면이다.

도 3은 멀티-슬롯 패킷에 대한 예시적인 비균일 N 슬롯 갭 인터레이스 구조의 도면이다.

도 4는 멀티-슬롯 패킷에 대한 예시적인 STOP 제어 지시의 도면이다.

도 5는 멀티-슬롯 패킷에 대한 예시적인 EXTEND 제어 지시의 도면이다.

도 6은 본 발명의 예시적인 실시예의 블록선도이다.

본 발명은 하이브리드 개방 루프/폐쇄 루프 데이터율 적응 방법을 생성하기 위해 개방 루프 데이터율 적응 알고리즘을 변형하는 신규하고 개선된 방법 및 장치에 관한 것이다. 액세스 포인트는 데이터 패킷의 슬롯에 대한 시간 인터리빙 구조를 유용하게 발생시키며, 액세스 단말기는 인터리빙 구조에 삽입되는 갭과 연관된 기간동안 액세스 포인트에 지시자 메시지를 전송할 수 있다.

본 발명의 일 측면에서, 인터리빙된 갭과 관련된 기간은 액세스 단말기가 슬롯에서 전달되는 데이터를 디코딩하고 상기 디코딩된 데이터에 기초하여 지시자 메시지를 전송하도록 하기 위한 충분한 지속시간이다. 본 발명의 선택적인 측면에서, 지시자 메시지는 추정된 신호 대 간섭 및 잡음 레벨에 기초한다.

본 발명의 또 다른 측면에서, 지시자 메시지는 비트의 도달 타이밍에 따라 액세스 포인트에 의해 번역되는 1 비트 길이이다.

본 발명의 특징, 목적 및 장점은 유사 참조 부호로 식별되는 도면을 참조로 하기의 상세한 설명으로부터 더욱 명백해질 것이다.

데이터 통신 시스템의 에시적인 실시예에서, 순방향 링크 데이터 전송은 하나의 액세스 포인트로부터 액세스 단말기에 의해 요구된 데이터율에서 하나 이상의 액세스 단말기로 발생한다. 역방향 링크 데이터 통신은 하나의 액세스 단말기로부터 하나 이상의 액세스 포인트로 발생할 수 있다. 데이터는 데이터 패킷으로 분할되며, 각 데이터 패킷은 하나 이상의 타임 슬롯을 통해 전송된다. 각 타임 슬롯에서, 액세스 포인트는 액세스 포인트와 통신하는 액세스 단말기 어느 것에도 데이터 전송을 유도할 수 있다.

초기에, 액세스 단말기는 미리 결정된 액세스 절차를 이용하여 액세스 포인트와 통신을 확립한다. 이렇게 접속된 상태에서, 액세스 단말기는 액세스 포인트로부터 데이터 메시지와 제어 메시지를 수산할 수 있으며, 데이터 메시지와 제어 메시지를 액세스 포인트에 전송할 수 있다. 액세스 단말기는 그후에 액세스 단말기의 구동 세트의 액세스 포인트로부터의 전송을 위해 순방향 링크를 모니터링한다. 구동 세트는 액세스 단말기와 통신하는 액세스 포인트의 리스트를 포함한다. 구체적으로, 액세스 단말기는 액세스 단말기에서 수신된, 구동 세트의 액세스 포인트로부터 순방향 링크 파일럿의 신호 대 간섭 및 잡음 비(SINR)를 측정한다. 수신된 파일럿 신호가 미리 결정된 가산 임계값 이상이거나 또는 미리 결정된 하락 임계값 이하이면, 액세스 단말기는 이것을 액세스 포인트에 보고한다. 액세스 포인트로부터의 후속 메시지는 액세스 단말기가 구동 세트에 액세스 포인트를 부가하거나 구동 세트로부터 액세스 포인트를 삭제하도록 한다.

전송할 데이터가 없는 경우에는, 액세스 단말기는 휴지 상태로 복귀하고 액세스 포인트로의 데이터율 정보 전송을 중단한다. 액세스 단말기가 휴지 상태에 있는동안, 액세스 단말기는 페이징 메시지에 대해 구동 세트의 하나 이상의 액세스 포인트로부터 제어 채널을 주기적으로 모니터링한다.

액세스 단말기로 전송되는 데이터가 있는 경우에는, 데이터는 중앙 제어기에 의해 모든 액세스 포인트에 전송되고 각 액세스 포인트에서 저장된다. 페이징 메시지는 그후에 하나 이상의 액세스 포인트에 의해 각각의 제어 채널상의 액세스 단말기에 전송된다. 액세스 포인트는 액세스 단말기가 액세스 포인트간에 스위칭할 경우에도 수신을 보장하기 위해 여러 액세스 포인트를 통해 동시에 모든 페이징 메시지를 전송할 수 있다. 액세스 단말기는 페이징 메시지를 수신하기 위해 하나 이상의 제어 채널상의 신호를 복조하고 디코딩한다.

페이징 메시지를 디코딩할 때, 그리고 데이터 전송이 완료될 때까지 각 타임 슬롯에 대해, 액세스 단말기는 액세스 단말기에 수신된, 액티브 세트의 액세스 포인트로부터의 순방향 링크 신호의 SINR을 측정한다. 순방향 링크 신호의 SINR은 각각의 파일럿 신호를 측정함으로써 획득될 수 있다. 액세스 단말기는 그후에 파라미터 세트에 기초하여 최상의 액세스 포인트를 선택한다. 파라미터 세트는 현재 및 이전의 SINR 측정치 및 비트 에러율 또는 패킷 에러율을 포함할 수 있다. 예를 들어, 최상의 액세스 포인트는 가장 큰 SINR 측정치에 기초하여 선택될 수 있다. 액세스 단말기는 그후에 최상의 액세스 포인트를 식별하고 선택된 액세스 포인트에 데이터율 제어 채널(이후로는 DRC 채널로 지칭함)상의 데이터율 제어 메시지(이후로는 DRC 메시지라 지칭함)를 전송한다. DRC 메시지는 요청된 데이터율 또는 선택적으로 순방향 링크 채널의 품질(예를 들어, SINR 측정치 자체, 비트 에러율 또는 패킷 에러율)을 포함할 수 있다. 예시적인 실시예에서, 액세스 단말기는 고유하게 액세스 포인트를 식별하는 월시 코드를 이용하여 특정 액세스 포인트에 DRC 메시지 전송을 유도할 수 있다. DRC 메시지 심볼은 고유한 월시 코드와 XOR 된다. 액세스 단말기의 구동 세트의 각 액세스 포인트는 고유한 월시 코드에 의해 식별되기 때문에, 정확한 월시 코드를 가지며, 액세스 단말기에 의해 수행되는 동일한 XOR 연산을 수행하는 선택된 액세스 포인트만이 정확하게 DRC 메시지를 디코딩할 수 있다. 액세스 포인트는 가능한 최고의 데이터율로 효율적으로 순방향 링크 데이터를 전송하기 위해 각 액세스 단말기로부터의 데이터율 제어 정보를 이용한다.

각 타임 슬롯에서, 액세스 포인트는 데이터 전송을 위해 페이징된 액세스 단말기중 하나를 선택할 수 있다. 액세스 포인트는 그후에 액세스 단말기로부터 수신된 DRC 메시지의 가장 최근 값에 기초하여 선택된 액세스 단말기에 데이터를 전송하기 위해 데이터율을 결정한다. 부가적으로, 액세스 포인트는 액세스 단말기에 전송되는 데이터 패킷에 식별 프리앰블을 첨부함으로써 특정 액세스 단말기로의 전송을 고유하게 식별한다. 예시적인 실시예에서, 프리앰블은 액세스 단말기를 고유하게 식별하는 월시 코드를 이용하여 확산된다.

예시적인 실시예에서, 데이터 전송 시스템의 순방향 링크 용량은 액세스 단말기의 데이터율 요청에 의해 결정된다. 순방향 링크 용량의 부가 이득은 지향성 안테나 및/또는 적응형 공간 필터를 이용하여 달성될 수 있다. 지향적인 전송을 제공하는 예시적인 방법 및 장치는 본 발명의 양수인에게 양도되고 여기서 참조로 통합하는 "다중 사용자 통신 시스템에서 전송 데이터율을 결정하는 방법 및 장치"란 명칭의 1995년 12월 20일 출원된 미국 특허 출원 No. 08/575,049 및 "직교 집중 빔, 섹터 및 피코셀을 제공하는 방법 및 장치"란 명칭의 1997년 9월 8일 출원된 미국 특허 출원 No. 08/925,521에 개시되어 있다.

고속 폐쇄-루프(FCL) 데이터율 제어 적응

HDR 시스템에서, 개방-루프 데이터율 적응 방식은 고속 피드백 채널을 이용하여 액세스 포인트가 순방향 데이터 링크상의 액세스 단말기에 데이터 패킷을 전송함과 동시에 액세스 단말기로부터 액세스 포인트로 DRC 메시지를 전송할 수 있도록 한다. 그러므로, 액세스 단말기는 수신 액세스 단말기측의 실제 SINR 조건에 따라 현재의 전송을 종료하거나 연장하도록 액세스 포인트에 명령할 수 있다. 예시적인 실시에에서, 최종 피드백 채널은 하기에 기술되는 가외의 정보를 전달하는데 이용된다.

HDR 시스템의 순방향 링크 데이터율은 38.4 kbps에서 2.456 Mbps로 변화한다. 다른 변조 파라미터뿐 아니라 슬롯의 번호에서의 각 패킷 전송의 지속시간은표 1에 기술되어 있다. 이 실시예에서, 슬롯은 1.666ms의 주기에 대응하거나 또는 등가적으로 2048칩은 칩율 1.2288Mcps로 전송된다.

예시적인 실시예에서, 다중 슬롯 패킷의 구조는 소정의 갭 슬롯이 아니라, 소정의 데이터 슬롯에서 데이터를 전달하기 위해 변경된다. 다중 슬롯 패킷이 예시적인 실시예에 따라 구성될 때, 다중 슬롯 패킷을 수신하는 액세스 터미널은 다른 목적을 위해 소정의 갭 슬롯 기간을 사용할 수 있다. 예를 들면, 액세스 터미널은 패킷이 지금까지 축적된 소프트 코드 심볼을 사용하여 정확히 디코딩될 수 있는지를 결정하기 위해 데이터 간의 시간을 사용할 수 있다. 액세스 터미널은 데이트 슬롯이 정확히 디코딩되는지를 결정하기 위해 다양한 방법을 사용할 수 있으며, 이러한 방법은 데이터에 관련된 CRC 비트를 조사하거나 수신된 파일럿의 SINR 및 트래픽 심볼을 기반으로 예측된 SINR을 평가하는 것을 포함하지만 이에 제한되지는않는다.

도 1은 다중 슬롯 패킷에 대한 예시적인 1 슬롯 갭의 인터레이스(interlace)된 구조의 다이어그램이며, 상기 소정의 데이터 슬롯 및 소정의 갭슬롯은 교차 패턴에서 인터레이스된다. 이러한 실시예는 이후에 1 슬롯 갭 패턴으로서 참조될 것이다. 다중 슬롯 패킷(100)은 교차 슬롯에 포함된 데이터와 함께 액세스 포인트로부터 액세스 터미널로 전송된다. 예를 들어, 만약 액세스 터미널이 테이블 1의 데이터 속도 2에 따라 전송중이면, 다중 슬롯내에는 8개의 데이터 슬롯이 존재하며, 데이터는 슬롯 1, 3, 5, 7, 9, 11, 13, 및 15에서 전달될 것이다. 슬롯 2, 4, 6, 8, 10, 12, 14, 및 16은 다중 슬롯 패킷 부분을 전송하기 위해 사용되지는 않을 것이다. 액세스 터미널로부터 DRC 메세지는 비어있는 슬롯에 관련된 시간 주기동안 액세스 포인트로 전송될 수 있다. 상기 예에서, 액세스 포인트가 8개의 슬롯 패킷 예의 전송에 관련된 갭 슬롯 동안 동일하거나 서로 다른 액세스 터미널에 또다른 데이터 패킷을 전송할 수 있다는 것은 분명할 것이다

DRC 메세지에 추가로, 이 실시예는 액세스 터미널의 수신 상태를 지시하는 액세스 터미널로부터 액세스 포인트로의 지시 메세지의 전송을 허용하며, 상기 지시 메세지는 STOP 지시 메세지 또는 EXTEND 지시 메세지를 포함하지만 이에 제한되지는 않는다. 이 실시예를 위해 본 명세서에서 설명된 지시 메세지의 사용은 뒤따른 다른 실시예에 대해 적용가능하도록 언급되어야만 한다.

HDR 시스템에서, 307.2kbps 및 그 이하의 데이터 속도로 패킷에 전송된 코드 심볼은 614.4kbps로 패킷에 전송된 코드 심볼의 반복이다. 일반적으로, 주어진 슬롯에 전송된 코드 심볼의 대부분은 패킷의 제 1슬롯에 전송된 코드 심볼의 쉬프트된 반복부이다. 더 낮은 데이터 속도는 주어진 낮은 패킷 에러 가능성에 대해 더 낮은 SINR을 요청한다. 따라서, 만약 액세스 터미널이 채널 조건이 불리하다고 결정하면, 액세스 터미널은 614.4kbps이하의 데이터 속도을 요청하는 DRC메세지를 전송할 것이다. 액세스 포인트는 그 후에 도 1 에서 설명된 구조에 따라 다중 슬롯 패킷을 전송한다. 그러나 만약 액세스 터미널이 개방 루프 속도 적응 알고리즘에 의해 원래 명시된 것 보다 덜 반복되는 코드 심볼을 요청하도록 실제 채널 조건이 향상된다면, 도 1에서 설명된 구조는 액세스 터미널이 역방향 링크 피드백 채널에서 STOP 지시 메세지와 같은 지시메세지를 전송하도록 허용할 것이다.

도 2는 STOP 지시 메세지의 사용을 설명하는 다이어그램이다. 액세스 포인트는 도 1의 인터레이트된 구조에 따라 데이터 패킷(200)을 전송한다. 슬롯 n, n+2, 및 n+4는 데이터를 전달하는 슬롯이다. DRC 메세지(210)는 슬롯 n, n+2, n+4, 및 n+6내의 데이터가 요청된 데이터 속도에 따른 전송을 위해 스케쥴링되도록 슬롯 주기 n-1동안 수신된다. 액세스 터미널이 n+6에 의해 전달된 더이상의 반복구를 수신하지 않고 완전한 데이터를 결정하기 위해 슬롯 n, n+2, 및 n+4에서 코드 심볼의 충분한 반복구를 수신하기 때문에, STOP 지시 메세지(220)는 액세스 터미널에 의해 전송된다. 따라서, 액세스 터미널은 새로운 데이터를 수신하도록 준비된다. STOP 지시 메세지(220)는 슬롯 n+5 동안 액세스 포인트에의해 수신된다. STOP 지시 메세지(220)를 수신하면, 액세스 포인트는 할당된 데이터 슬롯 n+6을 유지하는 반복구를 전송하는 것을 중지하고 슬롯 n+6에서 새로운 데이터 패킷의 전송을 시작할 것이다. 사용되지 않은 할당된 슬롯은 임의의 액세스 터미널로 향하는 또다른 패킷 전송에 재할당될 수 있다. 이러한 방식으로, 폐쇄 루프 속도 적응은 실제의 채널 조건이 평가된 채널 조건을 기반으로 하는 근본적인 DRC 메세지에 명시된 것 보다 더 높은 데이터 속도을 고려할 때 자원을 최적화하기 위해 수행될 수 있다. 상기 예에서, 원래 요청된 데이터 속도보다 4/3배 더 높은 유효 데이터 속도은 STOP 지시를 송신함에 따라 성취된다.

이러한 실시예의 또다른 측면에서, 지시 메세지는 실제 채널 조건이 평가된 채널 조건보다 더 나쁠때 마다 코드 심볼을 더 많이 반복할 수 있도록 액세스 터미널로부터 액세스 포인트로 전송될 수 있다. 지시 메세지는 EXTEND 지시 메세지로서 참조될 수 있다. EXTEND 지시 메세지의 또다른 사용은 한 슬롯 패킷이 액세스 터미널에 의해 부정확하게 디코딩될 때 많아진다. 이러한 경우에, 액세스 터미널은 명시된 슬롯에 전달된 데이터의 재전송을 요청하는 EXTEND 지시 메세지를 전송할 수 있다. 도 1의 구조는 액세스 포인트가 EXTEND 지시 메세지의 디코딩후에 확장된 데이터 슬롯으로 참조된 가장 가까운 슬롯에서 데이터를 재전송시키도록 허용한다. 도 3은 EXTEND 지시 메세지에 대한 사용을 설명한다. 데이터 패킷(300)은 도 1의 구조에 따라 구성되어 교차 슬롯은 갭 슬롯에 지정된다. DRC 메세지(310)는 데이터 슬롯 n에서 전송된 데이터에 대한 바람직한 속도를 제공하는 액세스 포인트에 의해 수신된다. 데이터는 또한 요청된 데이터 속도에 따라 슬롯 n+2에서 전송된다. 그러나 EXTEND 지시 메세지(320)는 슬롯 n+2에서 전달된 데이터를 디코딩하는 에러 때문에 데이터 슬롯 n+4에서 데이터 반복을 명령하는 액세스 포인트에의해 수신된다.

본 발명의 또다른 측면에서, 단일 슬롯 패킷은 평가된 SINR이 예를 들면, 80-90%의 패킷 성공 가능성과 같은 감소된 패킷 성공 가능성을 지시할 때, 요청될 수 있다. 수신된 단일 슬롯 패킷을 기반으로, 액세스 터미널은 제 1 슬롯 패킷이 정확히 디코딩되지 않았다면 패킷의 재전송을 요청하는 액세스 포인트에 대한 EXTEND 지시 메세지를 전송할 수 있다. 실시예의 이러한 측면은 높은 데이터 속도의 초기 전송에 의해 성취되는 향상된 데이터 효율에 대한 장점을 제공한다. 이러한 실시예에 따라서, 높은 데이터 속도의 전송은 실제 채널 조건에 따라 조절된다. 도 3은 또한 본 발명의 이러한 측면을 설명한다. 만약 DRC 메세지(310)가 307.2kbps의 데이터 요청을 전달한다면, 데이터는 요청된 데이터 속도로 슬롯 n 및 n+2에 전송된다. 그러나 만약 액세스 터미널이 채널 조건에서의 향상을 검출한다면, 액세스 터미널은 1.2Mbps의 데이터 요청를 전달하는 DRC 메세지를 전송할 수 있다. 액세스 포인트은 그후에 슬롯 n+5에서 1.2Mbps로 단일 슬롯 패킷을 전송한다. 갭 슬롯 n+6에 관련된 시간 동안, 액세스 터미널은 슬롯 n+5에서 데이터의 재전송을 필요로하는 채널 조건에서의 저하를 검출할 것이다. EXTEND 메세지(340)는 전송되고 액세스 포인트은 슬롯 n+5 및 n+7로 부터 데이터를 재전송한다.

한 예시적인 실시예에서, 액세스 터미널은 패킷마다 N_EXT(i) EXTEND 지시 메세지에 전송되도록 허용될 수 있으며, 상기 i = 1, 2,...,11은 테이블 1에서 설명된 데이터 속도 중 하나와 일치한다.

폐쇄 루프 속도 적응을 위해 상기 설명된 방식은 데이터 패킷이 하나 또는 두개의 슬롯을 포함하는 전송의 예이다. 확장된 데이터 슬롯이 이전에 전송된 코드 심볼의 반복부가 되는 코드 심볼을 전달하여, 확장된 데이터 슬롯의 코드 심볼은 신뢰성을 향상시키기 위해 디코딩 단계 이전의 수신된 코드 심볼을 가지고 유리하게 소프트 결합될 수 있다. 어떤 코드 심볼이 확장된 데이터 슬롯에서 전송되는지의 식별은 상세하게 실행되며 본 발명의 사상을 결과로 한다.

전술된 고속 폐쇄 루프 속도 적응 방법은 개방 루프 속도 적응 방식에 의해 사용된 동일한 고속 피드백 채널에 의존하여 실행될 수 있지만 또다른 개별적인 채널은 또한 본 발명의 사상을 변경하지 않고 폐쇄 루프 속도 적응 방법을 실행하는데 사용될 수 있다.

실행의 또다른 측면은 지시 메세지의 공식화이다. 실시예에서, 오직 두개의 지시 메세지, 즉 STOP 지시 메세지와 EXTEND 지시 메세지는 시스템 내에서 설계되며, 시스템은 지시 메세지를 전달하기 위해 오직 하나의 비트를 사용하여야 한다. DRC 메세지는 속도 선택 및 액세스 포인트 식별을 위해 다중 비트를 전달하지만, 만약 시스템이 사용상의 비트의 관계를 분간한다면 오직 한개의 비트만이 STOP 지시 메세지 또는 EXTEND 지시 메세지를 지시하기 위해 사용된다. 예를 들면, 지시 비트는 FCL 비트로 지정될 수 있다. 만약 액세스 포인트가 슬롯 n의 액세스 터미널로부터 FCL 비트의 존재를 검출한다면, 액세스 포인트는 이러한 액세스 터미널에 관한 다중 슬롯 패킷의 데이터 슬롯이 슬롯 n+1에서 전송을 위해 스케쥴링된다면 STOP 지시 메세지로서 FCL비트를 해석할 것이다. 그러나, 만약 패킷이 이러한 액세스 터미널에서 스케쥴링 되었다면, 그리고 요청된 데이터 속도에 따라 슬롯 n-1에서 정확히 종료되었다면, 액세스 포인트는 EXTEND 지시 메세지로서 FCL 비트를 해석할 것이다. 선택적으로, 만약 이전의 EXTEND 지시 메세지가 슬롯 n-1에서 정확하게 명시된 패킷의 슬롯의 재전송을 초래했으며 더 적은 N_EXTEXTEND 지시 메세지가 이러한 패킷에서 처리된다면, 액세스 포인트는 또한 FCL 비트를 EXTEND 지시 메세지로 해석할 수 있다. 만약 이러한 상황중 어떤것도 적용가능하지 않다면, 비트는 잘못된 경보로서 제외될 수 있다.

또다른 실시예에서, 지시 메세지는 예비 DRC 코드워드 중 하나를 사용함에 따라 개방 루프 DRC 메세지에 보존된 동일 피드백 채널에 전송될 수 있다. 그러나, 이러한 실시예에서, 액세스 터미널은 한번에 오직 하나의 메세지만 전송될 수 있기 때문에 DRC 메세지 및 STOP 지시메세지와 같은 지시메세지를 동시에 전송할 수 없다. 따라서, 액세스 터미널은 STOP 지시 메세지가 송신된 이후에 해제된 제 1 슬롯 동안 또다른 패킷에 공급되는 것이 방해될 것이다. 그러나, 다른 액세스 터미널은 제 1 슬롯 해제에 공급될 수 있다. 주어진 액세스 터미널에 대한 패킷이 연속하여 스케쥴링될 가능성이 감소되기 때문에 만약 액세스 포인트가 다수의 액세스 터미널을 공급한다면 이 실시예의 효율은 최대가 될수 있다.

또다른 실시예에서, 지시 메세지는 역방향 링크에서 여분의 월시(Walsh) 함수를 사용하여 생성될 수 있는 개별적으로 할당된 채널상에 전송될 수 있다. 이러한 접근은 FCL 채널의 신뢰성을 바람직한 레벨로 제어하도록 액세스 터미널을 허용하는 추가의 장점을 갖는다. 전술된 실시예에서, 오직 하나의 액세스 터미널이 임의의 주어진 시간에 전송되어야 함은 명백할 것이다. 그러므로, 역방향 링크 용량에 작용하지 않고 지시 메세지를 전송하기 위해 할당된 전력을 증가시키는 것이 적합하다.

전술된 바에따라, 엑세스 포인트는 갭 슬롯 동안 다른 액세스 터미널에 데이터를 전송함으로써 효율을 최대화 할 수 있다.

도 4는 다중 슬롯 패킷에 대한 예시적인 인터플레이스된 구조의 다이어그램이며, 상기 소정의 데이터 슬롯 및 소정의 갭 슬롯은 동일한 N 슬롯 패턴에서 교차된다. 이러한 실시예는 이하에서 동일한 N 슬롯 갭 패턴으로서 참조될 것이다. 다중 슬롯 패킷(400)은 모든 N^th슬롯에 포함된 데이터를 가지고 액세스 포인트으로부터 액세스 터미널로 전송된다. N-1슬롯들은 갭 슬롯들이며, 여기서 상기 접속 터미널은 이전 데이터 슬롯에서 수신된 상기 데이터를 디코딩하기 위해 상기 갭 슬롯들과 관련된 상기 지연을 이용할 수 있다. 당업계에서 알려진 것과 같이, 데이터 비트들의 블록들은 상기 데이터를 수신하여 상기 데이터 송신에서 에러가 있는지를 결정하기 위해 코딩에 의해 송신될 수 있다. 그러한 코딩 기술의 예는 순환 잉여 조사(CRC) 심벌들을 발생하는 것이다. 이러한 실시예의 한 관점에서, 갭들의 정규(uniform) 삽입에 의해 유발된 상기 지연은 상기 접속 터미널로 하여금 CRC 비트들을 디코드할 수 있도록 하며, 상기 데이터 슬롯들이 성공적으로 디코드되었는지를 결정할 수 있도록 한다. SINR 평가에 근거하여 지시 메시지를 전송하는 대신에, 상기 접속 터미널은 데이터 슬롯의 디코딩이 실제 성공 또는 실패하였는지에 근거하여 지시 메시지를 전송할 수 있다. 데이터를 디코드하는데 필요한 상기 시간은 보통 상기 패킷에 포함된 정보 비트들의 수에 비례한다. 따라서, 테이블 1에서 볼 수 있는 것과 같이, 더 높은 데이터 속도 패킷들은 디코딩하는데 더 많은 시간을 요구한다. N에 대한 최상의 값을 결정할 때, 최악의 지연은 엇갈림 기간(interlacing period)을 선택할 경우 고려되어야만 한다.

상기 실시예의 다른 관점은, 갭들의 정규 삽입에 유발된 상기 지연은 상기 데이터 슬롯들의 수신 동안에 상기 접속 터미널로 하여금 상기 평가된 SINR을 결정할 수 있도록 하며, 이롭게는 DRC 메시지를 송신하도록 한다.

추가적으로, 지연의 여분 슬롯들은 상기 접속 터미널로 하여금 상기 접속 지점으로 추가적인 메시지들을 송신할 수 있도록 다중-슬롯 패킷에 삽입될 수 있다.

한 개의 슬롯 갭 패턴 실시예에 대한 지시 메시지들의 송신과 유사한 방식으로, STOP 지시 메시지들과 EXTEND 지시 메시지들은 정규 N-슬롯 갭 패턴에서 사용될 수 있다. 추가적으로, 상기 시스템이 작동하는 동안 상기 비트의 내용을 구별하면, 지시 메시지들의 공식 표시(formulation)는 단지 하나의 비트를 사용하여 이루어질 수 있다. 예를 들어, 지시 비트는 FCL 비트로 지정될 수 있다. 만약 상기 접속 지점이 슬롯 n의 접속 터미널으로부터 FCL 비트의 존재를 탐지하면, 상기 접속 터미널로 보내지는 다중-슬롯 패킷의 데이터 슬롯이 슬롯 n+1에서 송신되도록 계획되는 경우, 상기 접속 지점은 상기 FCL 비트를 STOP 지시 메시지로 해석할 것이다. 그러나, 상기 접속 터미널로 계획된 패킷이면, 상기 접속 지점은 상기 FCL비트를 EXTEND 지시 메시지로 해석할 것이며, 요구된 데이터 속도에 따라 정확히 슬롯 n-p+1에서 끝나는데, 여기서 p는 접속 터미널로의 데이터 슬롯에 할당된 기간이다. 선택적으로, 이전 EXTEND 지시 메시지가 정확히 슬롯 n-p+1에 일정한 패킷의 슬롯 재선송을 유발하였으면, N_EXTEXTEND 지시 메시지들이 상기 패킷을 위해 처리되기 전에 상기 접속 지점은 또한 상기 FCL비트를 EXTEND 지시 메시지로 해석할 수 있다. 만약 이러한 상황 중 어떠한 것도 적용될 수 없으면, 상기 비트는 잘못된 경보로 삭제될 수 있다.

도5는 다중-슬롯 패킷들을 위한 엇갈린 구조(interlaced structure)의 또 다른 예의 다이어그램이며, 여기서 상기 소정의 데이터 슬롯들과 소정의 갭 슬롯들은 비정규(non-uniform) 슬롯 패턴으로 엇갈려진다. 본 발명의 상기 실시예는 상기 비정규 N-슬롯 갭 패턴으로 이하 언급될 것이다. 다중 슬롯 패킷(500)은 구조화되고 따라서 데이터 슬롯들 사이에서 엇갈린 지연들은 상기 데이터 속도의 함수이다. 속도 i, N(i)을 가지는 패킷의 데이터 슬롯 사이에서 요구되는 갭 슬롯들의 수는 고정되어 있고 모든 접속 터미널들과 접속 지점에 알려져 있다. 비록 이러한 실시예가 각 데이터의 패킷 대기 시간을 최소화 하더라도, 상기 패킷들의 송신을 계획할 때 상기 접속 지점들이 만족하여야 하는 일정 수의 제한들이 있다. 이러한 제한중 한 제한은 데이터 슬롯의 중첩을 방지하는 것이다.

비정규 슬롯 패턴의 예로, 도5의 상기 DRC 메시지들은 스태거(staggered)된 패턴으로 데이터를 송신하는데 사용될 수 있다. 상기 예에서, DRC 메시지(510)는슬롯 (n-2, n+2, n+6)에서 송신되는 데이터는 204.8 kbps로 송신될 것을 요구한다. DRC 메시지(520)는 921.6kbps에서 슬롯 n+1 및 n+3로 전송된다. DRC 메시지(530)는 슬롯(n+8)에서 1.2Mbps의 속도로 송신될 것을 요구한다. 비록 상기 각 DRC 메시지들이 주기적으로 송신되더라도, 상기 주기적 송신들은 비주기, 비정규 패턴을 생성하는데 결합되어 있다. DRC 메시지(520)에 의해 초기화되는 상기 데이터 패턴에 관한 제한이 있음을 유의하여야 한다. 두 개의 데이터 슬롯 사이에 한 개의 슬롯 갭을 가지고 있는 두 개의 데이터 패킷은 n이 아닌 n+1 또는 n-1에 송신을 시작하도록 계획될 수 있었다. 만약 상기 패턴이 n에서 시작되었다면, 현재의 슬롯 n+3의 데이터는 슬롯 n+2에 송신될 수 있었을 것이며, 이것은 DRC 메시지(510)로 계획된 상기 데이터 슬롯 패턴을 오버랩하였을 것이다.

한 개의 슬롯 갭 패턴의 실시예를 위한 지시 메시지의 송신과 유사한 방식으로, STOP 지시 메시지들과 EXTEND 지시 메시지들은 비정규 N-슬롯 갭 패턴에서 사용될 수 있다. 추가적으로, 상기 시스템이 작동하는 동안 상기 비트의 내용을 구별하면, 지시 메시지들의 공식 표시는 단지 하나의 비트를 사용하여 이루어질 수 있다. 예를 들어, 지시 비트는 FCL 비트로 지정될 수 있다. 만약 상기 접속 지점이 슬롯 n의 접속 터미널으로부터 FCL 비트의 존재를 탐지하면, 상기 접속 터미널로 보내지는 다중-슬롯 패킷의 데이터 슬롯이 슬롯 n+1에서 송신되도록 계획되는 경우, 상기 접속 지점은 상기 FCL 비트를 STOP 지시 메시지로 해석할 것이다. 그러나, 상기 접속 터미널로 계획된 패킷이면, 상기 접속 지점은 상기 FCL 비트를 EXTEND 지시 메시지로 해석할 것이며, 요구된 데이터 속도에 따라 정확히 슬롯 n-N(i)에서 끝나는데, 여기서 N(i)는 데이터 슬롯들 사이에서 요구되는 갭 슬롯들의 수이며 i는 데이터 속도 인덱스 수를 지시한다. 선택적으로, 이전 EXTEND 지시 메시지가 정확히 슬롯 n-N(i)에 일정한 패킷의 슬롯 재선송을 유발하였으면, N_EXTEXTEND 지시 메시지들이 상기 패킷을 위해 처리되기 전에 상기 접속 지점은 또한 상기 FCL비트를 EXTEND 지시 메시지로 해석할 수 있다. 만약 이러한 상황 중 어떠한 것도 적용될 수 없으면, 상기 비트는 잘못된 경보로 삭제될 수 있다.

상기 정규 슬롯 갭 패턴을 사용하면 비정규 슬롯 갭 패턴을 사용하는 것에 비해 여러 장점들이 이루어질 수 있으며, 그 반대의 경우에도 여러 장점들이 이루어 질 수 있다. 상기 정규 슬롯 갭 패턴을 사용하는 시스템은 모든 슬롯에 걸쳐 주기적 패턴들을 엇갈림으로써 최대 슬롯 효율성을 이룰 수 있다. 예를 들어, n, n+4, n+8...이 하나의 접속 터미널에 할당되는 정규 패턴에서, 제2 접속 터미널은 슬롯 n+1, n+5, n+9...에 할당될 수 있으며, 제3 접속 터미널은 슬롯 n+2, n+6, n+10...에 할당될 수 있으며, 제4 접속 터미널은 슬롯 n+3, n+7, n+11...에 할당될 수 있다. 이러한 방식으로, 모든 슬롯들은 상기 네트워크의 효율을 증가시키기 위해 완전히 활용된다. 그러나, 일정한 경우, 비정규 슬롯 갭 패턴을 구현하는 것이 보다 바람직할 수 있다. 예를 들어, 고속으로 데이터를 송신하는 동안에, 데이터의 하나의 슬롯만이 많은 양의 코드 심벌들을 가지고 송신된다. 그러한 경우에, 상기 접속 터미널은 상기 수신된 코드 심벌들을 디코드하기 위해 상당히 오랜 기간을 요구할 것이다. 따라서, 정규 슬롯 패턴의 상기 구현은 많은 양의 갭 슬롯들에의해 상당히 긴 기간을 요구할 것이며, 그것은 비효율적이다. 이러한 상황에서는 비정규 갭 슬롯 패턴이 바람직할 수 있다.

도6은 HDR 시스템에서 FCL 속도 제어를 수행하는 장치의 계통도이다. 접속 터미널(701)은 SINR 평가 구성요소(722)에서 접속 지점(700)으로부터 수신된 순방향 링크 신호의 세기에 근거하여 SINR 평가와 예견을 수행한다. SINR 평가 구성요소(722)로부터의 결과는 개방 루프 속도 제어 구성요소(722)로 전송되며, 상기 구성요소는 SINR 평가 구성요소(722)로부터의 결과에 상응하여 데이터 속도를 선택하기 위해 상기 개방 루프 속도 제어 알고리즘을 구현한다. 상기 개방 루프 속도 제어 구성요소(723)는 상기 역방향 링크를 통해 상기 접속 지점(700)으로 전송되는 DRC 메시지를 발생한다. 상기 DRC 메시지는 DRC 디코더(713)에서 디코드되며, 상기 결과는 상기 계획자(712)에 전송되어 상기 접속 지점(700)은 상기 DRC 메시지의 디코딩에 후에 따라오는 슬롯에서 상기 일정하게 요구되는 속도로 데이터 송신을 계획할 수 있다. 이상 설명되었던 상기 구성요소들은 상기 설명된 개방 루프 속도 조절 알고리즘을 수행한다는 것을 유의하여야 한다. 상기 FCL 속도 제어 프로세스는 상기 설명된 엇갈린 패킷들을 발생하는 상기 계획자(712)와 페루프 속도 제어 구성요소(725)에 의해 실현되며, 궁극적으로 상기 접속 터미널(701)이 FCL 속도 조절을 실현하도록 한다.

도6에서, 한 개-슬롯 갭 패턴은 두 개의 터미널들을 위해 동시에 작동하도록 계획자(712)에 의해 실현된다. 따라서, 상기 접속 지점(700)은 두 개의 독립적인 버퍼들을 유지하고 있으며, 새로운 슬롯 반복 또는 슬롯 확장을 발생하는데 필요한상기 코드 심벌들을 유지하기 위해 버퍼 A(710)와 버퍼 B(711)를 송신한다. 더 많은 송신 버퍼들이 이상 설명된 실시예에 상응하여 활용될 수 있다는 것에 유의하여야 한다.

접속 지점(700)은 데이터 패킷을 접속 터미널(701)로 송신한다. 상기 데이터 패킷을 수신하는 동안, 상기 접속 터미널(701)은 상기 SINR 평가 구성요소(722)로부터의 결과를 상기 페루프 속도 제어 구성요소(725)에 제공하거나 또는 선택적으로, 상기 접속 터미널(701)은 상기 디코더(720)으로부터의 상기 결과를 상기 페루프 속도 제어 구성요소(725)에 제공할 수 있다. 버퍼(721)는 상기 디코더(720)로부터 디코드된 정보를 상기 상위 계층 프로토콜로(여기서는 이것에 대해 설명되어 있지 않음) 순차적으로 전송할 때 돕기 위해 삽입될 수 있다. 상기 페루프 속도 제어 구성요소(725)는 상기 디코더(720) 또는 상기 SINR 평가 구성요소(722)로부터의 결과를 사용하여 지시 메시지를 발생할 것인지를 결정한다. 상기 지시 메시지는 역방향 링크를 통해 상기 접속 지점(700)으로 송신되며, 여기서 FCL 지시 디코더(714)는 상기 지시 메시지를 디코드하여, 상기 디코드된 지시 메시지를 상기 계획자(712)에 제공한다. 상기 계획자(712), DRC 디코더(713) 및 FCL 지시 디코더(714)는 접근 지점(700)에서 개별적인 구성요소들에 의해 실현될 수 있거나 또는 단일 프로세서와 메모리에 의해 실현될 수 있다. 이와 같이, 상기 디코더(720), 버터(721), SINR 평가 구성요소(722), 개방루프 속도 제어 구성요소(723), 버퍼(723) 및 페루프 속도 제어 구성요소(725)는 상기 접속 터미널(701)에서 개별적인 구성요소들에 의해 실현될 수 있으며 또는 메모리를 가지고 있는 단일 프로세서와 결합하여 실현될 수 있다.

출력 루프 속도 제어 구성요소(724)는 긴 기간 에러 통계를 계산하기 위해 삽입될 수 있다. 그러한 통계 계산의 결과는 개방루프 속도 제어 구성요소(723)와 페루프 속도 제어 구성요소(725) 모두를 조절하는데 사용될 수 있는 파라미터들의 세트를 결정하는데 사용될 수 있다.

이하 논의되는 것과 같이, 상기 FCL 속도 조절 방법은 STOP 지시 메시지 또는 EXTEND 지시 메시지와 같은 지시 메시지를 접속 지점으로 전송하도록 결정할 수 있다. 이러한 방법은 빠른 수정 메카니즘을 제공하여 개방 루프 속도 제어 구조의 부정확성을 보상하도록 한다. 다중-슬롯 패킷 송신은 상기 패킷을 디코드하는데 충분한 정보가 있으면 중단될 수 있다. 선택적으로, 진행중인 다중-슬롯 패킷 송신의 슬롯은 성공적인 디코딩이 보장되지 않으면, 반복될 수 있다.

빠른 속도 패킷이 성공적으로 디코드될 수 없으면, 상기 FCL 속도 조절 방법은 데이터의 연장된 슬롯의 송신을 허용하기 때문에, 또한 상기 개방 루프 속도 제어 구조가 적극적으로 더 빠른 속도로 한 개의 슬롯 패킷들을 요구함으로써 상기 출력 속도를 향상한다. 출력은 또한 상기 FCL 속도 조절 방법이 상기 개방 루프 속도 제어 알고리즘에 의해 기대되는 것보다 더 일찍 다중-슬롯 패킷을 중단할 때 또한 향상된다.

예를 들어, 개방 루프 제어 구조는 제1 슬롯의 끝 이후 거의 15%의 패킷 에러 속도(PER)와 상기 연장된 슬롯의 끝에서 거의 1%의 PER에 의해 한 개의 슬롯 패킷들을 사용하는 빠른 속도를 상기 개방 루프 속도 제어가 선택하도록 설계될 수있다. 확장된 슬롯은 적어도 평균 SINR의 3dB을 일정 시간 다이버시티와 펑쳐링 (puncturing)손실 감소에 추가하여 더한다. 다중-슬롯 패킷들에서, 상기 개방 속도 제어 알고리즘은 상기 패킷의 일반적인 끝에서 1%의 PER을 목표로 할 수 있다. 따라서, 감소된 수의 슬롯들을 가지고 패킷 성공의 확률은 크게 될 것이며, 기대된 속도보다 더 빠른 속도로 상응하게 된다. 추가적으로, 확장된 슬롯이 필요하다면, 성공적인 디코딩을 위한 여분의 여유도(margin)를 제공할 것이며, 따라서 지연된 재전송에 대한 요구가 감소하게 된다. 최상의 효율성에 대한 SINR 값들은 상기 네트워크에서 실현되는 여러 변조 기술들에 상응하여 변화하며, 따라서 임계값들로서 여러 SINR 값들의 실현 가능성은 이상 설명된 상기 실시예들에 한정되지 않는다는 것을 유의하여야 한다.

추가적으로, STOP, EXTEND을 발생할 것인지 또는 SINR 계산에 근거하여 FCL 지시를 발생하지 않을지에 대한 결정은 매우 적극적이어서는 않되며, 그렇지 않으면 상기 페루프 속도 제어 알고리즘이 실수로 패킷이 정확히 디코드될 수 있다고 추측할 패킷 에러의 가능성에 의해 패킷 에러들의 가능성이 지배될 것이다.

상기 바람직한 실시예들의 이전 설명은 당업자가 본 발명을 실시할 수 있도록 기재되어 있다. 이러한 실시예들에 대한 여러 수정은 당업자에게 자명하며, 발명적인 능력없이도 이상 정의된 일반적인 원칙들은 다른 실시예에 적용될 수 있다. 따라서, 본 발명은 이하 공시된 실시예들에 한정되지 않으며, 이상 공시된 새로운 특징들이나 원칙들에 상응하는 최광의로 해석된다.

Claims

통신 네트워크의 데이터 스루풋율을 증가시키기 위한 방법으로서,

액세스 포인트에서 다수의 데이터 슬롯 및 다수의 갭 슬롯을 발생시키는 단계를 포함하는데, 상기 다수의 데이터 슬롯은 다수의 패킷을 형성하기 위하여 다수의 갭 슬롯과 인터리빙되며;

상기 다수의 패킷을 액세스 터미널에 전송하는 단계와;

상기 액세스 터미널에서 상기 다수의 패킷을 검출하는 단계를 포함하며, 상기 액세스 터미널은 수신상태를 지시하는 적어도 하나의 지시 메시지를 상기 액세스 포인트에 전송하는 방법.
제 1항에 있어서, 상기 다수의 데이터 슬롯은 교번 패턴으로 상기 다수의 갭 슬롯과 인터리빙되는 것을 특징으로 하는 방법.
제 1항에 있어서, 상기 다수의 데이터 슬롯은 모든 N 번째 슬롯이 갭 슬롯이도록 상기 다수의 갭 슬롯과 인터리빙되는 것을 특징으로 하는 방법.
제 1항에 있어서, 상기 다수의 데이터 슬롯은 비주기적인 구조에 따라 다수의 갭 슬롯과 인터리빙되는 것을 특징으로 하는 방법.
액세스 포인트로부터 액세스 터미널로의 전송시 데이터 스루풋율을 증가시키기 위한 방법으로서,

상기 액세스 터미널로의 전송을 위하여 상기 액세스 포인트에서 다수의 데이터 패킷을 발생시키는 단계를 포함하는데, 상기 다수의 데이터 패킷의 각각은 적어도 하나의 슬롯을 포함하며, 상기 액세스 포인트는 상기 다수의 데이터 패킷의 각각에서 각각의 슬롯을 데이터 슬롯 또는 갭 슬롯으로서 지시하며;

상기 다수의 데이터 패킷을 초기 데이터율로 상기 액세스 터미널에 전송하는 단계와;

상기 액세스 터미널에서, 추정된 채널 파라미터 세트를 결정하는 단계와;

상기 추정된 채널 파라미터 세트에 기초하여 데이터 요구 메시지를 상기 액세스 포인트에 전송하는 단계를 포함하는데, 상기 다수의 데이터 패킷을 상기 액세스 터미널에 전송하는 상기 단계는 상기 데이터 요구 메시지에 따라 실행되며;

상기 액세스 터미널에서 실제 채널 파라미터 세트를 결정하는 단계와;

만일 상기 실제 채널 파라미터 세트가 소정의 품질값을 초과하면 지시 메시지를 상기 액세스 포인트에 전송하는 단계를 포함하는데, 상기 전송단계는 적어도 하나의 갭 슬롯과 연관된 시간주기동안 실행되며;

상기 액세스 포인트에서 수신된 지시 메시지에 따라 상기 액세스 터미널로의 전송을 위한 다음 데이터 패킷을 수정하는 단계를 포함하는 방법.
제 5항에 있어서, 상기 지시 메시지는 만일 실제 채널 파라미터 세트가 상기추정된 채널 파라미터 세트와 연관된 잡음레벨보다 낮은 잡음 레벨을 지시하면 중지 지시 메시지인 것을 특징으로 하는 방법.
제 5항에 있어서, 상기 지시 메시지는 만일 상기 실제 채널 파라미터 세트가 상기 추정된 채널 파라미터 세트와 연관된 잡음 레벨보다 높은 레벨이면 확장 지시 메시지인 것을 특징으로 하는 방법.
제 5항에 있어서, 상기 지시 메시지는 슬롯 n 동안 수신된 비트를 포함하며, 상기 액세스 포인트는 교번 패턴에 따라 상기 다수의 데이터 패킷에서 각각의 슬롯을 지시하며,

액세스 터미널로의 전송을 위하여 다음 데이터 패킷을 수정하는 상기 단계는,

상기 다수의 데이터 패킷중 하나의 반복이 슬롯 n+1에 대하여 미리 스케줄링되어 있는 경우 상기 비트가 전송종료요구인지를 결정하는 단계,

미리 전송된 패킷이 슬롯 n+1에서 전송을 종료한 경우 상기 비트가 재전송요구인지를 결정하는 단계,

이전의 지시비트가 슬롯 n-1에서 이미 전송된 패킷의 재전송을 지시하고 소정수의 재전송 이하의 재전송이 상기 다수의 데이터 패킷에 대하여 이미 처리된 경우에 상기 비트가 재전송 요구인지를 결정하는 단계, 및

조건이 만족되지 않는 경우 비트가 거짓 알람인지를 결정하는 단계를포함하는 것을 특징으로 하는 방법.
제 5항에 있어서, 상기 지시 메시지는 슬롯 n 동안 수신된 비트를 포함하며, 상기 액세스 포인트는 주기 p에 따라 상기 다수의 데이터 패킷에서 각각의 슬롯을 지시하며,

액세스 터미널로의 전송을 위하여 다음 데이터 패킷을 수정하는 상기 단계는

다수의 데이터 패킷중 하나의 반복이 슬롯 n+1에 대하여 미리 스케줄링되어 있는 경우 상기 비트가 전송종료요구인지를 결정하는 단계,

미리 전송된 패킷이 슬롯 n+1에서 전송을 종료한 경우 상기 비트가 재전송요구인지를 결정하는 단계,

이전의 지시비트가 슬롯 n-p+1에서 이미 전송된 패킷의 재전송을 지시하고 소정수의 재전송 이하의 재전송이 상기 다수의 데이터 패킷에 대하여 이미 처리된 경우에 상기 비트가 재전송 요구인지를 결정하는 단계, 및

조건이 만족되지 않는 경우 비트가 거짓 알람인지를 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
제 5항에 있어서, 상기 지시 메시지는 슬롯 n동안 수신된 비트를 포함하며,

액세스 터미널로의 전송을 위하여 다음 데이터 패킷을 수정하는 상기 단계는

다수의 데이터 패킷중 하나의 반복이 슬롯 n+1에 대하여 미리 스케줄링되어 있는 경우 상기 비트가 전송종료요구인지를 결정하는 단계,

미리 전송된 패킷이 슬롯 n-N(i)에서 전송을 종료하는 경우 상기 비트가 재전송요구인지를 결정하는 단계를 포함하는데, 상기 N(i)는 데이터 슬롯간의 다수의 갭 슬롯이며, 상기 i는 데이터율 인덱스 번호를 나타내며;

이전의 지시비트가 슬롯 n-N(i)에서 이미 전송된 패킷의 재전송을 지시하고 소정수의 재전송 이하의 재전송이 상기 다수의 데이터 패킷에 대하여 이미 처리된 경우에 상기 비트가 재전송 요구인지를 결정하는 단계, 및

조건이 만족되지 않는 경우 비트가 거짓 알람인지를 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
제 5항에 있어서, 상기 실제 채널 파라미터 세트는 신호대 간섭 및 잡음비를 포함하는 것을 특징으로 하는 방법.
제 5항에 있어서, 상기 실제 채널 파라미터 세트 결정단계는 패킷 에러 이벤트를 결정하기 위하여 상기 액세스 터미널에서 상기 다수의 데이터 패킷을 디코딩하는 단계를 포함하며, 상기 패킷 에러 이벤트는 양호한 데이터 패킷 수신 또는 불량 데이터 패킷 수신을 지시하는 것을 특징으로 하는 방법.
제 12항에 있어서, 액세스 터미널에서 다수의 데이터 패킷을 디코딩하는 상기 단계는,

다수의 순환 중복검사(CRC) 비트를 디코딩하는 단계와;

상기 디코딩된 다수의 CRC 비트와 추정된 품질 메트릭스를 비교하는 단계를 포함하며, 상기 추정된 품질 메트릭스는 상기 추정된 채널 파라미터 세트로부터 계산되는 것을 특징으로 하는 방법.
제 5항에 있어서, 지시 메시지를 액세스 포인트에 전송하는 상기 단계는,

전송 에러에 대한 확률값을 결정하기 위하여 코드 심볼을 처리하는 단계와;

상기 전송 에러에 대한 확률값이 소정값보다 큰 경우 확장 지시 메시지를 전송하는 단계를 포함하는 것을 특징으로 하는 방법.
제 12항에 있어서, 상기 지시 메시지는 슬롯 n동안 수신된 비트를 포함하며, 상기 액세스 포인트는 교번 패턴에 따라 상기 다수의 데이터 패킷에서 각각의 슬롯을 지시하며;

액세스 터미널로의 전송을 위하여 다음 데이터 패킷을 수정하는 상기 단계는

다수의 데이터 패킷중 하나의 반복이 슬롯 n+1에 대하여 미리 스케줄링되어 있는 경우 상기 비트가 전송종료요구인지를 결정하는 단계,

미리 전송된 패킷이 슬롯 n-1에서 전송을 종료한 경우 상기 비트가 재전송요구인지를 결정하는 단계,

이전의 지시비트가 슬롯 n-1에서 이미 전송된 패킷의 재전송을 지시하고 소정수의 재전송 이하의 재전송이 상기 다수의 데이터 패킷에 대하여 이미 처리된 경우에 상기 비트가 재전송 요구인지를 결정하는 단계, 및

조건이 만족되지 않는 경우 비트가 거짓 알람인지를 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
제 12항에 있어서, 상기 지시 메시지는 슬롯 n동안 수신된 비트를 포함하며, 상기 액세스 포인트는 주기 p에 따라 상기 다수의 데이터 패킷에서 각각의 슬롯을 지시하며,

액세스 터미널로의 전송을 위하여 다음 데이터 패킷을 수정하는 상기 단계는

다수의 데이터 패킷중 하나의 반복이 슬롯 n+1에 대하여 미리 스케줄링되어 있는 경우 상기 비트가 전송종료요구인지를 결정하는 단계,

미리 전송된 패킷이 슬롯 n-p+1에서 전송을 종료한 경우 상기 비트가 재전송요구인지를 결정하는 단계,

이전의 지시비트가 슬롯 n-p+1에서 이미 전송된 패킷의 재전송을 지시하고 소정수의 재전송 이하의 재전송이 상기 다수의 데이터 패킷에 대하여 이미 처리된 경우에 상기 비트가 재전송 요구인지를 결정하는 단계, 및

조건이 만족되지 않는 경우 비트가 거짓 알람인지를 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
제 12항에 있어서, 상기 지시 메시지는 슬롯 n중에 수신된 비트를 포함하며,

액세스 터미널로의 전송을 위하여 다음 데이터 패킷을 수정하는 상기 단계는

다수의 데이터 패킷중 하나의 반복이 슬롯 n+1에 대하여 미리 스케줄링되어 있는 경우 상기 비트가 전송종료요구인지를 결정하는 단계,

미리 전송된 패킷이 슬롯 n-N(i)에서 전송을 종료하는 경우 상기 비트가 재전송요구인지를 결정하는 단계를 포함하는데, 상기 N(i)는 데이터 슬롯간의 다수의 갭 슬롯이며, 상기 i는 데이터율 인덱스 번호를 나타내며;

이전의 지시비트가 슬롯 n-N(i)에서 이미 전송된 패킷의 재전송을 지시하고 소정수의 재전송 이하의 재전송이 상기 다수의 데이터 패킷에 대하여 이미 처리된 경우에 상기 비트가 재전송 요구인지를 결정하는 단계, 및

조건이 만족되지 않는 경우 비트가 거짓 알람인지를 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
액세스 포인트로부터 액세스 터미널로의 전송시 데이터 스루풋율을 증가시키기 위한 시스템으로서, 상기 액세스 터미널로의 전송을 위하여 다수의 인터리빙된 데이터 슬롯 및 갭 슬롯을 발생시키도록 구성된 프로세서를 상기 액세스 포인트에서 포함하는 시스템.
제 18항에 있어서, 상기 다수의 인터리빙된 데이터 슬롯 및 갭 슬롯을 디코딩하며, 상기 액세스 포인트로부터 상기 액세스 터미널로의 전송과 연관된 품질값을 결정하며, 상기 품질값에 따라 전송하기 위한 데이터율 요구 메시지를 발생시키며, 상기 품질값에 따라 지시 메시지를 발생시키도록 구성된 프로세서를 상기 액세스 터미널에서 더 포함하며, 상기 지시 메시지는 적어도 하나의 갭 슬롯과 연관된시간주기동안 발생하여 상기 액세스 포인트에 전송되는 것을 특징으로 하는 시스템.
제 19항에 있어서, 상기 품질값은 채널 잡음 및 간섭값에 의해 결정되는 것을 특징으로 하는 시스템.
제 19항에 있어서, 상기 품질값은 상기 디코딩된 다수의 데이터 슬롯에 기초하여 패킷 에러값에 의하여 결정되는 것을 특징으로 하는 시스템.
개방루프 데이터율 제어 프로세스를 조절하기 위한 방법으로서,

액세스 포인트에 배치되며, 다수의 인터리빙된 데이터 슬롯 및 갭 슬롯을 스케줄링하기 위한 스케줄러를 포함하는데, 상기 스케줄은 순방향 링크 채널을 통해 전송될 데이터를 저장하는 적어도 하나의 버퍼에 접속되며;

상기 스케줄러에 접속되며, 역방향 링크 채널을 통해 수신된 다수의 데이터 요구 메시지를 디코딩하고 데이터율 요구 정보를 상기 스케줄러에 입력하기 위한 데이터율 요구 메시지 디코더와;

상기 스케줄러에 접속되며, 상기 역방향 링크 채널을 통해 수신된 다수의 지지 메시지를 디코딩하며 상기 디코딩된 지시 메시지를 상기 스케줄러에 입력하기 위한 지시 메시지 디코더를 포함하는 장치.
개방 루프 데이터율 제어 프로세스를 조절하기 위한 장치로서,

상기 액세스 터미널에 배치되며, 순방향 링크 채널과 연관된 품질값을 결정하기 위한 추정 엘리먼트와;

상기 추정 엘리먼트에 접속되며, 다수의 데이터율 요구 메시지를 발생시키기 위한 개방루프 데이터율 제어 엘리먼트를 포함하는데, 상기 개방 루프 데이터율 제어 엘리먼트는 상기 추정 엘리먼트로부터 수신된 품질값을 사용하여 상기 다수의 데이터율 요구 메시지의 내용을 결정하며;

상기 추정 엘리먼트로부터의 품질값 또는 상기 디코더로부터의 에러값중 하나에 기초하여 다수의 지시 메시지를 발생시키기 위하여 디코더 및 상기 추정 엘리먼트에 접속된 폐쇄 루프 데이터율 제어 엘리먼트를 포함하는데, 상기 디코더는 상기 순방향 링크 채널을 통해 수신된 다수의 인터리빙된 데이터 슬롯 및 갭 슬롯을 디코딩하도록 구성되며;

상기 디코더 및 상기 추정 엘리먼트에 접속되며, 임계값 세트에 따라 상기 폐쇄 루프 데이터율 제어 엘리먼트를 인에이블하기 위한 제어기를 포함하는 장치.