KR20020087766A - 반도체의 에어 캐비티 패키지 및 그 패키징 방법 - Google Patents

반도체의 에어 캐비티 패키지 및 그 패키징 방법 Download PDF

Info

Publication number
KR20020087766A
KR20020087766A KR1020010026767A KR20010026767A KR20020087766A KR 20020087766 A KR20020087766 A KR 20020087766A KR 1020010026767 A KR1020010026767 A KR 1020010026767A KR 20010026767 A KR20010026767 A KR 20010026767A KR 20020087766 A KR20020087766 A KR 20020087766A
Authority
KR
South Korea
Prior art keywords
molding
lead
dam
package
lead frame
Prior art date
Application number
KR1020010026767A
Other languages
English (en)
Other versions
KR100380223B1 (ko
Inventor
데이비드 전
스테판무 김
Original Assignee
주식회사 아큐텍반도체기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아큐텍반도체기술 filed Critical 주식회사 아큐텍반도체기술
Priority to KR10-2001-0026767A priority Critical patent/KR100380223B1/ko
Publication of KR20020087766A publication Critical patent/KR20020087766A/ko
Application granted granted Critical
Publication of KR100380223B1 publication Critical patent/KR100380223B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명에 따른 반도체의 에어 캐비티 패키지는, 프레임부와, 상기 프레임부의 각 면으로부터 중심 내측으로 소정 범위까지 방사상 대향 연장되어 서로 대향한 각각의 단부들을 지지부로하여 반도체 소자를 탑재하기 위한 복수의 리드로 구성되며, 몰딩시 상기 반도체 소자가 탑재되는 범위내의 상기 각 리드의 단부는 반도체 소자의 탑재 구동시 노출 표면적을 증대하도록 확장되고 하프 에칭 가공되어 단이진 리드프레임을 포함하여, 반도체 소자의 탑재부와 와이어본딩부를 소정 범위에 포함하면서 몰딩 영역을 구획하고 몰딩용 커버와 결합되도록 소정의 단면 형상을 갖는 테두리의 몰딩댐을 상기 리드프레임 상면의 소정 범위에 형성하며, 동시에 상기 리드프레임의 하부에는 패키지의 전체 높이가 낮아지도록 몰딩하고 열방출판으로 작용하도록 각 리드의 하면 일부를 노출시키기 위해, 상기 몰딩댐 내에서 상기 각 리드 사이의 공간부 및 하프에칭부에 몰딩 컴파운드를 주입하여 하프에칭 되지 않은 리드의 하면과 동일 평면이 되는 높이까지 몰딩하고, 상기 몰딩된 상기 리드프레임의 몰딩댐내의 각 리드의 단부에 걸쳐 반도체 소자를 탑재한 이후, 상기 소정 단면 형상의 몰딩댐과 커플링되는 결합부를 밑면에 갖는 몰딩용 커버를 결합하여 패키지의 부피를 감소시키고 열을 보다 용이하게 방출하도록 하였다.

Description

반도체의 에어 캐비티 패키지 및 그 패키징 방법{AIR CAVITY PACKAGE FOR SEMICONTUCTOR AND METHOD FOR PACKAGING THEREOF}
본 발명은 에어 캐비티 패키징 방법에 관한 것으로, 보다 상세하게는 반도체의 패키징을 위해 하프 에칭된 리드프레임을 사용하여 몰딩 패키지의 크기를 감소시키고 리드를 노출시키고 커버를 사용하여 몰딩함으로써 열방출량을 향상시키기 위한 반도체 소자의 에어 캐비티 패키징 방법에 관한 것이다.
통상적으로 반도체 소자를 리드프레임에 실장하여 패키지화하기 위한 준비로서, 먼저 리드프레임이 준비되어야 하는데, 통상적으로 이러한 반도체 패키지용 리드프레임은 에칭(etching)에 의해 제조되고 있다.
상기 리드프레임 제조의 에칭 방식은 리드프레임의 설계가 완료된 상태에서 자재를 전처리하는 세정단계, 포토레지스트 코팅단계, 노광단계, 현상단계, 에칭단계, 박리단계, 및 도금단계와 리드프레임의 종류에 따라 탑재부를 하측으로 절곡하는 절곡단계(downset step)와 테이핑단계의 후처리단계 등으로 이루어져 있다.
일반적으로 반도체의 페키징은 상술한 바와 같은 방법으로 제조된 리드프레임상에 반도체 소자를 탑재하여, 와이어본딩 공정에서 반도체 소자와 리드프레임의 각 리드에 와이어를 연결시킨 후 반도체와 와이어와 각 리드의 일부를 포함하는 영역을 몰딩함으로써 내부 회로의 외부로부터의 물리적인 힘과 회로기능 작동성을 보호하는 소정 형태의 반도체패키지로 성형된다.
그런데, 이러한 종래 방법의 반도체 패키징을 위한 몰딩은 통상적으로 반도체 소자가 탑재된 리드프레임을 상,하 금형으로 클램핑하고 상기 반도체소자와 리드프레임에 직접 런너 및 게이트를 통해 몰딩 컴파운드를 주입하고 몰딩시켜 봉지시키는 것으로써, 몰딩시 반도체 소자에 직접 접촉하게 되는 고온의 몰딩 컴파운드에 의해 반도체 소자의 성능이 저하되는, 즉, 유전율 간섭, 압전 현상으로 인한 노이즈 발생, 불순물에 의한 소자 부식등의 문제점을 갖고 있었다.
또한, 반도체 소자가 탑재된 리드프레임을 전체적으로 봉지하는 몰딩에 의해 반도체 소자의 작동시 발생되는 열로 인해 소자의 작동성능이 저하되며 전체적인 몰딩으로 인해 패키지의 부피가 증가되며, 상기 반도체 소자의 작동시 발생되는 열을 방지하기 위해 경우에 따라서는 방열판을 내장해야 했는데, 이러한 방열판의 내장은 패키징 공정을 복잡하게 하고 반도체 소자의 패키지 부피가 더욱 커지는 등의 문제점을 갖고 있었다.
따라서, 본 발명은 상술한 문제점을 감안하여 이루어진 것으로서, 본 발명의 목적은 반도체 소자의 작동시 발생되는 열을 방출시키기 위해 별도의 열 방출판을 구비할 필요가 없이, 직접 리드를 통해 열을 방출할 수 있는 반도체 소자의 에어 캐비티 패키지 및 그 패키징 방법을 제공하는 것이다.
본 발명의 다른 목적은 리드프레임의 리드 중 소정 범위를 하프 에칭하여 몰딩함으로써, 그 부피가 감소되고 또한 추가적으로 상기 하프에칭부에 로킹홀을 형성함으로써, 몰딩이 견고하게 이루어지는 반도체 소자의 에어 캐비티 패키지 및 그 패키징 방법을 제공하는 것이다.
도1a는 본 발명의 바람직한 실시예에 따라 제조된 리드프레임의 하부 사시도이다.
도1b는 본 발명의 바람직한 실시예에 따라 제조된 리드프레임의 저면도이다.
도1c는 본 발명의 바람직한 실시예에 따라 제조된 리드프레임의 평면도이다.
도2a는 본 발명의 바람직한 실시예에 따라 제조된 리드프레임에 몰딩 처리한 상부 사시도이다.
도2b는 본 발명의 바람직한 실시예에 따라 제조된 리드프레임에 몰딩 처리한 저면도이다.
도2c는 본 발명의 바람직한 실시예에 따라 제조된 리드프레임에 몰딩 처리한 평면도이다.
도3은 본 발명에 따라 커버를 씌우기 위한 에어 캐비티 패키지의 단면도를 도시한다.
도4a는 본 발명에 따른 에어 캐비티 패키지용 커버의 평면도이다.
도4b는 본 발명에 따른 에어 캐비티 패키지용 커버의 배면 사시도이다.
<도면의 주요부분에 대한 부호의 설명>
9;반도체 소자10;리드프레임
11;프레임부13a-13h;리드
15;리드지지부17;리드확장단부
19;식별부21,22;로킹홀
23;비아홀25;몰딩댐
27;공간부29;와이어
30;베이스부40;커버
41;결합부
이와 같은 목적을 달성하기 위하여 본 발명에 의한 반도체의 에어 캐비티 패키징 방법에 있어서, 프레임부와, 상기 프레임부의 각 면으로부터 중심 내측으로 소정 범위까지 서로 대향으로 방사상 연장되어 상기 서로 대향한 각각의 단부들을 지지부로하여 반도체 소자를 탑재하기 위한 복수의 리드를 포함하며, 몰딩시 상기 반도체 소자가 탑재되는 범위내의 상기 각 리드의 단부는 반도체 소자의 탑재 구동시 노출 표면적을 증대하도록 확장되고 하프 에칭 가공되어 단이진 리드프레임을 준비하는 단계; 반도체 소자의 탑재부와 와이어본딩부를 소정 범위안에 포함하면서 몰딩 영역을 구획하고 몰딩용 커버와 결합되도록 소정의 단면 형상을 갖는 테두리의 몰딩댐을 상기 리드프레임 상면의 소정 범위에 형성하며, 동시에 상기 리드프레임의 하부에는 패키지의 전체 높이가 낮아지도록 몰딩하고 열방출판으로 작용하도록 각 리드의 하면 일부를 노출시키기 위해, 상기 몰딩댐 내에서 상기 각 리드 사이의 공간부 및 하프에칭부에 몰딩 컴파운드를 주입하여 하프에칭 되지 않은 리드의 하면과 동일 평면이 되는 높이까지 몰딩하는 단계; 및 상기 몰딩된 상기 리드프레임의 몰딩댐내의 각 리드의 단부에 걸쳐 반도체 소자를 탑재한 이후, 상기 소정 단면 형상의 몰딩댐과 커플링되는 결합부를 밑면에 갖는 몰딩용 커버를 결합하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 본 발명의 패킹징 방법에 따라 제조된 반도체의 에어 캐비티 패키지는, 프레임부와, 상기 프레임부의 각 면으로부터 중심 내측으로 소정 범위까지 방사상 대향 연장되어 서로 대향한 각각의 단부들을 지지부로하여 반도체 소자를 탑재하기 위한 복수의 리드로 구성되며, 몰딩시 상기 반도체 소자가 탑재되는 범위내의 상기 각 리드의 단부는 반도체 소자의 탑재 구동시 노출 표면적을 증대하도록 확장되고 하프 에칭 가공되어 단이진 리드프레임을 포함하여, 반도체 소자의 탑재부와 와이어본딩부를 소정 범위안에 포함하면서 몰딩 영역을 구획하고 몰딩용 커버와 결합되도록 소정의 단면 형상을 갖는 테두리의 몰딩댐을 상기 리드프레임 상면의 소정 범위에 형성하며, 동시에 상기 리드프레임의 하부에는 패키지의 전체 높이가 낮아지도록 몰딩하고 열방출판으로 작용하도록 각 리드의 하면 일부를 노출시키기 위해, 상기 몰딩댐 내에서 상기 각 리드 사이의 공간부 및 하프에칭부에 몰딩 컴파운드를 주입하여 하프에칭 되지 않은 리드의 하면과 동일 평면이 되는 높이까지 몰딩하고, 상기 몰딩된 상기 리드프레임의 몰딩댐내의 각 리드의 단부에 걸쳐 반도체 소자를 탑재한 이후, 상기 소정 단면 형상의 몰딩댐과 커플링되는 결합부를밑면에 갖는 몰딩용 커버를 결합하는 것을 특징으로 한다.
이하, 본 발명의 일 실시예에 관하여 첨부한 도면을 참조하여 상세하게 설명한다.
도1a 내지 1c는 본 발명의 바람직한 실시예에 따라 제조된 리드프레임(10)의 하부 사시도, 평면도 및 저면도를 도시하고 있다. 에어 캐비티 패키지를 위한 리드프레임(10)은 사각형의 프레임부(11)를 포함하는데, 변형적으로, 프레임부(11)는 필요에 따라 다각형의 형상으로 이루어질 수도 있다. 상기 실시예의 프레임부(11)는 네 면으로부터 각각 중심으로 방사상 연장되는 리드(13a-13h)를 구비하되, 네 개의 면 중 대향하는 두 면에는 각각 3개의 리드(13c-13e, 13f-13h), 나머지 두 개의 대향면에는 중앙에 각각 하나의 리드(13a,13b)를 구비하며, 상기 하나의 리드(13a,13b) 양측에는 상기 3개의 리드가 구비된 면의 중앙의 리드(13d,13g)를 제외한 좌,우 양측 최 외곽의 리드(13c,13e,13f,13h)를 각각 지지하기 위한 하프에칭으로 형성된 지지부(15)가 형성되어 있다.
상기한 리드프레임의 리드들(13a-13h)은 중심을 향해 연장되며 일부 리드(13a,13b,13d,13g)들의 상부에 반도체소자를 직접 탑재하도록, 반도체 소자를 탑재할 리드의 표면적을 충분히 확보하기 위해 도면에 도시되어 있는 바와 같이 리드의 상면 단부측에서 본래의 리드의 폭 및 길이보다 확장된 리드의 확장단부(17)를 형성하며, 하부면은 하프에칭을 통해 본래의 리드(13a-13h) 형상으로 형성되어 있다. 즉, 이하에 기술될 몰딩공정에서 상기 하부의 하프에칭부(15,17)도 같이 몰딩되어 하프 에칭되지 않은 리드(13a-13h)만이 하부면에 노출되는 데 반해 리드프레임의 상부는 하프에칭된 리드확장단부(17)의 넓은 면까지 노출되어 반도체 소자(9)를 탑재하기에 용이하도록 하프에칭으로 인한 단이 형성되어 있다.
상기한 리드의 하프에칭부(15,17)에는 도1a 내지 1c에 도시된 바와 같이, 최초 리드프레임 제조 공정에서 리드프레임의 소정 리드(13b)의 위치를 식별하도록 형성되는 식별부(19)가 구비되어 있다. 그 형태는 제한되지 않고 리드프레임의 복수의 면 중 일면의 리드(13b)측에 형성되므로써 리드프레임의 소정의 일면을 표시한다. 상기 식별부(19)는 리드의 하프에칭된 확장단부(17)로부터 하프에칭되지 않고 일반 에칭된 리드(13b)의 하부면에 이르는 높이를 갖는 식별을 위한 표시물로서 몰딩 후 리드프레임의 하부에 그 하단면, 즉, 본 발명의 실시예에 따르면 원이 노출되어 리드프레임의 일면의 위치를 알 수 있게 한다. 또한, 하프에칭부에는 몰딩시 몰딩물이 리드프레임에 견고하게 고정될 수 있도록 복수개의 로킹홀(21,22)이 도시된 바와 같이 형성되어 있다. 이하 설명될 몰딩댐의 외측에는 반도체 패키지 완료 후 외부 회로와의 용이한 연결을 위해 납땜을 용이하게 시행하기 위한 비아홀(23)이 형성되어 있다.
도2a-2c를 참고하면, 상기 하프에칭된 리드의 로킹홀(21)을 통해 하프에칭된 지지부(15)로부터 그 상부까지 연장되는 테두리의 몰딩댐(25)이 형성되어 있다. 상기 몰딩댐(25)은 차후 커버 결합 공정에서 커버(40)가 결합될 수 있도록 특정 단면 형상을 갖는데, 예를 들면, 결합이 용이하도록 본 발명의 일 실시예와 같은 반구형 또는 삼각형, 사각형등의 다각형 형태등 커버의 밑면 테두리와 결합이 용이하고 반도체 패키지를 밀봉하기에 용이한 형태면 어떤 형태라도 가능하다.
상기 몰딩댐(25)은 상,하 금형(도시되지 않음)에 의해 리드프레임(10)이 클램핑되어 몰딩될 때 형성되는데, 리드 사이의 공간부(27)나 하프에칭부(15,17)에 주입되는 몰딩 컴파운드가 상기 몰딩댐(25) 내로만 주입되어 몰딩되도록 구획하는 경계선을 이루며, 또한 상기한 바와 같이 커버(40)와의 결합부로서 작용한다.
상기 하프에칭부(15,17)에 대한 몰딩은 금형이 상, 하 양면의 리드면과 맞물려 있고 특히 상면의 경우는 몰딩댐(25)이 형성되도록 상부 금형에 몰딩댐 형상이 형성되어 있고 나머지 부분은 리드의 상면과 동일한 평면으로 맞물리게 되어 몰딩 컴파운드가 주입될 때, 하프 에칭부(15,17)와 리드 사이의 공간부(27)에만 몰딩이 형성되어 있다.
결국, 도2a, 및 2b에 도시된 바와 같이 상부는 몰딩댐(25)내의 리드 사이의 공간부(27)가 리드(13a-13h)와 동일한 높이로 몰딩 컴파운드로 몰딩됨으로써 그 상부에 반도체 소자(9)가 탑재되고 와이어(29)가 본딩되도록 리드와 몰딩부로 이루어진 평면부가 형성되어 있다. 또한 하부는 리드를 통한 열방출률이 향상되고 완성된 패키지의 높이가 감소되도록 하프에칭부(15,17) 및 로킹홀(21,22)이 하프에칭되지 않은 리드의 하면까지만 몰딩됨으로써 리드의 하면이 노출되어 있다.
도4a 및 4b는 커버(40)를 도시하는데, 커버(40)의 밑면 테두리에는 상기 몰딩댐과 결합될 수 있도록 몰딩댐(25)의 단면형상과 결합 가능한 형태의 반구형 결합부(41)가 형성되어 있다. 또한, 반도체 소자(9)의 동작시 발생되는 열을 방출하기 위한 통기구(43)가 형성되어 있다.
도3을 참고하면 본 발명에 따른 바람직한 실시예의 패키지를 나타내는 단면도로서, 리드프레임(10)의 하면이 리드의 하면까지만 몰딩됨으로써 그 높이가 감소되어 부피를 효과적으로 감소시키고 하부의 리드(13a-13h)를 통해 열을 방출하며, 커버(40)는 도시된 바와 같이 상기 반도체 소자(9)가 부착된 리드프레임의 베이스부(30)에 결합된다.
다음에, 이와 같이 구성된 본 발명의 작용 및 효과를 설명한다.
먼저, 도1a 및 도1c에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따라, 직사각형의 프레임부(11)와, 그 프레임부(11)의 네 면으로부터 각각 중심으로 방사상 연장되는 리드(13a-13h)를 제조하는데, 네 개의 면 중 대향하는 두 면에는 각각 3개의 리드(13c-13e,13f-13h), 나머지 두 개의 대향면에는 중앙에 각각 하나의 리드(13a,13b)를 구비하며, 상기 하나(13a,13b)의 리드 양측에는 상기 3개의 리드(13c-13e,13f-13h)가 구비된 면의 중앙의 리드(13d,13g)를 제외한 좌,우 양측 최 외곽의 리드(13c,13e,13f,13h)를 지지하기 위한 하프에칭 지지부(15)가 형성되도록 리드프레임 제조 공정 단계에서, 에칭을 통해 가공한다.
특히, 중앙으로 방사상 배열된 리드(13a-13h)들의 단부 상부에 반도체소자(9)를 직접 탑재하기 위해, 도시된 바와 같이 리드(13a,13b,13d,13g)의 확장단부(15)는 원래의 리드(13a,13b,13d,13g)보다 길고 폭이 넓게 확장단부(17)를 형성하고 그 하면부를 에칭 가공한다.
또한, 상기한 리드프레임 제조 공정에서 리드프레임의 특정 리드의 위치를 식별하도록 형성되는 식별부(19), 및 몰딩 컴파운드가 리드프레임에 견고하게 부착되게 하기 위해 중앙의 하프 에칭된 확장단부(17) 및 몰딤댐(25)이 형성될 위치에로킹홀(21,22)을 에칭 가공한다. 부가적으로, 리드프레임의 외측에는 완성된 반도체 패키지(9)를 외부 회로에 납땜 접속하기 용이하도록, 비아홀(23)을 에칭 가공한다.
상기와 같은 형상으로 제조된 리드프레임(10)에 도2a-2c에 도시된 바와 같은 형태로 몰딩 공정이 이어 지는데, 우선 상기 리드프레임을 상, 하 금형으로 클램핑하고 몰딩댐(25) 및 하프에칭부(15,17)와 리드(13a-13h) 사이의 공간부(27)에 금형의 런너(도시되지 않음)를 통해 몰딩 컴파운드를 주입시켜 몰딩한다.
도2a-2c에 도시된 바와 같이, 상면은 반도체 소자(9)의 탑재가 용이하도록 리드의 상면과 동일 평면으로 몰딩되고, 하면은 리드의 하프에칭부(15,17)와 리드(13a-13h) 사이의 공간부(27)는 몰딩에 의해 봉지되고 열방출이 용이하도록 리드의 하면이 노출되고 소정의 리드에 대한 식별이 용이하도록 식별부(19)가 표시되도록 상, 하 금형을 리드프레임(10)에 압착시켜 몰딩을 실시한다.
그 다음에 몰딩이 완료된 반도체 패키지의 베이스부(30)에 반도체 소자(9)를 탑재하고 와이어(29)를 본딩한다.
최종적으로, 반도체 소자(9)가 탑재된 반도체 패키지의 베이스부(30)상에 도시된 바와 같이 밑면에 결합부(41)가 형성된 커버(40)를 씌워 반도체 패키지를 완성한다.
앞에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 에어 캐비티 패키지 및 그 패키징 방법에 의하면, 반도체 소자의 작동시 발생되는 열을 방출시키기 위한 열 방출판을 별도로 구비할 필요가 없이, 직접 리드를 통해 열을 방출할 수 있고 감소된 부피를 갖는 등의 매우 뛰어난 효과가 있다.

Claims (14)

  1. 반도체의 에어 캐비티 패키징 방법에 있어서,
    프레임부와, 상기 프레임부의 각 면으로부터 중심 내측으로 소정 범위까지 서로 대향으로 방사상 연장되어 상기 서로 대향한 각각의 단부들을 지지부로하여 반도체 소자를 탑재하기 위한 복수의 리드를 포함하며, 몰딩시 상기 반도체 소자가 탑재되는 범위내의 상기 각 리드의 단부는 반도체 소자의 탑재 구동시 노출 표면적을 증대하도록 확장되고 하프 에칭 가공되어 단이진 리드프레임을 준비하는 단계;
    반도체 소자의 탑재부와 와이어본딩부를 소정 범위안에 포함하면서 몰딩 영역을 구획하고 몰딩용 커버와 결합되도록 소정의 단면 형상을 갖는 테두리의 몰딩댐을 상기 리드프레임 상면의 소정 범위에 형성하며, 동시에 상기 리드프레임의 하부에는 패키지의 전체 높이가 낮아지도록 몰딩하고 열방출판으로 작용하도록 각 리드의 하면 일부를 노출시키기 위해, 상기 몰딩댐 내에서 상기 각 리드 사이의 공간부 및 하프에칭부에 몰딩 컴파운드를 주입하여 하프에칭 되지 않은 리드의 하면과 동일 평면이 되는 높이까지 몰딩하는 단계; 및
    상기 몰딩된 상기 리드프레임의 몰딩댐내의 각 리드의 단부에 걸쳐 반도체 소자를 탑재한 이후, 상기 소정 단면 형상의 몰딩댐과 커플링되는 결합부를 밑면에 갖는 몰딩용 커버를 결합하는 단계
    를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 리드의 하프 에칭부에는 보다 견고한 몰딩성형이 이루어지도록 로킹홀이 상기 리드프레임 준비단계에서 에칭 가공되는 것을 특징으로 하는 방법.
  3. 제1 또는 2항에 있어서, 상기 몰딩댐 외측에는 외부회로에 연결하기 위한 솔더링용 비아홀이 상기 리드프레임 준비단계에서 에칭 가공되는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 리드의 하프 에칭부에는 몰딩시 리드프레임의 특정 핀을 식별하기 위한 핀 식별부가 돌출되도록 상기 리드프레임 준비단계에서 에칭 가공되는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 상기 몰딩용 커버에는 반도체 소자의 열방출용 통기구가 가공되는 것을 특징으로 하는 방법.
  6. 반도체의 에어 캐비티 패키지에 있어서,
    프레임부와, 상기 프레임부의 각 면으로부터 중심 내측으로 소정 범위까지 방사상 대향 연장되어 서로 대향한 각각의 단부들을 지지부로하여 반도체 소자를 탑재하기 위한 복수의 리드로 구성되며, 몰딩시 상기 반도체 소자가 탑재되는 범위내의 상기 각 리드의 단부는 반도체 소자의 탑재 구동시 노출 표면적을 증대하도록확장되고 하프 에칭 가공되어 단이진 리드프레임을 포함하여,
    반도체 소자의 탑재부와 와이어본딩부를 소정 범위안에 포함하면서 몰딩 영역을 구획하고 몰딩용 커버와 결합되도록 소정의 단면 형상을 갖는 테두리의 몰딩댐을 상기 리드프레임 상면의 소정 범위에 형성하며, 동시에 상기 리드프레임의 하부에는 패키지의 전체 높이가 낮아지도록 몰딩하고 열방출판으로 작용하도록 각 리드의 하면 일부를 노출시키기 위해, 상기 몰딩댐 내에서 상기 각 리드 사이의 공간부 및 하프에칭부에 몰딩 컴파운드를 주입하여 하프에칭 되지 않은 리드의 하면과 동일 평면이 되는 높이까지 몰딩하고,
    상기 몰딩된 상기 리드프레임의 몰딩댐내의 각 리드의 단부에 걸쳐 반도체 소자를 탑재한 이후, 상기 소정 단면 형상의 몰딩댐과 커플링되는 결합부를 밑면에 갖는 몰딩용 커버를 결합하는 것을 특징으로 하는 패키지.
  7. 제6항에 있어서, 상기 리드의 하프 에칭부에는 보다 견고한 몰딩성형이 이루어지도록 로킹홀이 형성된 것을 특징으로 하는 패키지.
  8. 제6항 또는 7항에 있어서, 상기 로킹홀은 몰딩댐이 형성될 리드의 하프 에칭부에 형성된 것을 특징으로 하는 패키지.
  9. 제6항 또는 7항에 있어서, 상기 몰딩댐 외측에는 외부회로에 연결하기 위한 솔더링용 비아홀이 형성된 것을 특징으로 하는 패키지.
  10. 제6항에 있어서, 상기 리드의 하프 에칭부에는 몰딩시 리드프레임의 특정 핀을 식별하기 위한 핀 식별부가 돌출 형성된 것을 특징으로 하는 패키지.
  11. 제6항에 있어서, 상기 몰딩용 커버는 반도체 소자의 열방출용 통기구를 구비한 것을 특징으로 하는 패키지.
  12. 제6 또는 11항에 있어서, 상기 몰딩용 커버는 투명 윈도우형인 것을 특징으로 하는 패키지.
  13. 제6항에 있어서, 상기 소정 단면 형상의 몰딩댐은 반구형인 것을 특징으로 하는 패키지.
  14. 제6항에 있어서, 상기 소정 단면 형상의 몰딩댐은 다각형인 것을 특징으로 하는 패키지.
KR10-2001-0026767A 2001-05-16 2001-05-16 반도체의 에어 캐비티 패키지 및 그 패키징 방법 KR100380223B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0026767A KR100380223B1 (ko) 2001-05-16 2001-05-16 반도체의 에어 캐비티 패키지 및 그 패키징 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0026767A KR100380223B1 (ko) 2001-05-16 2001-05-16 반도체의 에어 캐비티 패키지 및 그 패키징 방법

Publications (2)

Publication Number Publication Date
KR20020087766A true KR20020087766A (ko) 2002-11-23
KR100380223B1 KR100380223B1 (ko) 2003-04-18

Family

ID=27705143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0026767A KR100380223B1 (ko) 2001-05-16 2001-05-16 반도체의 에어 캐비티 패키지 및 그 패키징 방법

Country Status (1)

Country Link
KR (1) KR100380223B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484322B1 (en) 2015-06-19 2016-11-01 SK Hynix Inc. Semiconductor packages with sliding interconnect structure

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109297608B (zh) * 2018-09-19 2019-09-10 北京科技大学 基于掺杂钛酸锶基氧化物的微区热扰动双向锁定探测方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484322B1 (en) 2015-06-19 2016-11-01 SK Hynix Inc. Semiconductor packages with sliding interconnect structure

Also Published As

Publication number Publication date
KR100380223B1 (ko) 2003-04-18

Similar Documents

Publication Publication Date Title
US6611047B2 (en) Semiconductor package with singulation crease
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
US7102214B1 (en) Pre-molded leadframe
JP2009500841A (ja) 半導体デバイス
JPH09260575A (ja) 半導体装置及びリードフレーム
US8105881B2 (en) Method of fabricating chip package structure
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
KR20010037254A (ko) 반도체패키지
KR100380223B1 (ko) 반도체의 에어 캐비티 패키지 및 그 패키징 방법
JP2518994B2 (ja) 半導体装置
JP2819282B2 (ja) 半導体パッケージおよびその製造方法
JP2002076234A (ja) 樹脂封止型半導体装置
KR100940760B1 (ko) 반도체 패키지
JPH0582573A (ja) 樹脂封止型半導体装置用金型
JPH0855935A (ja) 放熱板内蔵樹脂封止型半導体装置及びその製造方法
KR0124827Y1 (ko) 기판실장형 반도체 패키지
KR200334397Y1 (ko) 핀이 없는 반도체 부품 패키지 구조개선
JP4247871B2 (ja) リードフレームおよび半導体装置
KR100205495B1 (ko) 모서리의 양변이 식각된 방열판을 갖는 고방열 패키지용 리드프레임 및그를 이용한 반도체 칩 패키지
KR200313586Y1 (ko) 반도체패키지 구조
JPH11284119A (ja) 半導体集積デバイスの放熱構造
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR100384080B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee