KR20020086252A - 반도체 장치용 저유전상수 절연막의 형성방법 - Google Patents

반도체 장치용 저유전상수 절연막의 형성방법 Download PDF

Info

Publication number
KR20020086252A
KR20020086252A KR1020020025325A KR20020025325A KR20020086252A KR 20020086252 A KR20020086252 A KR 20020086252A KR 1020020025325 A KR1020020025325 A KR 1020020025325A KR 20020025325 A KR20020025325 A KR 20020025325A KR 20020086252 A KR20020086252 A KR 20020086252A
Authority
KR
South Korea
Prior art keywords
reaction
temperature
lower stage
upper electrode
plasma
Prior art date
Application number
KR1020020025325A
Other languages
English (en)
Other versions
KR100687531B1 (ko
Inventor
마츄키노부오
세이지로 우메모토
야수요시 효우도
Original Assignee
에이에스엠 저펜 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/851,809 external-priority patent/US6602800B2/en
Priority claimed from US10/079,078 external-priority patent/US6537928B1/en
Application filed by 에이에스엠 저펜 가부시기가이샤 filed Critical 에이에스엠 저펜 가부시기가이샤
Publication of KR20020086252A publication Critical patent/KR20020086252A/ko
Application granted granted Critical
Publication of KR100687531B1 publication Critical patent/KR100687531B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 기판상에 플라즈마 반응에 의해 저유전상수를 갖는 박막을 형성하는 방법은, (ⅰ) 반도체 기판이 하부스테이지에 배치된 플라즈마 CVD 처리용 반응챔버 내부로 반응가스를 도입하는 단계; 및 (ⅱ) 전하를 기판 표면으로부터 환원시키거나 방전시키면서 상기 기판상에 플라즈마 반응에 의한 박막을 형성하는 단계를 포함한다. 상기 반응챔버 내에는 플라즈마 여기를 위한 상부영역과 기판 상에 막을 형성하기 위한 하부영역이 형성되어 있다. 상기 반응챔버의 내부를 상기 상부영역과 상기 하부영역으로 구획하기 위해 중간전극이 사용된다. 방전은, 특히 상기 중간전극과 상기 하부스테이지 사이에 배치된 냉각판을 이용함으로써, 상기 하부스테이지의 온도를 낮추어 상기 기판 표면상의 수분 분자를 응축시킴으로써 실행될 수도 있다.

Description

반도체 장치용 저유전상수 절연막의 형성방법{METHOD OF FORMING LOW DIELECTRIC CONSTANT INSULATION FILM FOR SEMICONDUCTOR DEVICE}
본 발명은 박막을 형성하기 위한 플라즈마 CVD(Chemical Vapor Deposition)방법에 관한 것으로, 더욱 상세하게는 반도체 장치용 저유전상수 절연막 형성방법에 관한 것이다.
플라즈마 CVD 박막형성방법은 마이크로파 또는 RF 고주파 전력(RF radio-frequency electric power)을 반응챔버내에 도입하여 플라즈마를 발생시킴으로써 반응공간 내의 기판에 박막을 형성하는 방법이다. 전력을 공급하는 방법으로서는 용량커플링방법, 유도커플링방법, 전자기파커플링방법 등이 있다. 도 1은 용량커플링방법(capacity coupling method)을 이용한 평행평판식(parallel-flat-plate type) 플라즈마 CVD 장치의 실시예를 나타낸 것이다. 반응챔버 내에서 상호 평행하게 대향하며, 일측에 RF 전력(105)이 가해지고 타측이 접지된 두 쌍의 도전성 평판전극(101, 102)을 배치함으로써, 이러한 두 개의 전극 사이에서 플라즈마가 여기되어 기판(103)상에 막을 형성한다. 13.56MHz 또는 27MHz의 메가헤르즈 밴드(megahertz band)나 400kHz의 킬로헤르즈밴드(kilohertz band)의 고주파 전력을 독립적으로 혹은 그들을 합성하여 도입시킨다. 이외에도, ICP법, 마이크로파, 헬리콘파(helicon wave) 플라즈마 및 표면파(surface wave) 플라즈마 등을 이용하는 ECR법이 있다. 이러한 막 형성 장치에서는, 플라즈마 공급원이 상부에 배치되고 막이 형성될 기판이 하부판에 배치되며, 하부판이 전기적으로 접지되고, 바이어스전압(bias voltage)이 가해지는 방법이 널리 이용된다.
플라즈마 CVD를 이용하는 저유전상수 막 형성방법으로서는, 저유전상수를 갖는 테프론 CFx를 소재로써 이용하는 막 형성 방법, Si 소재에 불소를 첨가하여 분극력(polarizability)을 감소시킴으로써 저유전상수 막을 형성하는 기술 및 기타 방법들이 보고되었다. 그러나, 불소를 이용하는 기술의 경우에, 불소의 부식성과 소재의 낮은 부착력으로 인해 장치 신뢰도가 떨어지기 때문에, k<2.5의 저유전상수막들이 실제로 이용되고 있지는 않다. 불소를 사용하지 않을 경우, k<2.5의 저유전상수 막을 형성하기 위해서는 막을 다공으로 형성하여 막 밀도를 낮출 필요가 있다. 그러나, 통상의 플라즈마 CVD 방법에서, 플라즈마에 노출되고 있는 웨이퍼에 의해 웨이퍼 부근에서 발생하는 전기적 차폐(sheath) 및 웨이퍼 기판에서 발생하는 셀프바이어스(self-bias)와 같은 전기적 현상 때문에, 막이 조밀하게 되어 k<2.5 의 저유전상수막을 형성하는 것은 용이하지 않다.
코팅방법에 관하여, k<2.5 이하의 저유전상수 막을 형성하는 예로서는 소결조건(sintering conditions)을 조절하여 다공성 구조를 갖는 막을 형성하는 예와 초임계적 건식 방법을 이용하는 예 등이 보고된 바 있다. 이러한 방법들은 막의 품질을 포함하여 많은 문제들을 야기하기 때문에 사실상 이용되지 않는다.
전술한 바와 같이, 반도체들을 집적하고 동작속도를 증가시키기 위해서는, 최근 약 2.0의 저유전상수를 갖는 저유전상수 막이 요구되고, 코팅방법을 이용하여 약 2.0의 저유전상수를 갖는 막을 형성하는 것이 보고되어 있다. 그러나 통상의 코팅방법으로 형성된 막은 막 강도 및 안정성이 대체로 낮으며 막 형성 비용이 증가되는 경향이 있는 문제점들이 있다. 일반적으로, 플라즈마 CVD 방법을 이용하여 형성된 박막은 품질이 우수하며, 그래서 반도체 장치의 제조를 포함하는 다양한 분야에 그 방법이 이용된다.
본 발명의 목적은 CVD를 이용하여 Si 소재로 이루어진 다공성 구조를 갖는 저유전상수 막을 형성하는 것이다.
도 1은 종래의 CVD 장치를 나타내는 개략적인 측면도,
도 2는 본 발명에 따른 장치의 일 실시예를 나타내는 개략적인 측면도,
도 3은 본 발명에 따른 중간전극의 일 실시예를 나타내는 개략적인 측면도,
도 4는 막의 나노구멍 크기를 측정하기 위한 고감도 X선 확산산란 광학시스템(X-ray diffuse scattering optical system)을 나타내는 개략도,
도 5는 제2실시예의 구멍 직경의 분포를 나타내는 도표,
도 6은 본 발명에 따른 장치의 실시예를 나타내는 개략적인 측면도, 및
도 7은 본 발명에 따른 장치의 일 실시예의 개략적 부분단면도이다.
본 발명의 다양한 특징은 본 발명을 설명할 목적으로 본 발명에 제한하지는 않는 바람직한 실시예의 도면을 참조하여 곧 설명될 것이다.
본 발명의 일 카테고리는 반도체 기판상에 플라즈마 반응에 의한 박막을 형성하는 방법에 관한 것으로서, (1) 반도체 기판이 하부스테이지에 배치된 플라즈마 CVD 처리용 반응챔버 내로 반응가스를 도입하는 단계; 및 (2) 기판 표면으로부터 전하를 환원시키거나 방전시키는 동안 기판상에 플라즈마 반응에 의한 박막을 형성하는 단계를 포함한다. 기판 표면으로부터 전하를 환원시키거나 방전시킴으로써, 플라즈마 반응에 의해 생성된 나노입자들이 기판 표면으로부터 반발되는 것을 방지할 수 있으며, 이에 의해 더 많은 나노입자들을 표면에 배열시킬 수 있다.
일 실시예에서, 상기 환원(reducing) 또는 방전(discharging)은 반응챔버에 플라즈마 여기를 위한 상부영역과, 기판 상에 막을 형성하는 하부영역을 형성하고, 하부영역에 실질적으로는 전위를 가하지 않음으로써 플라즈마 여기을 억제하고, 이에 의해 하부영역으로부터 전하를 환원시킨다. 이 점은 반응가스가 통과하는 다수의 구멍을 갖는 도전성 중간판으로 상부영역과 하부영역을 구획하고, 중간판과 하부스테이지 사이에 실질적으로는 전위를 가하지 않음으로써 달성된다. 더욱이, 하부영역에서 플라즈마 여기를 억제할 경우, 나노입자들의 크기는 거의 증가하지 않는다. 따라서, 작은 나노입자들이 전하와의 간섭없이 표면상에 배열될 수 있으므로, 저유전상수를 갖는 미세한 구조의 막이 얻어질 수 있다.
다른 실시예에서, 상기 환원 또는 방전은 하부스테이지의 온도를 낮추어 반응챔버 내의 기판상에 존재하는 수분분자들을 응축시킴으로써 실행될 수 있고, 이에 의해 기판 표면으로부터 전하를 방전한다.
중간판과 하부스테이지의 더 낮은 온도 제어가 조합되어 이용될 때, 작은 직경을 갖는 더 많은 나노입자들이 표면상에 배열될 수 있다.
본 발명은 반도체 기판상에 플라즈마 반응에 의한 박막 형성용 CVD 장치에 고르게 공급될 수 있다. 일 실시예에서, CVD 장치는 (a) 반응챔버; (b) 상기 반응챔버 내로 반응가스를 도입하기 위한 반응가스유입구; (c) 상기 반응챔버에 배치된 반도체 기판의 하부스테이지; (d) 상기 반응챔버 내의 플라즈마 여기용 상부전극; 및 (e) 상기 상부전극과 상기 하부스테이지 사이에 배치된 다수의 구멍을 갖는 도전성 중간판을 포함하며, 상기 중간판은 반응챔버의 내부를 상부영역과 하부영역으로 구획한다.
일 실시예에서, 상기한 중간판과 하부스테이지는 동일한 전압으로 중간판과 하부스테이지를 유지하도록 전기적으로 연결된다. 더욱이, 다른 실시예에서, CVD 장치는 하부스테이지, 중간판, 상부전극의 온도를 각각 -10℃∼150℃, 50℃∼200℃ 및 100℃∼400℃로 조절하는 온도조절기를 더 포함한다.
또한, 본 발명은 Si를 함유하는 가스(유기성 실리콘가스 및/또는 비유기성 실리콘가스와 같은 Si 소재가스)를 이용하여 전술한 방법으로 형성된 막을 적응시킬 수 있으며, 이 막은 입자 크기가 약 50㎚ 이하(바람직하게는 약 10㎚ 이하)인 나노입자들로 형성되며, 약 2.5 이하(바람직하게는 약 2. 0 이하)의 저유전상수를 갖는다. 본 발명은 플라즈마 CVD 방법을 이용하여 저유전상수 막의 형성을 가능하게 한다. 고도로 집적된 차세대 반도체 소자용 절연막으로써 이 저유전상수 막의 이용은 배선 간의 용량(capacity)에 기인한 지연을 환원시켜 반도체 소자의 동작속도를 실질적으로 개선할 수 있다.
본 발명은 다른 카테고리를 더 포함한다. 다른 카테고리는 특히 이하에서 설명된 바와 같은 통상적인 구조에서의 문제점들을 해결할 수 있다.
그러나, 종래의 반응기 구조의 경우, 기판이 반응공간에 노출되기 때문에, 반응공간의 온도와 플라즈마의 강도가 증가되면 기판 표면과 그 부근의 온도가 증가한다. 따라서, 기판 표면에 방사된 플라즈마의 강도가 증가되어, 기판 표면에 흡수되어 증착된 생성물들의 반응을 증가시킨다. 증기상반응(vapor-phase reaction)에서 반응가스의 유형을 선택하거나 반응가스의 반응성을 조절하여 다양한 분자량을 갖는 생성물을 형성하는 것이 가능하다. 특히, 웨이퍼 기판에 상대적으로 낮은 분자량을 갖는 고증기압 생성물을 증착하기 위해서, 기판 표면과 그 부근의 온도는 낮추는 것이 필요하다. 증기상에서 반응성을 높이기 위해, 반응공간의 온도 및 플라즈마의 강도를 높이는 것이 필요하다. 그러나, 이것은 웨이퍼 기판의 온도를 높일 뿐 아니라, 고증기압 생성물의 증착을 어렵게 한다. 중간상(intrim phase)에서 반응생성물을 증착할 때, 플라즈마 방사에 의해 기판에 증착된 생성물의 반응이 촉진되는 문제가 발생한다.
이 문제점을 피하기 위해서, 반응공간의 온도와 플라즈마의 강도를 낮추어 기판 표면과 그 부근의 온도 및 기판에 방사된 플라즈마의 강도를 낮추는 것이 고려된다. 이렇게 함으로써, 고증기압 생성물을 증착하는 것이 가능해지고, 기판 표면에서 일어나는 반응을 늦추는 것이 가능해 진다. 그러나, 이 경우에 반응공간의 반응효율이 떨어진다. 종래의 장치를 이용하면, 반응공간의 반응효율이 증가될 수 없고, 기판의 온도가 낮어질 수 없으며, 기판 표면에서 발생하는 반응이 억제될 수 없다.
본 발명의 일 실시예에서 제공된, 반도체 기판상에 플라즈마 반응에 의한 박막을 형성하기 위한 CVD 장치는 (ⅰ) 반응챔버; (ⅱ) 상기 반응챔버 내로 반응가스를 도입하기 위한 반응가스유입구; (ⅲ) 하부전극으로 작용하며, 상기 반응챔버에 배치된 반도체 기판의 하부스테이지; (ⅳ) 상기 반응챔버 내의 플라즈마 여기용 상부전극; (ⅴ) 반응가스가 통과하는 다수의 구멍을 가지며, 상기 상부전극의 아래에 배치되고, 상기 상부전극과의 사이에 반응공간을 형성하는 중간전극; 및 (ⅵ) 반응가스가 통과하는 다수의 구멍을 가지고, 상기 중간전극 보다 낮은 온도로 조절되며, 상기 중간전극과 상기 하부스테이지 사이에 배치되어, 상기 중간전극과의 사이에 전이영역(transition space)을 형성하고 상기 하부스테이지와의 사이에 무플라즈마영역(plasma-free space)을 형성하는 냉각판을 포함한다.
본 발명의 다른 카테고리에서 제공된, 반도체 기판상에 플라즈마 반응에 의한 박막을 형성하는 방법은, (a) 반응챔버의 상부영역(upper section)에 반응가스를 도입하는 단계; (b) 상부전극과 기판이 배치된 하부스테이지 사이에 전력을 도입시켜 반응가스가 반응하도록 상기 상부에 플라즈마를 여기하는(exciting) 단계; (c) 활성화된 반응가스가 통과하는 다수의 구멍을 가지며, 상기 상부전극 아래에 상기 하부스테이지와 같은 전위를 갖는 중간전극을 마련하여 상기 상부에 플라즈마를 봉입하는(enclosing) 단계; (d) 냉각된 반응가스가 통과하는 다수의 구멍을 가지며, 상기 중간전극과 상기 하부스테이지 사이에 배치되고, 상기 중간전극과의 사이에 중간영역(middle section)을 형성하는 냉각판을 상기 중간전극 보다 낮은 온도에서 조절하여 상부 아래 부분을 냉각하는 단계; 및 (e) 상기 냉각판과의 사이에 하부영역(lower section)을 형성하는 하부스테이지를 상기 냉각판 보다 낮은 온도로 조절하는 단계를 포함하며, 그로 인해 상기 기판에 반응생성물을 축적한다.
전술한 측면들에 따라서, 본 발명은 저온으로 온도가 조절되는 저온판과 고온에서 유지되는 중간전극으로 반응공간과 증착공간을 구분하여 완전히 구별되는 두 가지 환경을 실현하는 반응기 구조를 갖는 것을 특징으로 하며, 여기서 반응공간(고온영역)은 고온의 고반응성 상태이며 플라즈마 상태이고, 증착공간(냉각영역)은 저온이며 실질적으로 무플라즈마(free-plasma) 상태에 있다.
이 반응기는 고반응효율을 실현하는 동안 저분자량을 갖는 고증기압 생성물의 증착을 가능하게 한다. 플라즈마가 고온에서 여기되는 고반응성 공간(고온영역)에서, 열과 플라즈마 에너지에 의해서 소재가스를 분해(decomposing)하거나 중합(polymerizing)함으로써, 소재가스들이 증기상에서 효율적으로 반응할 수 있다. 반응가스가 실질적으로 플라즈마가 존재하지 않는 저온의 냉각영역을 통과함으로써, 증기상에서 반응이 종결될 수 있는 동시에 발생된 가스들이 응축되며, 수분과 알콜을 함유하는 고증기압 분자들은 액화되어 기판에 증착될 수 있다.
본 발명과 종래기술을 능가하는 장점을 요약할 목적으로, 이미 본 발명의 일부 목적 및 장점이 설명되었다. 물론, 반드시 그러한 모든 목적이나 장점이 본 발명의 어떤 특별한 실시예대로 달성되어야 할 필요가 없음을 이해할 수 있을 것이다. 그러므로, 예를 들어, 여기서 제시된 바와 같은 다른 목적이나 장점을 반드시 달성하지 않고 여기서 알려준 바와 같은 다양한 장점들을 달성하거나 최적화함으로써 본 발명을 실시할 수 있다는 점이 당업자에게 인식될 것이다.
[바람직한 실시예의 상세한 설명]
본 발명의 다른 카테고리, 특징 및 장점이 이후 바람직한 실시예의 상세한 설명으로 명확해질 것이다. 이상 설명된 바와 같이, 본 발명은 몇가지 방법으로 구현될 수 있다. 제1의 일반적인 구성을 도 2에 나타내었고, 제2의 일반적인 구성을 도 6과 도 7에 나타내었다.
제1의 일반적인 구성
도 2는 본 발명에 이용된 막 형성장치의 실시예를 나타낸다. 반응챔버인 진공컨테이너(4)에는 도전성 두 개의 전극, 즉 상부전극(1)과 중간전극(2), 및 Φ200㎚인 웨이퍼 기판(5)이 배치된 하부스테이지(3)에 약 Φ250㎚인 세 개의 판이 구비된다. 상부전극과 중간전극은 상호 약 20㎜ 간격으로 평행하게 대향되어 설치되며, 중간전극과 하부스테이지 또한 상호 약 20㎜의 간격으로 평행하게 대향되는 동일한 방법으로 설치된다.
상부전극, 중간전극 및 하부스테이지에서, 독립적인 온도조절 메카니즘이 각각 설치되어 정해진 온도를 유지한다. 온도는 상부전극에 대하여 약 100℃∼400℃, 중간전극에 대하여 약 50℃∼200℃, 그리고 하부스테이지에 대하여 약 -10℃∼150℃로 유지된다.
(적어도 SiαOβCxHy로 표현되는, 여기서 α는 0보다 큰 정수이며, β, x 및 y는 0 이상의 정수, 유기성 실리콘가스와 같은)실리콘을 함유하는 소재가스(소스가스)와 N2O, He 및 Ar과 같은 첨가된 가스들이 공급장치(feeding devices)(6∼8)와 유량조절기(9∼11)를 통해 정해진 유량으로 조절된 후에, 이러한 가스들이 혼합되어, 반응가스로써 상부전극의 상부에 있는 유입구(12)로 유입된다. 상부전극에서, Φ0. 5mm인 500∼1,000개의 구멍이 형성되어(본 발명을 실시하는 모드에서는 3,000개의 구멍이 형성됨), 이러한 구멍을 통하여 반응가스가 반응공간으로 흘러들어간다. 반응공간은 진공펌프에 의해 배출되며 플라즈마 상태가 유지될 수 있는 100Pa∼5,000Pa의 범위 내에서 소정의 일정압력이 유지된다.
13.56MHz의 펄스변조된 고주파(pulse-modulated radio-frequency) 전력이 상부전극에 공급되고, 중간전극과 하부스테이지는 전기적으로 접지된다. 상부전극과 중간전극 사이에서, 용량커플링방법을 이용하여 플라즈마가 여기된다.
중간전극(2)으로써 상대적으로 큰 구멍(20)이 500∼10,000개(바람직하게는 1,000∼5,000개) 형성된(본 발명을 실시하는 모드에서는 3,000개의 구멍이 형성됨) 도전성 5mm 두께의 판인 도 3에 나타낸 전극이 이용되었다. 이 중간전극은 중간전극 바로 밑의 하부영역으로부터 상대적으로 고온의 플라스마 상태에 있는 상부영역을 구분하는 동시에 반응가스가 상부영역에서 하부영역까지 흐르도록 설계된다.
일 실시예에서, 중간전극은 다음의 특징(profiles)을 가질 수 있다.
(a) 중간전극의 소재 : Al과 AlN과 같은 도전성 소재.
(b) 구멍의 크기 : 약 0. 5∼20mm.
(c) 중간전극의 크기 : 약 샤워헤드 크기.
(d) 중간전극의 다공성 : 약 5∼100%(바람직하게는 20∼100%)(전극과 같은 소재작용을 하므로, 그물모양의 형태일 수 있음).
(e) 중간전극의 위치 : 상부전극과 중간전극 사이의 거리 : 약 5∼30mm ;
중간적극과 하부전극 사이의 거리 : 약 10∼100mm.
(f) 중간전극의 두께 : 약 2∼30mm.
(g) 중간전극의 생산 : 생산방법은 Al을 소재로 한 물질과 같은 소재를 기계적으로 처리하는 단계와, 그 다음 처리된 소재의 표면을 양극화(anodization) 처리되도록 하는 단계를 포함하지만, 여기에 제한되지 않는다.
중간전극에 의해 구분된 두 개의 영역
상부영역에서, 상부전극과 중간전극 사이에 플라즈마가 여기되며 소재가스가 중합반응을 일으킨다. 상부영역에서 나노입자가 발생되기 때문에, 상부영역에서 일어나는 반응에 의해 나노입자의 크기가 정해진다. 반응가스가 반응공간(상부영역)으로 유입되고, 중간전극에 이를 때까지, 나노입자의 크기가 증가한다. 나노입자의 크기는 직경이 수 nm 만큼 작은 것이 바람직하며, 요구되는 나노입자 직경은 반응가스가 상부영역을 통과하는데 필요한 시간 및 상부영역의 반응성을 조절하여 얻어질 수 있다. 상부영역을 통과하는 시간, 즉, 이 영역에 머무르는 시간은 단위시간당 반응가스의 총 유량에 의해 조절될 수 있다. 상부영역의 반응성은 주로 RF 전력을 조절하여 변화될 수 있다. 대신, 약 50msec의 '정시'로 펄스변조된 RF 전력을 이용하므로, RF 전력을 켜는 것에 의해 나노입자를 성장시키는 방법으로 입자직경이 조절될 수 있다. 입자의 직경을 줄이는 방법에 따라, Φ10nm 이하의 미세한 입자는 반응가스에 포함된 Si 소재가스의 비율을 줄이는 것에 의해 유발될 수 있다.
일 실시예에 있어서, 이상의 반응가스 유량은 상부영역에서 약 10∼1,000sccm일 수 있다. 상부영역에서 쓰이는 RF 전력는 약 10W∼1,500W일 수 있다. 펄스변조된 전력이 상부영역에 공급될 때, 펄스간격은 활성화를 위해 10-200msec이고 비활성화를 위해서는 20∼100msec일 수 있다. 일 실시예에서, 중간전극을 통과하는 나노입자의 크기는 약 0. 5∼50nm일 수 있다.
상부영역에서 유발된 나노입자는 반응가스를 따라서 중간전극 내에 형성된 다수의 구멍을 통과하며 하부영역에 유입된다. 중간전극과 하부스테이지의 전위는 실질적으로 동일하므로 만일 그들이 다르다면, 전위의 차이는 플라즈마를 충분히 여기하지 못할 만큼 작고, 여기된 플라즈마에 의한 RF 전력이 존재하지 못한다. 하부영역으로 들어오는 이온화된 입자들은 평균자유행정(mean free path)과 일치하는 견격으로 이동하고 중성가스분자들(neutral gas molecules)이 간섭한 후에 비이온화된 상태로 된다. 이온화된 입자가 자유롭게 움직일 수 있는 거리, 즉, 평균자유행정(λ)은 반응챔버 내부의 압력 P(Pa)을 포함하는 다음의 공식에 의해 얻어질 수 있다:
λ(mm) = 44/P
비록, 약 10-4의 고진공영역에서 이 평균자유행정이 수백 미터로 매우 길지만, 100Pa∼1,000Pa까지 처리 압력을 증가시킴으로써 평균자유행정이 0. 44mm∼0. 044mm로 매우 짧아 진다. 따라서, 중간전극을 통과한 플라즈마 이온이 짧은 시간 내에 중성분자와 충돌하여, 플라즈마 상태가 하부영역으로 확산되는 것을 막는다.
중간전극은 반응챔버를 두 개의 공간으로 구획한다. 즉, 반응챔버의 하부영역은 플라즈마가 거의 존재하지 않는 반면, 반응챔버의 상부영역은 플라즈마가 존재한다. 만일 플라즈마가 하부영역에 충분히 존재한다면, 웨이퍼 기판, 나노입자 및 하부전극을 포함하여 플라즈마에 노출된 모든 부분이 음전하를 띄게된다. 따라서, 정전하(static charge)의 힘에 의해 웨이퍼 기판의 표면으로 부터 나도입자는 제거되며, 따라서 나노입자들은 표면에 배열될 수 없다. 중간전극을 이용함으로써, 하부영역에서 정전하의 강도가 억제될 수 있으며, 나노입자의 배열이 증가될 수 있다. 더욱이, 하부영역에서 플라즈마가 충분히 존재하지 않기 때문에, 나노입자의 크기는 크게 증가하지 않고 이 영역에 새로운 나노입자가 발생되지도 않는다. 웨이퍼 기판의 표면상에 작은 나노입자들을 배열함으로써, 미세구조를 갖는 막이 형성될 수 있다. 만일 큰 나노입자들이 표면에 배열된다면, 막은 거대구조를 갖고 배선을 위해 처리될 때 처리된 표면이 거칠어지고, 장치의 질은 떨어진다.
중간전극의 이용은 상기 언급된 정전하 현상을 효과적으로 제거할 수 있고 하부영역에서의 나노입자 성장을 억제할 수 있다. 그러나, 하부영역에 여기된 플라즈마가 없을 때 조차도, 정전하 현상이 완전히 제거될 수 없으며, 그 결과 부드러운 막을 형성한다. 이하에서 설명된 하부스테이지 온도조절은 하부스테이지에서 나노입자의 전하를 완전히 떼어낼 수 있게 한다. 하부스테이지 온도조절을 실시하지 않을 때, 수용기(susceptor)에 바이어스 전압을 도입시켜 막의 강도를 증가시키는 것이 가능하다.
하부스테이지 온도조절
정전하 현상은 중간전극의 이용과 상관없이 또는 중간전극의 이용과 함께 하부스테이지의 온도를 낮춤으로써 제거될 수 있다. 그 메카니즘은 다음과 같이 설명될 수 있다:
만일 중간전극 이용되어, 중간전극과 하부스테이지가 비교적 낮은 온도에서 유지될 경우, 수분은 하부영역에서 응축하며 상부영역에서 형성된 입자들에 부착한다. 수분은 산소와 수소의 반응 결과 반응챔버 내에 나타난다. 즉, 분자 내에 구성소자로써 수소를 함유하는 소재가스(유기성 실리콘 또는 탄화수소)가 이용될 때 또는 수소가 첨가가스에 첨가될 때, 반응가스에서 수소 및 산소가 H2O를 형성하도록 반응한다. 수분은 하부영역에서 냉각될 때 응축한다. 12℃ 물의 증기압은 10Torr(133Pa)이다. 따라서, 반응챔버의 압력이 약 10Torr 이면, 반응가스에 존재하는 수분은 온도가 12℃ 보다 낮아질 때 응축한다. 응축된 수분은 상부영역과 웨이퍼 기판의 표면에 생성된 나노입자에 부착한다. 응축된 수분의 양은 하부수용기의 온도를 낮추고, 반응압력을 높이고, 가스유량을 줄이고 그리고/또는 더 많은 수분을 생성하도록 수소를 첨가함으로써 조절될 수 있다.
나노입자가 웨이퍼 상에 축적될 때, 수십 나노미터 크기 이하의 미세한 입자가 정전하의 영향을 받는다면 웨이퍼 기판에 부착하지 못한다. 하부영역과 하부스테이지의 온도를 낮춤으로써, 수분 및 소재가스 부산물 분자들(예, CH3OH와 C2H5OH 같은 알코올, 에테르 및 SiOxHy유기성 실리콘) 등을 웨이퍼에 부착시키며, 웨이퍼 상에서 하전된 전하를 제거함으로써 더 많은 나도입자들을 웨이퍼에 축적한다.
일 실시예에서, 중간전극이 이용되고 하부스테이지가 냉각된다. 이 조합은 작은 나노입자들을 웨이퍼 기판 위에 배열하는데 효과적이다. 중간전극에 의해 반응공간을 나누는 것은 하부스테이지과 중간전극을 같은 전위에서 유지하고 반응챔버를 고압으로 유지함으로써 효과적으로 된다. 상부영역에서 여기된 플라즈마가 하부영역으로 확산하는 것을 방지할 수 있으며, 상부영역과 하부영역은 다른 온도, 즉 상부영역은 고온으로 하부영역은 저온으로 유지될 수 있다.
이 방법에서, 상부영역에서의 반응성을 증가시킴으로써 증기상(vapor-phase) 중합반응을 촉진하여 나노입자가 형성되고, 하부영역에서 반응을 종결하는 동시에 반응가스에 함유된 수분을 응축하는 것이 가능해진다.
수분응축의 촉진은 중간전극의 이용 없이도 실현될 수 있다. 만일 중간전극이 이용되지 않는다면, 상부전극이 약 150℃ 이상까지 가열되는 동안 하부스테이지는 실온보다 낮은 온도까지 냉각될 수 있다. 반응챔버 내의 하부영역을 저온에서 유지하기 위하여, 상부전극과 하부스테이지 사이의 거리는 약 40mm 보다 커야 할 필요가 있다.
후처리(Subsequent Treatment)
박막형성 처리는 1∼20분간 일어난다. 막이 형성된 후에, 웨이퍼는 다른 진공컨테이너로 이송되어 열처리된다. 막이 형성된 웨이퍼는 질소분위기의 진공컨테이너로 이송되어, 감소된 압력(약 10∼500Pa)에서 약 200∼450℃의 온도로 10초∼5분동안 열처리된다. 이 처리 동안에, HMDS(Hexamethyldisilano: Si2(CH3)5)가 이 컨테이너로 유입되고, 소수성 처리가 수행되어 막의 흡수성을 억제한다.
본 발명 제1구성의 효과
상기에 언급된 방법을 이용하면, 웨이퍼 기판이 플라즈마에 노출되지 않은 상태에서 반응가스에 플라즈마 반응을 일으키는 일 실시예가 가능해지고, 또한 실질적으로 플라즈마가 없는 공간 내의 웨이퍼 기판에 생성물을 축적하도록 하는 동일한 실시예 또는 다른 실시예가 가능해진다. 그러므로, 심각한 전기적 현상(이를테면, 웨이퍼가 플라즈마에 노출되기 때문에 웨이퍼 부근에 발생하는 외장 및 웨이퍼 기판에서의 셀프바이어스)이 일어나지 않으므로, 플라즈마 손상을 제거하는 것이 가능해진다. 본 발명에서, 1. 2∼2.5로 낮은 유전상수를 갖는 막이 생성될 수 있다.
본 발명은 플라즈마 CVD 방법을 이용하여 저유전상수 막을 형성하는 것이 가능하다. 고도로 집적된 차세대 반도체 소자용 절연막으로써 이러한 저유전상수 막을 이요하는 것은 배선 간의 용량에 기인한 지연을 환원시킴으로써 반도체 소자의 작업속도를 실질적으로 개선할 수 있다.
막의 분석
본 발명에서, 나노입자가 기판상에 효과적으로 증착됨으로써, 나노구멍(50nm 이하, 바람직하게는 10nm 이하의 직경, 또는 10nm, 바람직하게는 1nm의 중앙직경을 가짐)을 갖는 막을 형성한다. 나노구멍의 크기는 나노입자의 크기와 비슷하다. 나노구멍의 크기는 고감도 X선확산산란광학시스템(예, ATX-E™, 일본 리가쿠 덴키 X선 연구실)에 의해 측정될 수 있다. 도 4는 이 시스템의 개략도를 보여준다. 예를 들어, 산란각도와 유입 X선의 강도는 0.045와 109cps다. X선 확산산란자료는 측정된 자료와 이론적인 확산산란강도를 비교하여 산출된다. 실질적으로, 평균직경과 확산산란 대상(objects)의 분포는 다양한 직경을 갖는 구형상의 확산산란 대상에 작용하는 산란함수(scattering function)에 기초한 X선 확산산란의 감도를 계산함으로써 결정될 수 있다.
다른 기술과의 비교
이온주입장치의 경우에, 중간전극을 플라즈마 공급원과 웨이퍼 사이의 공간에 격자전극(grid electrode)으로써 이용하는 예가 있다. 이온주입장치의 목적은 Si 기판 상에 이온화된 인, 붕소 등과 같은 이온들을 방사하여 기판 표면에 이러한 이온들을 주입하는 것이다. 따라서, 이온들이 다른 분자와의 충돌 없이 판에 배치된 웨이퍼에 도달하는 것을 가능하게 하기 위해서는, 반응챔버 내의 압력이 10-4Pa이하의 높은 진공으로 유지되고, 분자들의 평균자유행정이 길어 충분히 작은 다수의 분자가 충돌하도록 설계된다. 게다가, 중간전극과 웨이퍼판 사이에 전압차를도입시킴으로써, 중간전극을 통과하는 이온들이 선택된다.
이온주입장치에서, 반응공간에서 원자와 분자의 충돌이 억제되기 때문에, 증기상의 중합반응은 일어나지 않는다. 또한, 고에너지 상태에서 이온들이 웨이퍼에 도달하기 때문에, 이러한 이온들이 웨이퍼에 축적되지 않고 웨이퍼 내로 주입된다. 본 발명에서, 반응공간의 대기압을 증가시켜 증기상에서의 중합반응을 촉진함으로서, 증기상에서 미세한 입자들이 발생된다. 게다가, 이러한 미세한 입자들은 웨이퍼 기판 내부로 침투하지(penetrating) 않고 웨이퍼 상에 증착된다.
제2의 일반적인 구성 및 효과
고온영역과 냉각영역을 이용하는 본 발명의 두번째 측면에 따르면, (Si-O-C2H5, Si-O-CH3및 Si-CH8과 같은) 에톡시 및/또는 메톡시를 함유하는 유기성 실리콘가스와 (산소와 같은) 산화제가 혼합되어 있는 반응가스는 온도가 거의 500℃까지 상승되면 무플라즈마상태에서 조차도 반응할 수 있으며, 반응이 진행되면, (SiO와 같은) 고형물을 형성한다. 비록 반응은 열에 의해서만 진행되는 것은 아니지만, 400℃ 이하 부근의 온도 환경에서는 플라즈마 효과의 조합에 의해서 플라즈마의 강도에 따른 반응이 실현될 수 있으므로 다른 생성물을 형성할 수 있다. 플라즈마를 집중함으로써, 주로 SiO를 함유하는 고형물이 형성될 수 있다. 플라즈마 강도를 낮춤으로써, Si-OH 및 SiCH3군을 함유하는 저분자량의 화학적 중간반응생성물이 형성될 수 있다.
공급되는 RF 전력을 조절함으로써, 플라즈마의 강도가 조절될 수 있다. 고전력과 저전력의 공급을 교호적으로 반복함으로써, 반응공간 내에 종말반응 생성물 및 저분자량의 화학적 중간반응생성물과 반복적으로 형성된다. 발생된 고형물을 함유하는 가스가 냉각영역으로 유입될 때, 반응이 종결된다. 또한, 가스의 온도가 올라가기 때문에, 수분 및 알코올과 같은 저분자량의 가스 구성물이 응축하여 고형물과 함께 기판상에 교질용액(sol) 형태의 액체를 증착하는 것이 가능해진다.
도 6은 본 발명에 따른 장치의 실시예를 나타내는 개략적인 측면도이다. 일례로 약 Φ100mm(바람직하게는 직경이 기판과 유사한, 더욱 바람직하게는 기판 직경의 20∼75%, 가장 바람직하게는 기판 직경의 50±10%)의 상부전극(1), (상부전극(1)의 직경과 거의 동일한 직경을 갖는) 중간전극(2)을 포함하는 두 개의 전도성 전극, (상부전극(1)과 거의 동일한 직경을 갖는) 저온에서 유지되는 저온판(30) 및 일례로, Φ200mm(바람직하게는 직경이 100∼350mm)의 웨이퍼 기판이 배치된 약 Φ250mm(바람직하게는 직경이 기판보다 큰, 더욱 바람직하게는 기판보다 10∼50% 큰)의 하부스테이지(40)가 반응챔버인 진공컨테이너(23)에 설치된다. 이상에서, 상부전극, 중간전극 또는 저온판의 직경은 실제의 물리적 직경이며, (화학적 반응에 이용될 수 있는) 유효직경은 실제의 물리적 직경의 50∼100% 일 수 있다.
상부전극(1)과 중간전극(2)은 일례로 약 20mm(바람직하게는 10∼30mm)의 간격으로 설치된다. 유입구(11)를 통하여 유입되는 소스가스의 반응은 상부전극(1)과 중간전극(2) 사이에 마련된 공간(21)에서 일어나며, 이 공간은 "반응공간 (reaction space)" 또는 "고온공간(hot space)"이라고 한다. 비록 반응의 진행이공간 내 소스가스의 잔류시간에도 의존하지만, 만일 상부전극(1)과 중간전극(2) 사이의 거리가 작다면, 반응은 충분히 진행되지 않는다. 반면, 그 거리가 크다면, 반응효율은 상당히 증가하여, 중간반응(interim reaction)이 거의 일어나지 않거나 전혀 일어나지 않고, 화학적 중간생성물도 거의 생산되지 않거나 전혀 생산되지 않는다.
중간전극(2)과 저온판(30)은 일례로 약 10mm(바람직하게는 20mm를 포함하는 5∼30mm)의 간격으로 설치된다. 중간전극(2)과 저온판(30) 사이에 마련된 공간(22)은 "전이영역(transition space)"이라고 한다. 비록 저온판(30)과 중간전극(2) 사이의 거리가 가까울수록 더 좋긴 하지만, 저온판(30)은 중간전극(2) 보다 저온에서 유지되므로, 그들사이의 거리를 너무 가깝게 할 수는 없다. 저온판(30)은 중간전극(2)의 하류부분의 온도를 즉시 낮추기 위한 것으로써, 중간반응을 일으킬 수 있어, 화학적 중간생성물을 기판(5) 상에 축적시킨다. 하나 이상의 추가적인 저온판이 설치될 수 있어 온도를 더욱 환원시킨다. 또한, 실시예에서, 하나 이상의 중간전극이 설치될 수 있고, 여기서 추가적인 중간전극은 제1중간전극 보다 낮은 온도에서 조절된다. 전이영역과 반응공간의 직경이 다르다면, 전이영역의 직경은 반응공간보다 약간(예, 5∼20%) 클 수 있다.
저온판(30)과 하부스테이지(40)은 약 40mm(바람직하게는 20∼150mm, 더욱 바람직하게는 50∼100mm) 이격되어, 평행으로 서로 마주하도록 설치된다. 저온판(30)과 하부스테이지(40) 사이의 거리는 화학적 중간생성물의 증착을 증진시키기 위한 것이다. 저온판(30)과 하부스테이지(40) 사이에 마련된 공간(24)은 "무플라즈마영역(plasma-free space)", "냉각영역(cool space)" 또는 "하부영역(lower region)"이라고 한다. 화학적 반응의 관점에서는 거리가 긴 것이 바람직한 반면, 장치설계의 관점에서는 거리가 짧은 것이 바람직하다.
이상에서, 반응공간(21)의 직경이 상대적으로 크다면, 중간전극(2)과 기판(5) 사이의 거리가 넓어져야 할 필요가 있다. 이것은 반응공간의 크기가 더 커져, 더 많은 반응가스가 공급되고 나면, 더 큰 냉각공간이 필요하기 때문이다.
상부전극(1)과 중간전극(2) 사이에 위치된 반응공간(21)은 절연체(25)로 둘러쌓여 일례로 Φ60mm(바람직하게는 직경이 40∼100mm이거나 상부전극(1)의 실제 물리적 직경의 50∼100%)의 내부직경을 갖는 원통형 공간인 것이 바람직하다. 중간전극(2)과 저온판(30)으로 둘러쌓인 전이영역(22) 또한 절연체(25)에 의해 외부로부터 절연된다. 절연체(25)는 상부전극(1), 중간전극(2) 및 저온판(30)과 접하고 있다(도 6에 도시된 간격은 이상의 소자들이 별개의 구성소자임을 간단히 나타냈다).
반응공간으로 유입된 반응가스는 공급장치(feeder)와 유량조절기(flow regulator)에 의해 주어진 유량으로 조절된다. 이들 가스는 서로 혼합되어, 반응가스로써 상부전극에 설치된 유입구(11) 내로 유입된다. 반응가스는 상부전극(1)에 구비된 구멍을 통과하여 반응공간(21)으로 흐른다. 별개의 온도조절기(thermostat)가 상부전극(1), 중간전극(2), 저온판(30) 및 하부스테이지(40)에 각각 부착될 수 있다. 상부전극(1)의 온도와 중간전극(2)의 온도는 같을 수 있는 반면, 저온판(30)의 온도는 전자들 보다 낮을 수 있고, 하부스테이지(40)의 온도는 저온판(30)보다 더 낮을 수 있다. 상부전극(1)은 약 150℃ 내지 350℃(어떤 경우에는 100∼400℃; 다른 경우에는 200∼300℃)에서 유지될 수 있다. 적절한 온도범위는 화학반응과 RF 전력수준에 따라 선택될 수 있다. 만일 상부전극(1)이 반응가스의 열반응온도 보다 더 높은 온도로 놓여있다면, 생성물은 상부전극(1)의 내부(유입구(11) 측)에 부착한다. 이로 인해, 상부전극(1)의 온도는 반응가스의 열반응온도 보다 낮은 온도로 조절되는 것이 바람직하다. 중간전극의 온도는 상부전극 보다 더 낮을 수 있다. 더욱이, 온도조절을 하도록 하나 이상의 추가적인 중간전극이 설치될 수 있다.
예를 들어, Si-O-CH3군을 함유하는 유기성 Si가스가 소재가스로 이용되거나, 산소와 H2O 같은 산화가스가 반응가스로 가해질 때, 약 250℃ 내지 300℃에서 온도를 조절하는 것이 효과적일 수 있다.
저온판(30)은 0℃ 내지 100℃에서 유지될 수 있고 하부스테이지(40)은 약 -10℃ 내지 50℃에서 유지될 수 있다. 어떤 경우에, 저온판(30)은 상부전극(1) 또는 중간전극(2)의 온도 보다 낮은 100℃ 내지 300℃에서 유지될 수 있고, 하부스테이지(40)은 저온판(30)의 온도 보다 낮은 30℃ 내지 80℃에서 유지될 수 있다.
도 7은 본 발명의 실시예에서 이용가능한 증착장치(오른편 반쪽 부분)의 단면도이다. 상부전극(1)(예, Φ100mm 직경)과 중간전극(2)을 포함하는 두 개의 도전성 전극, 저온에서 유지되는 저온판(30) 및 웨이퍼 기판(예, 직경 Φ100mm)이 배치되는 하부스테이지(40)이 반응챔버인 진공컨테이너에 설치된다. 일례로 상부전극(1)과 중간전극(2) 사이의 거리, 중간전극(2)과 저온판(30) 사이의 거리, 및 저온판(30)과 하부스테이지(40) 사이의 거리는 각각 20mm, 10mm 및 40mm이다.
이 실시예에서, 상부전극(1)은 약 Φ0. 5mm의 구멍 100개 내지 8,000개(후술되는 실시예의 구멍은 1,000개)를 포함한 10mm 두께의 도전성 판이 이용되었다. 중간전극(2)은 상대적으로 큰 약 Φ2mm의 구멍 100개 내지 3,000개(후술되는 실시예의 구멍은 200개)를 포함한 5mm 두께의 도전성 판이 이용되었다. 냉각판 또한 약 Φ2mm의 구멍 100개 내지 3,000개를 갖고 있다. 저온판(30)은 냉각가스 유입블럭(60)과 함께 냉각블럭(70)에 설치된다. 냉각가스관(14)은 전이영역과 연결되어 가스가 중간전극(2)과 저온판(30)(냉각판) 사이로 유입될 수 있는 구조를 갖는다. 냉각수통로(13)는 냉각블럭(70) 내에 마련된다. 냉각가스는 냉각판 내부에 마련된 가스유입통로를 통과하여, 냉각가스관으로 흘러, 냉각판(30)에 마련된 구멍으로부터 냉각공간으로 유입된다. 냉각가스는 He, N2및 Ar과 같은 비반응성 가스일 수 있다.
상부전극(1)과 중간전극(2) 사이에 위치된 반응공간은 절연체(80)로 둘러쌓인 Φ60mm의 내부직경을 갖는 원통형 공간이다. 중간전극(2)은 히터(15)를 포함한 온도조절블럭(90)에 고정되어 주어진 온도에서 유지된다. 저온판(30)과 온도조절블럭(90) 사이에 세라믹과 같은 열 전도성이 낮은 소재로 만들어진 열절연판(100)이 배치된다. 중간전극(2)과 저온판(30)으로 둘러쌓인 전이영역은 열 절연판(100)에 의해 주변으로부터 절연된다.
반응공간으로 유입된 반응가스는 공급장치와 유량조절기에 의해 주어진 유량으로 조절된다. 이러한 가스들은 서로 혼합되어 반응가스로써 상부전극에 설치된 유입구(110)로 유입된다. 반응가스는 상부전극(1)에 마련된 구멍을 통과하여 반응공간 내로 흐른다. 별개의 온도조절기는 상부전극(1), 중간전극(2), 저온판(30) 및 하부스테이지(40)에 각각 부착된다.
냉각가스는 유량조절기에 의해 주어진 유량으로 조절되어, 냉각판(30)에 마련된 구멍을 통과하여 냉각영역으로 흘러들어간다.
하부영역(또는 냉각영역) 내부의 공기는 진공펌프에 의해 배기되어 100Pa 내지 10,000Pa의 주어진 압력으로 유지된다. 27MHz 고주파 전력이 상부전극(1)에 공급된다. 중간전극(2), 냉각판(30) 및 중간전극(2)은 전기적으로 놓여기다. 플라즈마는 상부전극(1)과 중간전극(2) 사이에서 용량커플링방법에 의하여 여기된다. 전력이 공급됨에 따라, 약 10msec 내지 1sec의 간격으로 높은 전력과 낮은 전력의 공급을 반복함으로써 고 반응성 상태 및 저 반응성 상태가 연속적으로 반복된다.
위 실시예에서, 반응공간 내의 소스가스의 유량은 약 10∼1,000sccm 일 수 있다. 반응공간에 공급된 RF 전력은 약 10W∼1,500W 일 수 있다. 높은 전력과 낮은 전력을 반복적으로 공급할 때, 높은 전력은 500W∼1,500W 일 수 있는 반면 낮은 전력은 200W∼400W 일 수 있다. 실시예에서, 중간전극을 통과하는 나노입자의 크기는 약 0. 5∼50nm 일 수 있다.
또한, 도 7에서, 냉각핀(120)은 상부본체(17)에 부착된다. 절연체(16)는 상부본체(17)에 배치된다. 분류판(distribution plate)(18)은 상부본체(17)에 부착되어 상부전극(1) 위에 설치됨으로써 상부전극(1)의 상류쪽 소스가스를 효과적으로 가열한다.
중간전극 및 냉각판
중간전극(2)은 상대적으로 큰 구멍이 500∼10,000개(예, 1,000∼5,000개) 형성된 2∼30mm(예, 5mm) 두께의 전기적 도전성 판인 전극이 이용될 수 있다. 이 중간전극은 중간전극 바로 밑의 하부영역(전이영역)과 상대적으로 고온의 플라즈마 상태에 있는 상부영역(반응공간)을 분리하는 한편 상부영역에서 하부영역까지 반응가스가 흐르도록 설계된다.
실시예에서, 중간전극은 제1의 일반적인 구성과 동일한 형상을 가질 수 있다.
냉각판은 구멍에 대하여 중간전극과 동일한 구성을 가질 수 있다. 한편, 냉각판은 중간전극에 대하여 상기한 범위에서의 중간전극과는 다른 구성을 가질 수 있다. 하나 이상의 추가적인 냉각판이 소스가스를 더욱 효과적으로 냉각하기 위하여 설치될 수 있다. 냉각판은 예를 들어 알루미늄으로 만들어질 수 있다.
증착반응
(적어도 SiαOβCxHy로 표현된 여기서 α는 0보다 큰 정수이고 β, x 및 y는 0 이상의 정수인 유기성 실리콘가스와 같은) 실리콘을 함유하는 소재가스(소스가스)와 N2O, He 및 Ar과 같은 첨가된 가스들은 공급장치(6∼8)와 유량조절기(9∼11)를 통하여 일정한 유량으로 조절되어 혼합된 후에, 반응가스로서 상부전극의 상부에서유입구(110)로 유입된다. 상부전극에 Φ0.5mm의 구멍 500∼10,000개(본 발명의 실시모드에서는 3,000개의 구멍이 형성됨)가 형성되어, 이들 구멍을 통과하여 반응가스가 반응공간으로 흘러 들어간다. 반응공간은 진공펌프에 의해 배기되고 플라즈마 상태가 유지될 수 있는 100Pa∼5,000Pa의 범위 내에서 소정의 고정된 압력이 유지된다.
소재가스(material gas) 및 산소와 같은 첨가된 가스를 포함하는 반응과 관계된 모든 가스들은 고온에서 유지되는 상부전극과 중간전극으로 둘러쌓인 상부영역으로 유입되어, 소재가스들이 반응하도록 전극들 사이에 플라즈마가 여기된다. 반응공간인 상부영역에서 나노입자가 발생된다. 나노입자의 직경은 상부영역에서의 반응조건에 따라 결정된다. 반응가스는 반응공간(상부영역)으로 유입되고 나노입자는 중간전극을 통과하는 동안 성장한다. 나노입자의 직경은 반응공간에서 반응가스 분자들이 반응하는데 필요한 시간에 의해 주로 조절될 수 있다. 반응시간은 반응공간에 대하여 (반응가스 분자들이) 상부영역을 통과하는데 경과된 시간이다. 다시 말해, 반응시간은 반응가스분자들이 상부영역에 머무르는 시간의 변화에 의해 조절될 수 있다. 또한, 나노입자의 직경은 고주파 전력이 켜져 있을 때 노출된 시간에 의해 조절될 수 있다. 약 50msec 동안 고주파 RF 전력을 공급함으로써, 직경이 약 수 nm까지 커진다. 그런 후에, 공급된 전력을 꺼서, 플라즈마가 μsec 차원으로 나타나는 것을 중단하여 중합반응이 종결된다. 이 방법으로, 입경의 성장을 멈춤으로써 작은 입경을 갖는 나노입자가 얻어질 수 있다. 공급된 전력을 낮추어 반응공간의 반응성을 환원시킴으로써, 중간상(interim phase)에서의 생성물을발생시키는 것이 가능하다. 높은 전력을 공급하는 단계와 낮은 전력을 공급하는 단계를 반복함으로써 나노입자와 중간반응 생성물이 계속해서 발생될 수 있다.
상부영역에 발생된 나노입자는 제1의 일반적인 구성에서와 유사하게 거동한다.
또한, 저온판과 하부스테이지가 저온에서 유지되기 때문에, 상대적으로 저분자량을 갖는 분자들 또한 하부영역에서 응축하여 입자와 같은 고형물과 함께 웨이퍼 기판에 증착된다. 수십 나노미터 이하의 미세한 입자들은 정전기력(static electricity)의 영향을 받는다면 웨이퍼 기판에 부착하지 않는다. 반응가스에 함유된 저분자량을 갖는 가스는 온도를 낮춤으로써 응축하여 액화된다. 이 용액이 나노입자에 부착하여, 나노입자들은 용액과 함께 기판으로 옮겨질 수 있다. 반응가스가 수소와 산소 원자를 충분히 함유할 때, 반응공간에 물분자가 생성되어 웨이퍼 기판에 수분이 부착한다. 이 수분 때문에, 웨이퍼 기판의 하전현상(charging phenomenon)이 억제되어 웨이퍼에 나노입자의 증착이 가속화된다.
RF 전력 강도의 변화로 인해, 화학반응의 진행이 조절될 수 있고, 화학적 중간생성물이 생성될 수 있어 최종반응생성물과 함께 기판에 축적된다. 예를 들어, 최종반응생성물은 다음과 같이 생성된다:
(CH3)2Si(OCH3)2+7O2→ SiO2+6H2O+4CO2
화학적 중간생성물은 다음과 같이 생성될 수 있다
(CH3)2Si(OCH3)2+O2+H2→ Si(CH3)2OH + 2CH3OH
소스가스에 따라서, 최종반응생성물과 화학적 중간생성물이 이상과 유사한 반응 계획대로 변화할 것이다.
화학적 중간생성물은 기판의 표면상의 반응에 의해 생성된 수분과 함께 축적되고, 여기서 화학적 중간생성물은 표면상에 액상 또는 교질용액 상태에 있다. 기판이 가열될 때, 액상 또는 교질용액 상태의 화학적 중간생성물이 응고된다. 화학적 중간생성물과 함께 존재하는 수분은 정전기를 중화하고, 이에 의해 고형화된 층에 포함된 나노입자의 증착을 촉진한다. 한편, 최종반응생성물은 고체 상태에 있으며 기판의 표념에 축적된다. 화학적 중간생성물과 최종반응생성물의 혼합 또는 겹침으로, 기판의 다음 열처리로 형성된 합성막(hybrid film)을 갖는 기판이 얻어진다. 합성막은 우수한 기계적 강도를 갖는 다공성 구조를 갖는다. 화학적 중간생성물의 층 및 최종반응생성물의 층을 교호적으로 형성하여 생긴 합성막은 두께가 균일할 수 있으며 기계적 강도가 우수할 수 있다.
그 다음의 처리는 제1의 일반적인 구성과 유사하게 수행될 수 있다.
냉각판을 이용하지 않는 구성과의 비교
본 발명에서는 중간전극에 더하여 냉각판이 이용되었다. 제1의 일반적인 구성에서 설명된 바와 같이, 냉각판 없이 중간전극 만을 이용하여 상부영역과 하부영역을 나누는 것이 가능하다. 그러나, 냉각판의 이용은 이하에서 설명된 바와 같은 장점이 있다.
냉각판을 이용하지 않는 장치와 본 발명의 실시예를 비교하면, 다음으로 요약될 수 있다(이것은 단지 예이며, 본 발명을 제한하지는 않는다).
제2구성 제1구성
하드웨어 구성 중간전극 및 냉각판 중간전극
반응공간 크기 웨이퍼 기판 보다 작은(예, 1/2) 직경 웨이퍼 기판보다 큰 직경
반응가스의 총 유량 200sccm을 초과한(예, 1000sccm 이상) 유량을 이용한 처리 100 내지 200sccm의 적은 유량
냉각판을 이용하지 않은 기술에서, 반응가스의 총 유량이 증가된다면, 증착공간에서 반응가스가 충분히 냉각될 수 없다. 그 결과, 기판 표면의 온도가 상승하여 저분자량을 갖는 생성물이 충분히 액화될 수 없다. 이 때문에, 반응가스의 총 유량이 200sccm을 초과하여 증가될 수 없고, 가스의 확산효과가 나빠지며, 전체 표면에 대한 증착이 불가능해진다. 본 발명의 실시예에서, 냉각판을 이용하여 반응공간의 크기를 줄임으로써, 증착공간에서 약 3,000sccm의 큰 유량을 갖는 반응가스 까지도 충분히 냉각되어, 고형 입자와 액상 생성물이 전체 기판 표면에 효과적으로 증착된다. 또한 유량이 큰 조건에서 증착에 가능하기 때문에, 전체 기판 표면에 막이 고르게 형성될 수 있다.
다른 기술과의 비교
이하의 설명은 원격 플라즈마 유닛이 반응기의 외부에 부착된 기술로, Ar과 산소 같은 첨가된 가스가 원격 플라즈마 유닛으로 유입되고, 고주파 전력에 의해 플라즈마가 여기되어 첨가된 가스가 활성화되면, 활성화된 첨가가스와 다른 시스템으로부터 유입된 주요 소재가스가 반응기 내부에서 혹은 반응기로 유입된기 직전에 혼합되어, 반응기 내부에 막이 형성된다. 이 경우 또한, 주요 소재가스는 웨이퍼 기판이 배치된 반응기 내부에서 반응하도록 되어있기 때문에, 반응에 이용된 공간과 반응 완료/증착에 이용된 공간을 분리하는 것이 불가능하다.
실험결과 : 제1구성
제1실시예
소재가스로써 20sccm의 TEOS와 첨가가스로서 80sccm의 O2, 50sccm의 Ar 및 50sccm의 He가 공급장치(6, 7, 8)와 유량조절기(9, 10, 11)를 통하여 유입되어 혼합되고, 혼합된 가스는 반응가스로서 유입구(12)를 통하여 반응챔버(4)로 유입된다(도 2 참조). 반응챔버(4) 내의 압력은 진공펌프로 가스를 일정하게 배기하여 2×103Pa에서 유지되었다. 300W 13.56MHz RF 전력이 상부전극(1)에 공급되었다. 상부전극(1), 중간전극(2) 및 하부스테이지(3)의 온도는 각각 170℃, 50℃ 및 0℃의 고정된 온도로 조절되었다. 막이 형성된 후에 열처리를 위해 하부스테이지(3)에 놓여진 웨이퍼 기판(5)이 진공컨테이너에 삽입되어, N2분위기에서 건조시키고 HMDS에 의한 소수성 처리가 행해졌다. 이러한 조건에서 형성된 막의 측정된 유전상수는 2. 05였다.
제2실시예
소재가스로써 디메틸디메톡실렌(Dimethyldimetoxysilane, DM-DMOS:(CH3)2Si(OCH3)2) 20sccm와 첨가가스로써 O2100sccm, Ar 50sccm 및 He 50sccm이 공급장치(6, 7, 8)와 유량조절기(9, 10, 11)을 통해 유입되어 혼합되고, 혼합된 가스는 반응가스로써 유입구(12)를 통해 반응챔버(4)로 유입되었다. 가스를 진공펌프로 일정하게 배기하여 반응챔버(4) 내의 압력을 2×103Pa에서 유지하였다. 800W 13.56MHz RF 전력이상부전극(1)에 공급되었다. 상부전극(1), 중간전극(2) 및 하부스테이지(3)의 온도는 각각 170℃, 50℃ 및 0℃의 고정된 온도에서 조절되었다. 막이 형성된 후에 하부스테이지(3)에 놓인 웨이퍼 기판이 열처리를 위해 진공컨테이너에 삽입되어, N2분위기에서 건조시키고, HMDS에 의한 소수성 처리가 행해졌다. 이러한 조건에서 형성된 막의 측정된 유전상수는 1. 90 이었고, 그 막은 직경이 약 10nm 이하인 나노구멍을 포함하였고, 나노입자의 크기를 나타내는 중앙직경이 약 1nm였다(일본, 리가쿠 덴키 X선 실험실의 고감도 X선 확산산란 광학시스템 ATX-E™에 의해 얻어진 도 5 참조).
제3실시예
소재가스로써 디메틸디메톡실렌(Dimethyldimetoxysilane, DM-DMOS: (CH3)2Si(OCH3)2) 20sccm와 첨가가스로써 O2100sccm, Ar 50sccm 및 He 50sccm이 공급장치(6, 7, 8)와 유량조절기(9, 10, 11)을 통해 유입되어 혼합되고, 혼합된 가스는 반응가스로써 유입구(12)를 통해 반응챔버(4)로 유입되었다. 가스를 진공펌프로 일정하게 배기하여 반응챔버(4) 내의 압력을 2×103Pa에서 유지하였다. 펄스조절된 400W 13.56MHz RF 전력이 상부전극(1)에 공급되었다. 상부전극(1), 중간전극(2) 및 하부스테이지(3)의 온도는 각각 170℃, 50℃ 및 0℃의 고정된 온도에서 조절되었다. 막이 형성된 후에 하부스테이지(3)에 놓인 웨이퍼 기판이 열처리를 위해 진공컨테이너에 삽입되어, N2분위기에서 건조시키고, HMDS에 의한 소수성 처리가 행해졌다. 이러한 조건에서 형성된 막의 측정된 유전상수는 1. 90 이었다.
비교실시예
평행평판식 플라즈마 CVD 방법을 이용한 저유전상수 막을 형성하는 실험이 실시되었다. 도 1은 막 형성 실험에 이용된 플라즈마 CVD 장치의 실시예를 나타낸다. 도전성 Φ250mm의 원형판이 하부스테이지(102)으로 이용되었고 무한히 많은 구멍을 갖는 도전성 Φ250mm의 원형판이 상부전극(102)으로 이용됨에 따라, 이러한 판들이 반응챔버 내에서 24mm의 간격으로 서로 평행하게 대향하도록 설치되었다. 하부스테이지(102)의 온도는 항상 400℃에서 유지되었다. 반응챔버(104) 내의 가스는 진공펌프를 이용하여 일정하게 배기되어 고정된 압력으로 압력이 유지되었다.
막이 형성되는 웨이퍼 기판(103)은 하부스테이지(102)에 놓여졌고 디메틸디메톡실렌(Dimethyldimetoxysilane, DM-DMOS:(CH3)2Si(OCH3)2) 120sccm와 He 100sccm이 혼합되었으며, 혼합된 가스는 반응가스로서 상부전극(101)의 구멍을 통해서 반응챔버(104)로 유입되었다. 반응챔버 내의 압력은 6.7×102Pa에서 유지되었고, 하부스테이지(102)은 전기적으로 접지되었으며, 1200W 13.56 RF 전력이 웨이퍼 기판(103) 상에 막을 형성하도록 상부전극(101)에 공급되었다. 이러한 조건에서 형성된 막의 측정된 유전상수는 2.76 이었다.
실험결과 : 제2구성
제4실시예
소재가스로써 디메틸디메톡실렌(Dimethyldimetoxysilane, DM-DMOS:(CH3)2Si(OCH3)2) 100sccm와 첨가가스로써 O270sccm, H2100sccm및 Ar 50sccm이 유입되어 혼합되고, 반응가스로써 유입구(110)를 통해 반응챔버(23)로 유입되었다(도 6 참조). 반응챔버(23) 내부의 압력은 공기를 진공펌프로 일정하게 배기하여 항상 1. 3×103Pa에서 유지하였다. 나노입자를 형성하는 고전력(1200W)과 상대적으로 저분자량의 생성물을 형성하는 저전력(300W)을 교대로 일으켜 상부전극(1)에 27MHz RF 전력을 반복적으로 공급하였다. 상부전극(1)은 200℃의 주어진 온도에서 유지되었고, 중간전극(2)도 200℃의 주어진 온도에서 유지되었으며, 냉각판(30)과 하부스테이지(40)은 각각 70℃와 0℃에서 유지되었다. 증착 후에, 하부스테이지(40)이 배치된 웨이퍼 기판(5)이 열처리용으로 이용되는 진공컨테이너에 삽입되었다. N2분위기에서 건조시키면서 HMDS에 의한 소수성 처리가 행해졌고, 전체 기판 표면에 막이 형성되었다. 이러한 조건에서 형성된 막에 1MHz 전압을 도입시킴으로써 측정된 유전상수는 2.0이었고, 막을 구성하는 나노입자의 직경은 약 10nm 이하였으며, 나노입자의 크기를 나타내는 중앙직경은 약 1nm 였다.
이상의 결과는 제3실시예의 결과와 비교되었다. 제3실시예에서, 막은 웨이퍼 중앙으로부터 약 Φ50mm의 영역에만 형성되었고, 웨이퍼 내부 영역의 외각 주변영역에는 막이 형성되지 않았다.
본 발명의 다양한 실시예(특히 제2구성)
이상 설명된 바에 따르면, 본 발명은 플라즈마 CVD 장치에 대해 이용될 수 있다. 본 발명은 차후의 다양한 실시예들을 포함하고, 여기서 각 실시예는 단독으로 이용될 수 있으며 또한 둘 이상의 조합으로 이용될 수도 있다:
1) 플라즈마 CVD 증착장치는 플라즈마가 발생되는 상부영역과 막이 형성된 기판이 배치된 하부영역 사이에 다수의 구멍을 갖는 적어도 하나의 도전성판(중간전극)을 포함하며; 또한 장치는 중간전극 위에 플라즈마 공급원을 갖은 구조를 포함하고, 중간전극의 상부영역에서 플라즈마가 여기되며 소스가스(source gas)가 반응하도록 하며, 중간전극 보다 아래 영역에 기판이 배치되어, 기판 상에 생성물을 증착하는 것을 특징으로 하며, 게다가 중간전극 보다 낮은 온도를 갖는 다수의 구멍을 포함하는 냉각판에 의해 하부영역을 전이영역과 무플라즈마영역으로 나누는 것을 특징으로 한다.
2) 장치는 하나 이상의 냉각판에 의해 형성된 하나 이상의 전이영역을 가질 수 있다.
3) 반응공간은 기판의 직경 보다 작을 수 있다.
4) 장치는 반응에 기여하는 소재가스와 첨가가스와 같은 모든 가스를 플라즈마가 여기된 반응공간에 도입시키기 위한 구조를 포함한다.
5) 장치는 중간전극 위에 마련된 상부전극을 가질 수 있으며, 상부전극과 중간전극 사이의 반응공간에 플라즈마를 여기하기 위하여 13.56MHz 혹은 27MHz RF 고주파 전력이 상부전극에 공급될 수 있다.
6) 상부전극은 가온기작을 포함할 수 있다.
7) 상부전극은 150℃ 이상의 온도로 조절될 수 있다.
8) 상부전극은 200℃ 이상의 온도로 조절될 수 있다.
9) 중간전극은 100℃ 이상의 온도로 조절될 수 있다.
10) 냉각판(저온판)은 100℃ 이하의 온도로 조절될 수 있다.
11) 장치는 냉각가스가 중간전극과 저온판 사이의 전이영역에 유입될 수 있는 구조를 가질 수 있다.
12) 중간전극과 기판이 배치된 하부스테이지는 동일한 전위를 갖도록 전기적으로 연결된다(전위차 없음).
13) 장치는 미리 맞춰진 1msec 이상의 시간동안 전력을 공급하는 제1단계와, 미리 맞춰진 1msec 이상의 시간동안 제1단계에서 공급된 것보다 높은 전력을 공급하는 제2단계를 반복하여 운전하는 전원공급원을 포함할 수 있다.
14) 장치는 미리 맞춰진 1msec 이상의 시간동안 전력을 간헐적으로 도입시키는 단계를 운전하는 전원공급원을 포함할 수 있다.
15) 전력은 1msc 이하의 간격으로 공급된 펄스 고주파 전력일 수 있다.
16) 장치는 적어도 Si, C, H 및 O 원소를 함유하는 반응가스를 이용하여 50nm 이하의 직경을 갖는 나노입자를 함유하는 막을 형성할 수 있다.
17) 하부스테이지는 100℃ 이하의 온도로 조절될 수 있다.
18) 장치는 열처리를 하여 2.5 이하의 유전상수를 갖는 저유전상수 막을 형성할 수 있다.
19) 비반응성가스는 전이영역으로 유입될 수 있다.
본 발명의 사상에서 벗어남 없이 다양한 변경이 있을 수 있다는 점이 당업자에게 이해될 것이다. 그러므로, 본 발명의 형태는 오직 설명을 위한 것이며, 본발명의 범위를 제한하기 위한 것은 아니라는 점이 분명히 이해될 것이다.
플라즈마 CVD를 이용하는 본 발명으로 2.5 이하의 유전상수를 갖는 저유전상수 막의 증착이 가능해진다. 고도로 집적된 차세대 마이크로칩용 절연막으로써 이 저유전상수 막을 이용하면, 배선 용량으로 인한 지연이 낮아질 수 있으며 마이크로칩의 작업속도도 실질적으로 증가될 수 있다.

Claims (47)

  1. 반도체 기판 상에 플라즈마 반응에 의한 박막형성방법에 있어서,
    반도체 기판이 하부스테이지에 배치된 플라즈마 CVD 처리용 반응챔버에 반응가스를 도입하는 단계; 및
    상기 기판 표면으로부터 전하를 환원시키거나 방전시키는 동안에 상기 기판 상에 플라즈마 반응에 의한 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막형성방법.
  2. 제1항에 있어서,
    상기 환원 또는 방전은 상기 반응챔버에 플라즈마 여기을 위한 상부영역과 상기 기판상에 막을 형성하기 위한 하부영역을 형성함으로써 이루어지고, 상기 하부영역에 실질적으로는 전위를 공급하지 않음으로써 플라즈마 여기를 억제하고, 이에 의해 상기 하부영역으로부터 전하를 환원시키는 것을 특징으로 하는 박막형성방법.
  3. 제2항에 있어서
    상기 반응챔버의 압력은 100∼5000Pa인 것을 특징으로 하는 박막형성방법.
  4. 제2항에 있어서,
    상기 상부영역과 상기 하부영역은 상기 반응가스가 통과하는 다수의 구멍을 갖는 도전성 중간판에 의해 구획되며, 상기 중간판과 상기 하부스테이지 사이에 실질적으로는 전위의 적용이 없는 것을 특징으로 하는 박막형성방법.
  5. 제4항에 있어서,
    상기 중간판과 상기 하부스테이지는 전기적으로 연결되어 상기 중간판과 상기 하부스테이지를 같은 전압으로 유지하는 것을 특징으로 하는 박막형성방법.
  6. 제3항에 있어서,
    상기 반응가스는 상기 반응챔버의 상기 상부영역으로 도입되는 소스가스를 포함하는 것을 특징으로 하는 박막형성방법.
  7. 제4항에 있어서,
    상기 상부영역 내의 상기 중간판 위에 상부전극이 배치되며, 상기 상부전극과 상기 중간판 사이에 플라즈마가 여기되는 것을 특징으로 하는 박막형성방법.
  8. 제7항에 있어서,
    상기 상부전극과 상기 중간판 사이에 펄스변조된 전력이 공급되는 것을 특징으로 하는 박막형성방법.
  9. 제1항에 있어서,
    상기 반응가스는 Si를 포함하는 것을 특징으로 하는 박막형성방법.
  10. 제1항에 있어서,
    상기 환원 혹은 방전은 상기 하부스테이지의 온도를 낮춤으로써 상기 반응챔버의 상기 기판에 존재하는 수분 분자의 응축이 이루어지며, 그로 인해 상기 기판 표면으로부터 전하를 방전시키는 것을 특징으로 하는 박막형성방법.
  11. 제10항에 있어서,
    상부전극과 상기 하부스테이지 사이에서 플라즈마가 여기되며, 상기 하부스테이지의 온도는 실온보다 낮고, 상기 상부전극의 온도는 150℃ 이상인 것을 특징으로 하는 박막형성방법.
  12. 제10항에 있어서,
    상기 수분 분자는 상기 반응가스 내에 존재하는 산소와 수소로부터 생성되는 것을 특징으로 하는 박막형성방법.
  13. 제3항에 있어서,
    상기 환원 혹은 방전은 상기 하부스테이지의 온도를 낮춤으로써 상기 반응챔버의 상기 기판에 존재하는 수분 분자의 응축이 더 이루어지며, 그로 인해 상기 기판 표면으로부터 전하를 방전시키는 것을 특징으로 하는 박막형성방법.
  14. 제13항에 있어서,
    상부전극과 상기 하부스테이지 사이에 플라즈마가 여기되며, 상기 하부스테이지의 온도는 -10℃∼150℃의 범위에 있고, 상기 중간판의 온도는 50℃∼200℃의 범위에 있으며, 상기 상부전극의 온도는 100℃ 이상이며, 상기 하부스테이지의 온도는 상기 중간판과 상기 상부전극의 온도보다 낮은 것을 특징으로 하는 박막형성방법.
  15. 반도체 기판상에 플라즈마 반응에 의한 박막 형성용 CVD 장치에 있어서:
    반응챔버;
    반응가스를 상기 반응챔버로 유입하기 위한 반응가스유입구;
    상기 반응챔버에 배치된 반도체 기판 상의 하부스테이지;
    상기 반응챔버 내의 플라즈마 여기용 상부전극; 및
    상기 상부전극과 상기 하부스테이지 사이에 배치된 다수의 구멍을 가지며, 상기 반응챔버의 내부를 상부영역과 하부영역으로 구획하는 도전성 중간판을 포함하는 것을 특징으로 하는 박막 형성용 CVD 장치.
  16. 제15항에 있어서,
    상기 중간판과 상기 하부스테이지는 상기 중간판과 상기 하부스테이지를 전기적으로 연결함으로써 같은 전압으로 유지하는 것을 특징으로 하는 박막 형성용 CVD 장치.
  17. 제15항에 있어서,
    상기 하부스테이지, 상기 중간판 및 상기 상부전극의 온도를 각각 -10℃∼150℃, 50℃∼200℃ 및 100℃ 이상으로 조절하는 온도조절기를 더 포함하는 것을 특징으로 하는 박막 형성용 CVD 장치.
  18. 실리콘 함유가스를 이용하여 제1항의 방법으로 형성된 막에 있어서, 10nm 이하의 중앙직경을 갖는 나노구멍을 포함하며 2.5 이하의 저유전상수를 포함하는 것을 특징으로 하는 막.
  19. 반도체 기판상에 플라즈마 반응에 의한 박막 형성용 CVD 장치에 있어서,
    반응챔버;
    반응가스를 상기 반응챔버에 유입하기 위한 반응가스유입구;
    하부전극으로 작용하며, 상기 반응챔버에 배치된 반도체 기판 상에 있는 하부스테이지;
    상기 반응챔버 내의 플라즈마 여기용 상부전극;
    상기 반응가스가 통과하는 다수의 구멍을 가지며, 상기 상부전극 아래에 배치되어 상기 상부전극과의 사이에 반응공간을 형성하는 중간전극; 및
    상기 반응가스가 통과하는 다수의 구멍을 가지며, 상기 중간전극 보다 낮은 온도에서 조절되고, 상기 중간전극과 상기 하부스테이지 사이에 배치되고, 상기 중간전극과의 사이에 전이영역을 형성하며, 상기 하부스테이지와의 사이에 무플라즈마영역을 형성하는 냉각판을 포함하는 것을 특징으로 하는 박막 형성용 CVD 장치.
  20. 제19항에 있어서,
    상기 반응공간은 상기 하부스테이지에 배치된 상기 기판보다 직경이 작은 것을 특징으로 하는 CVD 장치.
  21. 제19항에 있어서,
    하나 이상의 추가적인 냉각판을 더 포함하며, 이들 사이에 하나 이상의 추가적인 전이영역이 형성되는 것을 특징으로 하는 박막 형성용 CVD 장치.
  22. 제19항에 있어서,
    상기 상부전극은 상기 반응가스가 통과하는 다수의 구멍을 갖는 것을 특징으로 하는 박막 형성용 CVD 장치.
  23. 제22항에 있어서,
    상기 반응공간은 절연체로 둘러쌓여진 것을 특징으로 하는 박막 형성용 CVD 장치.
  24. 제22항에 있어서,
    상기 전이영역은 절연체로 둘러쌓여진 것을 특징으로 하는 박막 형성용 CVD 장치.
  25. 제19항에 있어서,
    상기 반응공간 내에 플라즈마를 여기시키기 위해 상기 상부전극에 13.56MHz 또는 27MHz 고주파 전력을 공급하는 것을 특징으로 하는 박막 형성용 CVD 장치.
  26. 제19항에 있어서,
    상기 상부전극은 150℃ 이상의 온도로 조절되는 것을 특징으로 하는 박막 형성용 CVD 장치.
  27. 제26항에 있어서,
    상기 상부전극은 200℃ 이상의 온도로 조절되는 것을 특징으로 하는 박막 형성용 CVD 장치.
  28. 제19항에 있어서,
    상기 중간전극은 100℃ 이상의 온도로 조절되는 것을 특징으로 하는 박막 형성용 CVD 장치.
  29. 제19항에 있어서,
    상기 냉각판은 100℃ 이하의 온도로 조절되는 것을 특징으로 하는 박막 형성용 CVD 장치.
  30. 제19항에 있어서,
    상기 전이영역에 냉각가스를 도입하도록 상기 상부전극과 상기 냉각판 사이에 가스유입구가 마련된 것을 특징으로 하는 박막 형성용 CVD 장치.
  31. 제30항에 있어서,
    상기 냉각가스는 비반응성 가스인 것을 특징으로 하는 박막 형성용 CVD 장치.
  32. 제19항에 있어서,
    상기 중간전극과 상기 하부스테이지를 전기적으로 연결하여 동일한 전위를 갖는 것을 특징으로 하는 박막 형성용 CVD 장치.
  33. 제19항에 있어서,
    상기 하부스테이지는 100℃ 이하의 온도로 조절되는 것을 특징으로 하는 박막 형성용 CVD 장치.
  34. 반도체 기판상에 플라즈마에 의한 박막형성방법에 있어서,
    반응가스를 반응챔버의 상부영역으로 도입하는 단계;
    상기 반응가스가 반응하도록 상부전극과 기판이 배치된 하부스테이지 사이에 전력을 공급함으로써 상기 상부영역에 플라즈마를 여기시키는 단계;
    활성화된 반응가스가 통과하는 다수의 구멍을 가지며, 상기 상부전극 아래에 상기 하부스테이지과 동일한 전위를 갖는 중간전극을 마련하여 상기 상부영역에 플라즈마를 봉입하는 단계;
    냉각된 가스가 통과하는 다수의 구멍을 가지며, 상기 중간전극과 상기 하부스테이지 사이에 배치되고, 상기 중간전극과의 사이에 중간영역을 형성하는 냉각판을 상기 중간전극 보다 낮은 온도에서 조절하여 상기 상부영역 아래부분을 냉각하는 단계; 및
    상기 냉각판과의 사이에 하부영역을 형성하는 상기 하부스테이지를 상기 냉각판 보다 낮은 온도에서 조절하는 단계를 포함하며, 이로 인해 상기 기판에 반응생성물을 축적하는 것을 특징으로 하는 박막형성방법.
  35. 제34항에 있어서,
    플라즈마를 여기하기 위하여 상기 상부전극에 13.56MHz 또는 27MHx 고주파 전력을 공급하는 것을 특징으로 하는 박막형성방법.
  36. 제34항에 있어서,
    상기 상부전극은 150℃ 이상의 온도로 조절되는 것을 특징으로 하는 박막형성방법.
  37. 제36항에 있어서,
    상기 상부전극은 200℃ 이상의 온도로 조절되는 것을 특징으로 하는 박막형성방법.
  38. 제34항에 있어서,
    상기 중간전극은 100℃ 이상의 온도로 조절되는 것을 특징으로 하는 박막형성방법.
  39. 제34항에 있어서,
    상기 냉각판은 100℃ 이하의 온도로 조절되는 것을 특징으로 하는 박막형성방법.
  40. 제34항에 있어서,
    상기 중간영역로 냉각가스가 유입되는 것을 특징으로 하는 박막형성방법.
  41. 제40항에 있어서,
    상기 냉각가스는 비반응성 가스인 것을 특징으로 하는 박막형성방법.
  42. 제34항에 있어서,
    상기 하부스테이지는 100℃ 이하의 온도로 조절되는 것을 특징으로 하는 박막형성방법.
  43. 제34항에 있어서,
    상기 플라즈마 여기단계는 미리 맞춰진 1msec 이상의 시간 동안 상기 상부전극에 전력을 공급하는 제1단계와, 제1단계에서 공급된 것보다 높은 전력을 미리 맞춰진 1msec 이상의 시간 동안 공급하는 제2단계를 반복하는 단계를 포함하는 것을 특징으로 하는 박막형성방법.
  44. 제34항에 있어서,
    상기 플라즈마 여기단계는 미리 맞춰진 1msec 이상의 시간 동안 간헐적으로 전력을 공급하는 단계를 포함하는 것을 특징으로 하는 박막형성방법.
  45. 제34항에 있어서,
    상기 플라즈마 여기단계는 1msec 이하의 간격으로 펄스 고주파 전력을 공급하는 단계를 포함하는 것을 특징으로 하는 박막형성방법.
  46. 제34항에 있어서,
    상기 반응가스는 적어도 Si, C, H 및 O 원소를 함유하는 것을 특징으로 하는 박막형성방법.
  47. 제34항에 있어서,
    상기 기판에 형성된 상기 막은 후처리인 열처리로 2.5 이하의 유전상수를 갖는 것을 특징으로 하는 박막형성방법.
KR1020020025325A 2001-05-09 2002-05-08 반도체 장치용 저유전상수 절연막의 형성방법 KR100687531B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/851,809 US6602800B2 (en) 2001-05-09 2001-05-09 Apparatus for forming thin film on semiconductor substrate by plasma reaction
US09/851,809 2001-05-09
US10/079,078 2002-02-19
US10/079,078 US6537928B1 (en) 2002-02-19 2002-02-19 Apparatus and method for forming low dielectric constant film

Publications (2)

Publication Number Publication Date
KR20020086252A true KR20020086252A (ko) 2002-11-18
KR100687531B1 KR100687531B1 (ko) 2007-02-27

Family

ID=26761596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020025325A KR100687531B1 (ko) 2001-05-09 2002-05-08 반도체 장치용 저유전상수 절연막의 형성방법

Country Status (3)

Country Link
EP (1) EP1256978A3 (ko)
JP (1) JP4140883B2 (ko)
KR (1) KR100687531B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148431B1 (ko) * 2004-02-26 2012-05-23 어플라이드 머티어리얼스, 인코포레이티드 Ｆｅｏｌ 제조를 위한 인시튜 세정 챔버

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050109276A1 (en) * 2003-11-25 2005-05-26 Applied Materials, Inc. Thermal chemical vapor deposition of silicon nitride using BTBAS bis(tertiary-butylamino silane) in a single wafer chamber
KR101105420B1 (ko) 2010-02-03 2012-01-17 성균관대학교산학협력단 플라즈마 기판 처리 장치 및 방법
JP5535981B2 (ja) * 2011-04-28 2014-07-02 三菱重工業株式会社 シリコン系薄膜の製膜装置及びそれを備える光電変換装置の製造装置、並びに、シリコン系薄膜の製膜方法及びそれを用いる光電変換装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4632057A (en) * 1985-08-05 1986-12-30 Spectrum Cvd, Inc. CVD plasma reactor
JPS6456874A (en) * 1987-03-27 1989-03-03 Canon Kk Microwave plasma cvd device
US5994209A (en) * 1996-11-13 1999-11-30 Applied Materials, Inc. Methods and apparatus for forming ultra-shallow doped regions using doped silicon oxide films
US6350704B1 (en) * 1997-10-14 2002-02-26 Micron Technology Inc. Porous silicon oxycarbide integrated circuit insulator
JP2000345349A (ja) * 1999-06-04 2000-12-12 Anelva Corp Ｃｖｄ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148431B1 (ko) * 2004-02-26 2012-05-23 어플라이드 머티어리얼스, 인코포레이티드 Ｆｅｏｌ 제조를 위한 인시튜 세정 챔버

Also Published As

Publication number Publication date
EP1256978A3 (en) 2005-02-02
KR100687531B1 (ko) 2007-02-27
EP1256978A2 (en) 2002-11-13
JP4140883B2 (ja) 2008-08-27
JP2002353209A (ja) 2002-12-06

Similar Documents

Publication Publication Date Title
US6737366B2 (en) Method of forming low dielectric constant insulation film for semiconductor device
US6830007B2 (en) Apparatus and method for forming low dielectric constant film
US5868849A (en) Surface processing device
KR100445018B1 (ko) 고종횡비 실리콘 반도체 디바이스 콘텍트들을 금속화하는 방법 및 장치
US6352945B1 (en) Silicone polymer insulation film on semiconductor substrate and method for forming the film
KR100232040B1 (ko) 플라즈마 cvd장치 및 방법과 드라이에칭장치 및 방법
US5156881A (en) Method for forming a film on a substrate by activating a reactive gas
US4668365A (en) Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition
US9018108B2 (en) Low shrinkage dielectric films
KR100497778B1 (ko) 유도결합 플라즈마 화학증착법
US20130288485A1 (en) Densification for flowable films
WO2008007944A1 (en) Method and device for treating a substrate by means of a plasma
US6852650B2 (en) Insulation film on semiconductor substrate and method for forming same
KR20130130035A (ko) Hdp-cvd에 의한 폴리실리콘 필름
WO2009085974A2 (en) Low wet etch rate silicon nitride film
KR20090049074A (ko) Ｐｅｃｖｄ 막에 대한 전체적인 결함 감소
US6767829B2 (en) Plasma deposition method and system
KR20020070436A (ko) 무기/유기 유전체 막의 증착 시스템 및 증착 방법
KR100687531B1 (ko) 반도체 장치용 저유전상수 절연막의 형성방법
CN111586958A (zh) 一种推拉式线性等离子源及其应用
EP2045357A1 (en) Method of forming silicon nitride films
KR100493684B1 (ko) 고밀도플라즈마화학기상증착장치및그방법
CN103946961A (zh) 薄膜制造方法
JP3530788B2 (ja) マイクロ波供給器及びプラズマ処理装置並びに処理方法
JP2001345312A (ja) プラズマ処理装置及びプラズマ処理方法並びに構造体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 14