KR20020085027A - 자기 주사 플라즈마 디스플레이 패널 및 그 구동방법 - Google Patents

자기 주사 플라즈마 디스플레이 패널 및 그 구동방법 Download PDF

Info

Publication number
KR20020085027A
KR20020085027A KR1020010024242A KR20010024242A KR20020085027A KR 20020085027 A KR20020085027 A KR 20020085027A KR 1020010024242 A KR1020010024242 A KR 1020010024242A KR 20010024242 A KR20010024242 A KR 20010024242A KR 20020085027 A KR20020085027 A KR 20020085027A
Authority
KR
South Korea
Prior art keywords
electrode
scan
sustain
electrodes
discharge
Prior art date
Application number
KR1020010024242A
Other languages
English (en)
Other versions
KR100397432B1 (ko
Inventor
강성호
염정덕
Original Assignee
주식회사 엘지이아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지이아이 filed Critical 주식회사 엘지이아이
Priority to KR20010024242A priority Critical patent/KR100397432B1/ko
Publication of KR20020085027A publication Critical patent/KR20020085027A/ko
Application granted granted Critical
Publication of KR100397432B1 publication Critical patent/KR100397432B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36—Spacers, barriers, ribs, partitions or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 구동회로의 수를 최소화함과 아울러 고속 구동이 가능하도록 한 자기 주사 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 자기 주사 플라즈마 디스플레이 패널은 데이터전극과 주사/서스테인전극이 직교하게 배치되어 화상을 표시하기 위한 디스플레이 영역과; 주사/서스테인전극이 형성되며, 주사/서스테인전극을 순차적으로 선택하기 위하여 주사방전을 일으키는 주사영역을 구비한다.

Description

자기 주사 플라즈마 디스플레이 패널 및 그 구동방법{Self-Scan Plasma Display Panel and Driving Method thereof}
본 발명은 자기 주사 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것으로 특히, 구동회로의 수를 최소화함과 아울러 고속 구동이 가능하도록 한 자기 주사 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것이다.
최근, 평판 디스플레이 장치로서 대형패널의 제작이 용이한 플라즈마 디스플레이 패널(이하 "PDP"라 함)이 주목받고 있다. PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 3전극 교류 면방전형 PDP가 대표적이다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.
주사/서스테인전극(12Y)과 공통서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전층(14)과 보호막(16)이 적층된다. 상부 유전층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다.
보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전층(22), 격벽(24)이 형성되며, 하부 유전층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차되는 방향으로 형성된다.
격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하판과 격벽 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 방전셀은 도 2에 도시된 바와 같이 매트릭스 형태로 배치된다. 도 2에서 방전셀(1)은 주사/서스테인전극라인(Y1 내지 Ym), 공통서스테인전극라인(Z1 내지 Zm) 및 어드레스전극라인(X1 내지 Xn)의 교차부에 마련된다. 주사/서스테인전극라인(Y1 내지 Ym)은 순차적으로 구동되고, 공통서스테인전극라인(Z1 내지 Zm)은 공통적으로 구동된다. 어드레스전극라인들(X1 내지 Xn)은 기수번째 라인들과 우수번째 라인들로 분할되어 구동된다.
이러한 3전극 교류 면방전형 PDP는 다수개의 서브필드로 분리되어 구동되고, 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다.
실례로, 8비트의 비디오 데이터를 이용하여 256 계조로 화상이 표시되는 경우 각 방전셀(1)에서의 1 프레임 표시기간(예를 들면, 1/60초=약 16.7msec)은 도 3에 도시된 바와 같이 8개의 서브필드(SF1 내지 SF8)로 분할된다.
각 서브필드(SF1 내지 SF8)는 다시 리셋 기간, 어드레스 기간 및 서스테인 기간으로 분할하고, 서스테인 기간에 1:2:4:8:…:128의 비율로 가중치를 부여하게 된다. 여기서, 리셋기간은 방전셀을 초기화하는 기간이고, 어드레스기간은 비디오데이터의 논리값에 따라 선택적인 어드레스방전이 발생하게 하는 기간이며, 서스테인 기간은 상기 어드레스방전이 발생된 방전셀에서 방전이 유지되게 하는 기간이다. 리셋 기간과 어드레스기간은 각 서브필드 기간에 동일하게 할당된다.
도 4는 종래의 PDP의 구동방법에 따른 파형도를 나타내는 도면이다.
도 4를 참조하면, 우선, 도시하지 않은 리셋기간에서 모든 방전셀들에서 방전이 발생되게 함으로써 모든 방전셀들을 초기화하게 된다.
이러한 리셋기간에 이어 어드레스기간에서는 주사/서스테인전극라인들(Y1 내지 Ym)에 순차적으로 주사펄스(SP)를 공급함과 아울러 그 주사펄스(SP)에 동기되는 데이터펄스(DP)를 어드레스전극라인들(X1 내지 Xn)에 공급함으로써 선택적인 어드레스방전이 발생되게 한다.
이어서, 서스테인 기간에서 주사/서스테인전극라인들(Y1 내지 Ym)과 공통서스테인전극라인들(Z1 내지 Zm)에 교번적으로 서스테인펄스(SUSPy, SUSPz)를 공급함으로써 상기 어드레스방전이 발생된 방전셀들에서 서스테인 방전이 소정의 기간동안 유지되게 한다.
그러나, 종래의 3전극 교류 면방전형 PDP에는 주사펄스(SP)가 순차적으로 공급되기 때문에 주사/서스테인전극라인들(Y1 내지 Ym) 마다 고전압의 스위칭소자들이 설치된다. 이러한, 고전압의 스위칭소자들은 많은 소비전력을 소비함과 아울러 많은 설치비용을 필요로 한다.
한편, 종래의 면방전 PDP외에 기체 방전의 특성을 활용한 PDP가 연구되고 있다.
도 5 및 도 6을 참조하면, 종래의 기체 방전의 특성을 활용한 PDP는 상부기판(32)에 형성되는 제 1 및 제 2 전극(A,B)과, 하부기판(34)에 제 1 및 제 2 전극(A,B)과 교차되는 방향으로 형성되는 제 3 및 제 4 전극(C,D)을 구비한다. 제 1 내지 제 4 전극(A 내지 D)의 교차부에는 방전셀들(30,36)이 위치된다.
제 1 내지 제 4 전극(A 내지 D)은 플라즈마 디스플레이 패널에 형성된 3개의 부전극이 전기적으로 접속되어 이루워진다. 다시 말하여 제 1 전극(A)중 A1전극에 구동전압이 공급되면, A1전극에 전기적으로 접속되어 있는 3개의 부전극에 구동전압이 공급된다. 이와 같이, 제 1 내지 제 4 전극(A 내지 D)이 3개의 부전극으로 접속되면 전극들마다 설치되는 스위칭소자들의 갯수를 최소화, 즉 구동회로의 수를 줄일 수 있다.
어드레스 기간에 제 1 내지 제 4 전극(A 내지 D) 모두에 구동전압이 공급되는 방전셀만이 선택되게 된다. 예를 들어, A1전극, D1전극, C1전극 및 B3전극에 전압이 공급되면 제 1 방전셀(36)이 선택된다. 즉, 제 1 방전셀(36)만이 4개의 전극(A,B,C,D)으로부터 구동전압을 공급받게 된다. 이와 같은 방법으로 꺼질 방전셀들을 선택하게 된다. 다시 말하여, PDP는 방전셀들이 4입력 AND Gate의 논리기능을 갖는다. 즉, 4개의 전극 모두에 전압이 인가되어야만 꺼질 방전셀이 선택된다.
그러나 이와 같은 종래의 기체 방전의 특성을 활용한 PDP는 AND Gate의 로직기능이 패널의 디스플레이 영역에서 이루워지므로 전극구조가 복잡해짐과 아울러 전극들이 저 임피던스를 가져야 한다.
도 7은 종래의 다른 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 7을 참조하면, 종래의 다른 실시예에 의한 PDP는 상부기판(40) 상에 형성되어진 제 1 및 제 2 전극(A,B)과, 하부기판(42) 상에 형성되어진 제 3 전극(C)을 구비한다.
제 1 전극(A)과 제 2 전극(B)이 나란하게 형성된 상부기판(40)에는 상부 유전층(50)과 보호막(48)이 적층된다.
제 3 전극(C)이 형성된 하부기판(42) 상에는 격벽(44)이 형성되며, 하부기판(42)과 격벽(44)의 표면에는 형광체(46)가 도포된다. 제 3 전극(C)은 제 1 및 제 2 전극(A,B)과 교차되는 방향으로 형성된다. 제 1 전극(A), 제 2 전극(B) 및 제 3 전극(C)의 교차부에는 방전셀들이 형성된다.
격벽(44)은 제 3 전극(C)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접된 방전셀에 누설되는 것을 방지한다. 상부기판(40), 하부기판(42) 및 격벽(44) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
제 1 전극(A)은 순차적으로 형성된 3개의 부전극들이 전기적으로 접속되어 형성된다. 다시 말하여, A1전극은 제 1 내지 제 3 부전극이 전기적으로 접속되어형성되고, A2전극은 제 4 내지 제 6 부전극이 전기적으로 접속되어 형성된다. 또한, A3전극은 제 7 내지 제 9 부전극이 전기적으로 접속되어 형성된다.
제 2 전극(B)은 1+3i(i는 1이상의 정수), 2+3i, 3+3i개의 부전극들이 전기적으로 접속되어 형성된다. 다시 말하여, B1전극은 1+3i의 부전극들, 즉 제 1 부전극, 제 4 부전극 및 제 7 부전극이 전기적으로 접속되어 형성되고, B2전극은 2+3i의 부전극들, 즉 제 2 부전극, 제 5 부전극 및 제 8 부전극이 전기적으로 접속되어 형성된다. 또한, B3전극은 3+3i의 부전극들, 즉 제 3 부전극, 제 6 부전극 및 제 9 부전극이 전기적으로 접속되어 형성된다.
이와 같이, 제 1 및 제 2 전극(A,B)이 3개의 부전극으로 형성되면 전극들마다 설치되는 스위칭소자들의 갯수를 최소화, 즉 구동회로의 수를 줄일 수 있다. 특히, 이와 같은 PDP는 도 1에 도시된 3전극 교류 면방전형 PDP에 적용되어 3전극 교류 면방전형 PDP의 어드레스 방전을 제어하는 구동회로의 수를 획기적으로 줄일 수 있다.
도 8은 종래의 다른 실시예에 의한 PDP의 구동방법에 따른 파형도를 나타내는 도면이다.
도 8을 참조하면, 종래의 다른 실시예에 의한 PDP는 리셋 기간, 어드레스 기간 및 서스테인 기간으로 나뉘어 구동된다.
리셋 기간에 제 1 및 제 2 전극(A,B)에 리셋펄스(R2,R1)가 공급된다. 제 1 및 제 2 전극(A,B)에 리셋펄스(R2,R1)가 공급되면 모든 방전셀들에서 리셋방전이 일어나 방전셀들이 초기화된다.
어드레스 기간에는 제 1 전극(A)에 순차적으로 제 2 주사펄스(SP2)를 인가함과 아울러 제 2 주사펄스(SP2)와 동기되도록 제 2 전극(B)에 순차적 및 반복적으로 제 1 주사펄스(SP1)를 공급한다. 다시 말하여, 제 1 전극(A)은 순차적으로 형성된 3개의 부전극들이 전기적으로 접속되어 형성되기 때문에 B1전극, B2전극 및 B3전극들에 공급되는 제 1 주사펄스(SP1)에 동기될 수 있도록 3개의 제 2 주사펄스(SP2)를 순차적으로 공급받는다. 마찬가지로, 제 2 전극(B)들은 제 1 전극(A)들에 공급되는 제 2 주사펄스(SP2)와 동기될 수 있도록 B1 내지 B3전극에 순차적 및 반복적으로 제 1 주사펄스(SP1)가 공급된다.
어드레스 기간을 상세히 설명하면, 먼저 A1 전극 및 B1 전극에 제 2 및 제 1 주사펄스(SP2,SP1)가 공급된다. A1전극 및 B1 전극에 제 2 및 제 1 주사펄스(SP2,SP1)가 공급되면 제 1 전극(A) 중 제 1 내지 제 3 부전극과, 제 2 전극(B)중 제 1 부전극, 제 4 부전극 및 제 7 부전극에 주사펄스들(SP1,SP2)이 공급된다. 이때, 방전셀을 형성하고 있는 부전극들 중 A1 전극의 제 1 부전극과 B1 전극의 제 1 부전극만들이 동시에 주사펄스(SP1,SP2)를 공급받는다.
이와 같이, A1 전극의 제 1 부전극과 B1 전극의 제 1 부전극에 주사펄스(SP1,SP2)가 공급되면 A1 전극의 제 1 부전극과 B1 전극의 제 1 부전극에 의해 주사방전이 발생된다. 한편, 하나의 부전극에만 주사펄스(SP1 또는 SP2)가 공급된 방전셀들에서는 방전개시전압 보다 낮은 전압이 인가되어 주사방전이 발생되지 않는다.
주사방전이 발생된 방전셀들에서는 주사방전에 의해 공간전하 및 벽전하가가 생성된다. 공간전하는 프라이밍 작용을 하여 방전공간의 방전 개시전압을 낮추게 된다. 벽전하는 주사방전 이후에 발생되는 어드레스 방전을 방해하는 극성으로 형성된다. 이와 같은 벽전하를 제거하고 공간전하만이 잔류하도록 제 1 전극(A)에 소거펄스(E)를 공급한다.
이후, 켜질 방전셀을 선택하기 위하여 켜질 방전셀들에 데이터펄스(DP)가 공급된다. 그러면, 주사방전이 발생되고 데이터펄스(DP)가 공급된 방전셀들에서 어드레스 방전이 일어난다. 이후, 이와 같은 과정을 반복하며 켜질 방전셀들을 선택하게 된다.
서스테인 기간에는 제 1 및 제 2 전극(A,B)에 교번적으로 서스테인 펄스(SUSP2,SUSP1)를 공급함으로써 상기 어드레스 방전이 발생된 방전셀들에서 서스테인 방전이 소정의 기간동안 유지되게 한다.
이와 같은 종래의 다른 실시예에 의한 PDP는 기존의 3전극 면방전형 PDP의 구동방법에 어드레스 방전과 구별되는 주사방전을 추가하여 AND 로직 기능을 수행하게 된다.
그러나, 이와 같은 종래의 다른 실시예에 의한 PDP는 AND 로직 기능을 위한 주사방전이 디스플레이 영역에서 발생된다. 따라서, 주사방전에 의한 빛이 발생되고, 이 빛에 의해 PDP의 콘트라스트가(Contrast)가 저하되게 된다. 또한, 어드레스 방전과 무관한 부전극들에 구동파형이 공급되기 때문에 소비전력이 소모가 크다는 단점이 있다. 아울러, AND 로직 기능을 이용하게 되면 전극의 임피던스가 높아져 대화면의 디스플레이의 경우 방전특성의 불일치로 정확한 기능을 얻기 곤란한다.
따라서, 본 발명의 목적은 구동회로의 수를 최소화함과 아울러 고속 구동이 가능하도록 한 자기 주사 플라즈마 디스플레이 패널 및 그 구동방법을 제공하는데 있다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 사시도.
도 2는 도 1에 도시된 방전셀들을 포함하는 플라즈마 디스플레이 패널의 전체적인 전극 배치도.
도 3은 통상의 서브필드 구동방법을 설명하기 위한 한 프레임 구성도.
도 4는 종래의 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 5 및 도 6은 종래의 기체 방전의 특성을 활용한 플라즈마 디스플레이 패널을 나타내는 도면.
도 7은 종래의 다른 실시예에 의한 플라즈마 디스플레이 패널을 나타내는 사시도.
도 8은 도 7에 도시된 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 9는 본 발명의 실시예에 의한 자기 주사 플라즈마 디스플레이 패널을 나타내는 도면.
도 10은 도 9에 도시된 플라즈마 디스플레이 패널의 하부기판에 형성된 전극들을 나타내는 도면.
도 11은 도 9에 도시된 플라즈마 디스플레이 패널의 상부기판에 형성된 전극들을 나타내는 도면.
도 12 및 도 13은 도 9에 도시된 플라즈마 디스플레이 패널의 구동원리를 나타내는 도면.
도 14는 도 9에 도시된 플라즈마 디스플레이 패널의 구동과정을 나타내는 도면.
도 15는 도 9에 도시된 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 16은 본 발명의 다른실시예에 의한 자기 주사 플라즈마 디스플레이 패널을 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
1,30,36 : 방전셀10,32,40 : 상부기판
12Y : 주사/서스테인전극12Z : 공통서스테인전극
14,22,50 : 유전체층16,48 : 보호막
18,34,44 : 하부기판20X : 어드레스전극
24,44,56,60 : 격벽26,46 : 형광체층
52 : 주사영역54 : 디스플레이영역
상기 목적을 달성하기 위하여 본 발명의 자기 주사 플라즈마 디스플레이 패널은 데이터전극과 주사/서스테인전극이 직교하게 배치되어 화상을 표시하기 위한 디스플레이 영역과; 주사/서스테인전극이 형성되며, 주사/서스테인전극을 순차적으로 선택하기 위하여 주사방전을 일으키는 주사영역을 구비한다.
본 발명의 자기 주사 플라즈마 디스플레이 패널의 구동방법은 데이터전극과 주사/서스테인전극 및 공통서스테인전극이 직교하게 배치되어 화상을 표시하기 위한 디스플레이 영역과, 주사/서스테인전극이 형성되며 주사/서스테인전극과 교차되는 방향으로 형성되는 3개의 전원전극과, 주사/서스테인전극과 나란하게 공통전극이 형성되는 주사영역을 구비하며; 화상을 표시하기 위한 어드레스 기간에 주사/서스테인전극을 순차적으로 선택하기 위하여 주사영역에서 주사방전을 일으키는 단계를 포함한다.
본 발명의 자기 주사 플라즈마 디스플레이 패널의 구동방법은 화상이 비표시되는 비유효표시부 영역에서 주사방전을 일으키는 단계와, 화상이 표시되는 유효표시부 영역에서 주사방전에 의해 선택된 주사/서스테인전극과 어드레스 방전을 일으키는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 9 내지 16를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 9는 본 발명의 실시예에 의한 자기 주사 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 9를 참조하면, 본 발명의 실시예에 의한 자기 주사 플라즈마 디스플레이 패널은 주사영역(52)과 디스플레이 영역(54)으로 나누어 구동된다. 디스플레이 영역(54)은 화상을 표시하는 영역이다. 주사영역(52)은 어드레스 기간에 주사펄스를 순차적으로 공급하기 위한 영역이다. 디스플레이 영역(54)은 도 1에 도시된 종래의 3전극 교류 면방전형 PDP와 동일한 구조로 형성된다. 즉, 디스플레이 영역(54)은 교류방전을 한다. 한편, 주사영역(52)은 직류방전을 한다. 이를 위하여, 주사영역(52)에는 유전층 및 보호막이 설치되지 않는다.
디스플레이 영역(54)에는 주사/서스테인전극(Y), 공통서스테인전극(Z) 및 데이터전극(X)이 형성된다. 데이터전극(X)은 주사/서스테인전극 및 공통서스테인전극(Y,Z)과 교차되는 방향으로 형성된다. 주사영역(52)에는 전원전극(F), 시작전극(S), 브리지 전극들(B), 공통전극(E) 및 주사/서스테인전극(Y)들이 형성된다. 전원전극(F)은 공통전극(E) 및 주사/서스테인전극(Y)과 교차되는 방향으로 형성된다. 주사/서스테인전극(Y)은 주사영역(52) 및 디스플레이 영역(54) 모두에 설치된다. 주사/서스테인전극(Y)과 외부 주사전압원(도시되지 않음) 사이에는 다이오드들(D)이 설치된다. 다이오드들(D)은 전류가 패널로부터 외부 주사전압원쪽으로 흐를 수 있도록 설치되어 주사방전시에 주사/서스테인전극(Y)의 전류 역류를 방지한다. 또한, 주사/서스테인전극(Y)과 외부의 서스테인전압원(도시되지 않음) 사이에도 도시되지 않은 다이오드들이 설치된다. 이 다이오드들은 전류가 서스테인전압원으로부터 패널쪽으로 흐를수 있도록 설치된다. 이러한 다이오드들은 공통으로 접속되어 서스테인전압원에 접속된다.
본 발명의 실시예에 의한 자기 주사 플라즈마 디스플레이 패널의 상부기판 및 하부기판의 전극구조를 도 10 및 도 11을 참조하여 상세히 설명하기로 한다.
도 10은 하부기판에 형성된 전극들을 상세히 나타내는 도면이다.
도 10을 참조하면, 하부기판에는 전원전극(F), 시작전극(S), 브리지전극(B) 및 데이터전극(X)이 형성된다. 전원전극(F), 시작전극(S) 및 브리지전극(B)은 주사영역(52)에 형성되고, 데이터전극(X)은 디스플레이 영역(54)에 형성된다. 디스플레이 영역(54)에는 데이터전극(X)과 나란하게 격벽(56)이 형성된다. 격벽(56)은 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 또한, 주사영역(52)과 디스플레이 영역(54)의 경계부에 형성된 격벽은 주사영역(52)과 디스플레이 영역(54)을 구분하는 역활을 한다.
브리지 전극들(B)은 전원전극들(F1,F2,F3)의 사이에 전원전극들(F1,F2,F3)과인접되도록 형성된다. 이와 같은 브리지 전극들(B)은 소정의 각도를 가지고 형성되고, 브리지 전극들(B)의 양측 끝단(58)은 전원전극들(F1,F2,F3)과 나란하게 형성된다. 상/하부기판이 합착되었을 때 브리지 전극들(B)의 일측 끝단은 공통전극(E)과 교차되고, 나머지 일측 끝단은 주사/서스테인전극(Y)과 교차되도록 형성된다. 브리지 전극들(B)은 한류기능을 가지도록 고저항 도전성 물질로 형성된다.
시작전극(S)은 패널의 일측 끝단에 제 1 전원전극(F1)과 인접되도록 설치된다. 이와 같은 시작전극(S)은 외부로부터 시동전압을 인가받는다.
도 11은 상부기판에 형성된 전극들을 상세히 나타내는 도면이다.
도 11을 참조하면, 상부기판에는 공통전극(E), 공통서스테인전극(Z) 및 주사/서스테인전극(Y)이 형성된다. 공통전극(E)은 주사영역(52)에 형성되고, 공통서스테인전극(Z)은 디스플레이 영역(54)에 형성된다. 주사/서스테인전극(Y)은 주사영역(52) 및 디스플레이 영역(54) 모두에 형성된다. 공통전극(E)은 공통서스테인전극(Z)과 서로 나란하게 형성된다. 즉, 공통전극(E)과 공통서스테인전극(Z)의 일측 끝단은 서로 대향되도록 형성된다.
모든 공통전극들(E)은 전기적으로 접속되어 외부의 공통전극 구동부로부터 구동파형을 공급받는다. 마찬가지로, 모든 공통서스테인전극들(Z)도 전기적으로 접속되어 외부의 제 2 전극 구동부로부터 구동파형을 공급받는다. 주사/서스테인전극(Y)은 제 1 주사/서스테인전극(Y1)과, 제 2 주사/서스테인전극(Y2)으로 나뉘어진다. 제 1 주사/서스테인전극(Y1)에는 1+i(i는 0이상의 짝수)번째 주사/서스테인전극들(Y)이 전기적으로 접속된다. 제 2 주사/서스테인전극(Y2)에는 1+j(j는 0이상의 홀수)번째 주사/서스테인전극들(Y)이 전기적으로 접속된다.
제 1 및 제 2 주사/서스테인전극(Y1,Y2)은 교번적으로 상부기판에 형성된다. 공통서스테인전극들(Z) 및 공통전극들(E)은 제 1 및 제 2 주사/서스테인전극(Y1,Y2)의 사이에 제 1 및 제 2 주사/서스테인전극(Y1,Y2)과 인접되게 형성된다. 예를 들어, 제 1 주사/서스테인전극(Y1)에 인접되게 형성되어 있는 공통전극(E)은 좁은간격(a)으로 제 1 주사/서스테인전극(Y1)과 인접되게 형성된다. 이때, 제 1 주사/서스테인전극(Y1)은 제 2 주사/서스테인전극(Y2)과 인접되게 형성되어 있는 공통전극(E)과 넓은 간격(b)을 갖게 된다. 따라서, 상/하부기판이 합착되었을 때 일측 끝단이 공통전극(E)과 교차되고, 나머지 일측 끝단이 주사/서스테인전극(Y)과 교차되는 브리지 전극들(B)은 비대칭적으로 형성된다.
도 12 및 도 13은 본 발명의 실시예에 의한 자기 주사 플라즈마 디스플레이 패널의 구동원리를 나타내는 도면이다.
도 12를 참조하면, 주사영역에 설치되는 AA전극, BB전극, CC전극과, 디스플레이 영역에 설치되는 DD전극, EE전극 및 FF전극이 도시되어 있다.
AA전극과 기저전위(GND) 사이에는 제 2 저항(R2) 및 제 2 스위치(SW2)가 설치된다. BB전극과 기저전위(GND) 사이에는 제 1 스위치(SW1), 주사전압원(Vs) 및 제 1 저항(R1)이 설치된다. 제 2 저항(R2)의 저항값은 제 1 저항(R1)의 저항값보다 높게 설정된다. EE전극과 기저전위(GND) 사이에는 제 3 스위치(SW3) 및 어드레스 전압원(Va)이 설치된다. CC전극과 DD전극은 전기적으로 접속된다.
동작과정을 상세히 설명하면, 먼저 제 1 스위치(SW1) 및 제 2 스위치(SW2)가턴-온된다. 제 1 및 제 2 스위치(SW1,SW2)가 턴-온되면 주사전압원(Vs)의 전압이 AA전극과 BB전극 사이에 인가되어 방전공간에 주사방전이 발생된다. 이와 같은 주사방전이 발생하면 방전공간에 많은 양의 하전입자가 발생하고, 이 하전입자에 의해 AA 전극 및 BB전극이 단락되게 된다. 또한, BB전극 및 AA전극과 CC전극도 단락되게 된다.
즉, AA전극과 BB전극은 대략 같은 전압값을 갖게되며, 이 전압은 CC전극에 나타나게 된다.
이때, 제 3 스위치(SW3)가 턴-온되어 있으면 디스플레이 영역에서 어드레스 방전이 발생한다. 다시 말하여, DD전극에 인가되는 주사전압원(Vs)과 EE전극에 인가되는 어드레스 전압원(Va)에 의해 어드레스 방전이 발생한다. 이와 같은 어드레스 방전이 발생하면 제 2 저항(R2)의 전압강하로 인해 어드레스 방전보다 높은 임피던스를 가지는 주사방전은 소거된다. 이때, BB전극과 CC전극간의 방전은 계속되어 어드레스 방전의 경로를 구성한다. 이후, 어드레스 방전이 소거되면 BB전극과 CC전극간의 방전도 소거된다. 한편, 제 3 스위치(SW3)가 턴-온되지 않으면 주사방전에 이어 어드레스 방전이 발생되지 않는다.
도 13를 참조하면, 주사영역에 설치되는 전원전극(F) 및 시작전극(S)과, 디스플레이 영역에 설치되는 데이터전극(X)과, 주사영역 및 디스플레이 영역에 설치되는 주사/서스테인전극(Y)이 도시되어 있다.
주사전압원(Vs)의 음극과 전원전극(F) 사이에는 제 2 저항(R2) 및 제 1 스위치(SW1)가 설치된다. 주사전압원(Vs)의 양극과 시작전극(S) 사이에는 제 3스위치(SW3) 및 제 1 저항(R1)이 설치된다. 어드레스 전압원(Va)의 양극과 데이터전극(X)의 사이에는 제 2 스위치(SW2)가 설치된다. 제 1 저항(R1)의 저항값은 제 2 저항(R2)보다 높게 설정된다.
동작과정을 상세히 설명하면, 먼저 제 1 스위치(SW1) 및 제 3 스위치(SW3)가 턴-온된다. 제 1 및 제 3 스위치(SW1,SW3)가 턴-온되면 주사전압원(Vs)의 전압이 시작전극(S)과 전원전극(F) 사이에 인가되어 방전이 개시된다. 이와 같이, 시작전극(S)과 전원전극(F) 사이에 방전이 발생하면 방전공간에 많은 양의 하전입자가 발생하고, 이 하전입자에 의해 주사/서스테인전극(Y)의 방전개시 전압이 낮아진다.
이때, 제 2 스위치(SW2)가 턴-온되면 전원전극(F)과 주사/서스테인전극(Y) 사이에서 방전이 발생한다. 전원전극(F)과 주사/서스테인전극(Y) 및 주사/서스테인전극(Y)과 데이터전극(X)은 2개의 커패시터의 직렬연결 회로로 볼수 있다. 이와 같은 2개의 커패시터는 전원전극(F)과 주사/서스테인전극(Y) 사이에서 방전이 일어나면 커패시터의 기능을 상실하고 저항값이 낮아지게 된다. 즉, 전원전극(F)과 제 주사/서스테인전극(Y) 사이에서 방전이 발생하면 주사전압원(Vs)과 어드레스 전압원(Va)의 전압이 데이터전극(X)과 주사/서스테인전극(Y)사이에 인가된다. 주사전압원(Vs) 및 어드레스 전압원(Va)의 전압이 데이터전극(X)과 주사/서스테인전극(Y)에 인가되면 어드레스 방전이 발생한다.
이와 같은 어드레스 방전이 발생하면 주사전압원(Va) 및 어드레스 전압원(Va)에 의한 전류는 데이터전극(X), 주사/서스테인전극(Y) 및 전원전극(F)으로 흐르게 된다. 시작전극(S)에는 높은 저항값을 가지는 제 1 저항(R1)에 의해 전류가 흐르지 않는다. 따라서, 시작전극(S) 및 전원전극(F) 간의 방전은 정지한다.
한편, 어드레스 방전은 교류전압에 의한 교류방전이므로 벽전하가 축적되고, 이 축적된 벽전하에 의해 어드레스 방전공간의 전계가 중화되어 어드레스 방전이 정지한다. 이와 동시에 전원전극(F)과 주사/서스테인전극(Y) 사이의 주사방전도 정지하게 된다.
도 14 및 도 15는 본 발명의 실시예에 의한 자기 주사 플라즈마 디스플레이 패널의 방전과정 및 구동방법을 나타내는 도면이다.
도 14 및 도 15를 참조하면, 먼저 시작전극(S)에 정극성의 전압이 인가된다. 시작전극(S)에 정극성의 전압이 인가되면 부극성의 전압이 인가되는 제 1 전원전극(F1)과 시작전극(S)간에 방전이 개시된다. 이를 위해, 제 1 전원전극(F1)에는 소정의 주기를 가지는 제 1 펄스(부극성과 기저전위를 반복)가 인가된다.
제 1 전원전극(F1)과 시작전극(S) 간에 방전이 개시되면 하전입자가 발생하고, 이 하전입자에 의해 제 1 전원전극(F1)과 공통전극(E)간에 제 1 방전이 개시된다. 이를 위해 공통전극(E)에는 제 1 펄스와 동일한 위상을 가지며 위상이 반대인 제 2 펄스(정극성과 기저전위를 반복)가 인가된다. 이와 같은 제 1 방전에 의해 제 1 전원전극(F1)과 유사한 전압이 제 1 브리지전극(B1)에 나타난다.
제 1 브리지전극(B1)에 소정의 전압이 인가되면 제 2 전원전극(F2)과 제 1 브리지전극(B1)간에 방전이 개시된다. 이를 위해, 제 2 전원전극(F2)에는 제 1 펄스의 2배의 주기를 가지며 제 1 펄스의 개시시간보다 소정시간 지연되는 제 3 펄스(정극성과 부극성을 반복)가 인가된다. 즉, 제 3 펄스의 하이논리 구간은 제1 펄스의 하이논리 구간과 그 앞뒤에 위치되는 로우논리 구간과 중첩된다.
제 2 전원전극(F2)과 제 1 브리지전극(B1) 간에 방전이 개시되면 하전입자가 발생하고, 이 하전입자에 의해 제 2 전원전극(F2)과 제 1 주사/서스테인전극(Y1) 전극간에 제 2 방전이 발생한다. 이를 위해 제 1 주사/서스테인전극(Y1) 전극에는 제 3 펄스와 동일한 주기플 가지며 위상이 반대인 제 4 펄스(부극성과 기저전위를 반복)가 인가된다. 이때, 제 4 펄스의 전압값은 제 3 펄스보다 낮게 설정된다.
한편, 제 2 전원전극(F2)과 제 1 주사/서스테인전극(Y1) 전극간의 제 2 방전에 의해 제 2 브리지전극(B2)에 전압이 인가된다. 제 2 브리지전극(B2)에 소정의 전압이 인가되면 제 2 브리지전극(B2)과 제 1 전원전극(F1) 간에 방전이 개시된다. 제 2 브리지전극(B2)과 제 1 전원전극(F1) 간에 방전이 개시되면 하전입자가 발생하고, 이 하전입자에 의해 제 1 전원전극(F1)과 공통전극(E)간에 제 3 방전이 개시된다.
제 3 브리지전극(B3)에는 제 3 방전에 의해 소정의 전압이 인가된다. 제 3 브리지전극(B3)에 소정의 전압이 인가되면 제 3 브리지전극(B3)과 제 3 전원전극(F3)간에 방전이 개시된다. 이를 위해, 제 3 전원전극(F3)에는 제 3 펄스와 동일한 주기를 가지며 위상이 반대인 제 5 펄스(부극성과 정극성을 반복)가 인가된다.
제 3 전원전극(F3)과 제 3 브리지전극(B3) 간에 방전이 개시되면 하전입자가 발생하고, 이 하전입자에 의해 제 3 전원전극(F3)과 제 2 주사/서스테인전극(Y2) 전극간에 제 4 방전이 발생한다. 이를 위해 제 2 주사/서스테인전극(Y2) 전극에는제 4 펄스와 동일한 주기를 가지며 위상이 반대인 제 6 펄스(기저전위와 부극성을 반복)가 인가된다.
한편, 제 3 방전이 일어날 때 제 1 주사/서스테인전극(Y1) 전극에는 기저전압이 인가되고, 제 2 전원전극(F2)에는 부극성의 전압이 공급되어 제 2 방전이 소거된다. 그리고, 제 4 방전이 일어날 때 데이터전극(X)에는 데이터펄스(DP)가 인가된다. 데이터전극(X)에 데이터펄스(DP)가 인가되면 제 2 방전에 의해 생성된 공간전하에 의해 제 1 주사/서스테인전극(Y1) 전극과 제 2 전원전극(F2) 간에 방전이 개시되고, 이후 제 1 주사/서스테인전극(Y1) 전극과 어드레스 전극간에 어드레스 방전이 일어난다.
한편, 공간전하는 소정시간 후에 소멸되기 때문에 다음의 데이터펄스(DP)가 인가될 때에 제 1 주사/서스테인전극(Y1) 전극과 제 2 전원전극(F2)간에 방전을 유발시키지 않는다. 이후, 이와 같은 과정을 반복하며 어드레스 방전을 하게 된다.
도 16은 본 발명의 다른 실시예에 의한 자기 주사 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 16을 참조하면, 본 발명의 다른 실시예에 의한 자기 주사 플라즈마 디스플레이 패널은 주사영역(52)과 디스플레이 영역(54)을 구비한다. 주사영역(52)과 디스플레이 영역(54)의 사이에는 격벽(60)이 형성된다. 이와 같은 격벽(60)은 디스플레이 영역(54)에 형성된 격벽(56)보다 넓은 폭을 갖는다.
주사영역(52)에는 공통전극들(E)과 제 1 및 제 2 주사/서스테인전극(Y1,Y2)들이 나란하게 형성된다. 디스플레이 영역(54)에는 제 1 및 제 2 주사/서스테인전극(Y1,Y2) 및 공통서스테인전극들(Z)이 나란하게 형성된다.
이와 같은 본 발명의 다른 실시예에서는 공통전극들(E)과 공통서스테인전극들(Z)이 서로 대향되게 설치되지 않는다. 즉, 공통전극들(E)은 제 1 및 제 2 주사/서스테인전극(Y1,Y2)의 사이에서 서로 동일간 간격으로 형성된다.
예를 들어, 제 1 주사/서스테인전극(Y1)과, 제 1 주사/서스테인전극(Y1)의 양측에 형성되는 공통전극들(E)은 동일한 간격(c=d)으로 형성된다. 따라서, 일측 끝단이 공통전극(E)과 교차되고, 나머지 일측 끝단이 주사/서스테인전극(Y)과 교차되는 브리지 전극들(B)은 서로 대칭적으로 형성된다. 이외의 나머지 동작과정 및 구성들은 도 9에 도시된 본 발명의 실시예와 동일하다.
상술한 바와 같이, 본 발명에 따른 자기 주사 플라즈마 디스플레이 패널 및 그 구동방법에 의하면 주사펄스를 인가하기 위한 구동회로의 수가 획기적으로 절감됨과 아울러 소비전력의 소모를 최소화할 수 있다. 또한, 플라즈마 디스플레이 패널을 주사영역과 디스플레이 영역으로 나뉘어 구동함으로써, 주사방전에 의한 콘트라스트의 저하를 방지함과 아울러 주사영역의 고 임피던스가 디스플레이 영역에 영향을 주지 않는다. 따라서, 통상적으로 이용하는 전력회수 및 전력제어 방법등이 아무런 제한없이 적용될 수 있다. 아울러, 주사공간의 주사방전은 어드레스 방전과 별도로 진행되기 때문에 어드레스 시간을 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (41)

  1. 데이터전극과 주사/서스테인전극이 직교하게 배치되어 화상을 표시하기 위한 디스플레이 영역과;
    상기 주사/서스테인전극이 형성되며, 상기 주사/서스테인전극을 순차적으로 선택하기 위하여 주사방전을 일으키는 주사영역을 구비하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 디스플레이 영역에 상기 주사/서스테인전극과 나란하게 형성되는 공통서스테인전극을 구비하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  3. 제 2 항에 있어서,
    상기 주사영역에 상기 주사/서스테인전극과 교차되는 방향으로 형성되는 적어도 하나 이상의 전원전극을 구비하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  4. 제 3 항에 있어서,
    상기 주사영역에 3개의 전원전극이 설치되는 것을 특징으로 하는 자기 주사플라즈마 디스플레이 패널.
  5. 제 4 항에 있어서,
    상기 주사영역에 상기 공통서스테인전극과 나란하게 형성되는 공통전극을 구비하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  6. 제 4 항에 있어서,
    상기 주사영역에 형성되며 상기 주사/서스테인전극들의 사이에 상기 주사/서스테인전극들과 나란하게 형성되는 공통전극을 구비하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  7. 제 7 항에 있어서,
    상기 공통전극은 자신의 양측에 형성되어 있는 상기 주사/서스테인전극들과 동일한 간격으로 형성되는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  8. 제 5 항 또는 제 6 항에 있어서,
    상기 전원전극들의 사이에 적어도 둘이상 형성되는 브리지 전극을 구비하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  9. 제 8 항에 있어서,
    상기 브리지 전극들의 양측 끝단은 상기 전원전극들과 나란하게 형성되는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  10. 제 8 항에 있어서,
    상기 브리지 전극들의 일측 끝단은 상기 공통전극과 교차되고, 상기 브리지 전극들의 나머지 일측 끝단은 상기 주사/서스테인전극과 교차되는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  11. 제 8 항에 있어서,
    상기 브리지 전극들은 고저항 도전성 물질로 형성되는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  12. 제 4 항에 있어서,
    상기 3개의 전원 전극중 중심부에 형성되어 있는 전원전극과 인접되도록 상기 주사영역의 일측 끝단에 형성되는 시작전극을 구비하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  13. 제 11 항에 있어서,
    상기 전원전극, 브리지전극, 시작전극 및 데이터전극은 상기 플라즈마 디스플레이 패널의 하부기판에 형성되는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  14. 제 2 항에 있어서,
    상기 공통서스테인전극, 주사/서스테인전극 및 공통전극은 상기 플라즈마 디스플레이 패널의 상부기판에 형성되는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  15. 제 1 항에 있어서,
    상기 주사/서스테인전극들중 1+i(i는 0이상의 짝수)번째 주사/서스테인전극들은 공통으로 접속되고, 1+j(j는 0이상의 홀수)번째 주사/서스테인전극들은 공통으로 접속되는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  16. 제 1 항에 있어서,
    방전셀을 선택하기 위한 어드레스 기간에 상기 주사/서스테인전극에 구동전압을 공급하기 위한 주사 구동부와,
    상기 어드레스 기간에 선택된 방전셀들을 발광시키기 위한 서스테인 기간에 상기 주사/서스테인전극에 서스테인펄스를 공급하기 위한 서스테인 구동부를 구비하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  17. 제 16 항에 있어서,
    상기 주사 구동부와 상기 주사/서스테인전극의 사이에 상기 주사/서스테인전극으로부터 상기 주사 구동부쪽으로 전류가 흐를 수 있도록 상기 주사/서스테인전극과 대응되게 설치되는 다이오드들을 구비하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  18. 제 16 항에 있어서,
    상기 서스테인 구동부와 상기 주사/서스테인전극의 사이에 상기 서스테인 구동부로부터 상기 주사/서스테인전극쪽으로 전류가 흐를 수 있도록 상기 주사/서스테인전극과 대응되게 설치되는 다이오드들을 구비하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  19. 제 5 항 또는 제 6 항에 있어서,
    상기 공통전극은 모두 전기적으로 접속되고, 상기 공통전극을 구동하기 위한 공통 구동부를 구비하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  20. 제 12 항에 있어서,
    상기 시작전극을 구동하기 위한 시작 구동부와,
    상기 전원전극을 구동하기 위한 전원 구동부를 구비하는 것을 특징으로 하는자기 주사 플라즈마 디스플레이 패널.
  21. 제 2 항에 있어서,
    상기 데이터전극을 구동하기 위한 데이터 구동부와,
    상기 공통서스테인전극을 구동하기 위한 공통서스테인 구동부를 구비하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  22. 제 14 항에 있어서,
    상기 디스플레이 영역의 상부기판에는 유전층 및 보호막이 적층되는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  23. 제 1 항에 있어서,
    상기 데이터전극과 나란하게 형성되는 다수의 제 1 격벽을 구비하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  24. 제 23 항에 있어서,
    상기 디스플레이 영역과 상기 주사영역을 구분하기 위하여 상기 디스플레이 영역 및 상기 주사영역의 사이에 수직방향으로 형성되는 제 2 격벽을 구비하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  25. 제 24 항에 있어서,
    상기 제 2 격벽은 상기 제 2 격벽보다 넓은 폭으로 형성되는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널.
  26. 데이터전극과 주사/서스테인전극 및 공통서스테인전극이 직교하게 배치되어 화상을 표시하기 위한 디스플레이 영역과, 상기 주사/서스테인전극이 형성되며 상기 주사/서스테인전극과 교차되는 방향으로 형성되는 3개의 전원전극과, 상기 주사/서스테인전극과 나란하게 공통전극이 형성되는 주사영역을 구비하며;
    화상을 표시하기 위한 어드레스 기간에 상기 주사/서스테인전극을 순차적으로 선택하기 위하여 상기 주사영역에서 주사방전을 일으키는 단계를 포함하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널의 구동방법.
  27. 청구항 제 26 항에 있어서,
    상기 주사방전에 의하여 상기 주사/서스테인전극이 선택되면 상기 데이터전극에 데이터펄스를 인가하는 단계를 포함하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널의 구동방법.
  28. 청구항 제 26 항에 있어서,
    상기 3개의 전원전극중 중심부에 형성된 전원전극과 인접되도록 상기 주사영역의 일측 끝단에 형성된 시작전극을 구비하며,
    상기 시작전극에 정극성의 전압이 인가되는 단계와,
    상기 3개의 전원전극중 중심부에 형성된 제 1 전원전극에 소정주기를 가지는 제 1 펄스가 인가되는 단계를 포함하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널의 구동방법.
  29. 청구항 제 28 항에 있어서,
    상기 제 1 펄스는 부극성과 기저전위를 반복하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널의 구동방법.
  30. 청구항 제 28 항에 있어서,
    상기 제 1 전원전극과 상기 디스플레이 영역의 사이에 위치하는 제 2 전원전극에 상기 제 1 펄스의 2배의 주기를 가지는 제 2 펄스가 인가되는 단계와,
    상기 3개의 전원전극중 제 3 전원전극에 상기 제 2 펄스와 동일한 주기를 가지며 위상이 반대인 제 3 펄스가 인가되는 단계를 포함하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널의 구동방법.
  31. 청구항 제 30 항에 있어서,
    상기 제 3 펄스의 하이논리 및 로우논리 구간은 상기 제 1 펄스의 하이논리 구간과, 상기 하이논리 구간의 앞뒤에 위치하는 로우논리 구간과 중첩되는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널의 구동방법.
  32. 청구항 제 30 항에 있어서,
    상기 제 1 및 제 2 펄스는 부극성과 정극성을 반복하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널의 구동방법.
  33. 청구항 제 28 항에 있어서,
    상기 공통전극에 상기 제 1 펄스와 동일한 주기를 가지며 위상이 반대인 제 4 펄스가 인가되는 단계를 포함하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널의 구동방법.
  34. 청구항 제 33 항에 있어서,
    상기 제 4 펄스는 정극성과 기저전위를 반복하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널의 구동방법.
  35. 청구항 제 30 항에 있어서,
    상기 주사/서스테인전극들중 1+i(i는 0이상의 짝수)번째 주사/서스테인전극들에 상기 제 3 펄스와 동일한 주기를 가지며 위상이 반대인 제 5 펄스가 인가되는 단계와,
    상기 주사/서스테인전극들중 1+j(j는 0이상의 홀수)번째 주사/서스테인전극들에 상기 제 5 펄스와 동일한 주기를 가지며 위상이 반대이 제 6 펄스가 인가되는단계를 포함하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널의 구동방법.
  36. 청구항 제 35 항에 있어서,
    상기 제 5 펄스 및 제 6 펄스는 기저전위 및 부극성을 반복하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널의 구동방법.
  37. 청구항 제 35 항에 있어서,
    상기 제 5 및 제 6 펄스는 상기 제 3 펄스보다 낮은 전압값을 가지는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널의 구동방법.
  38. 청구항 제 26 항에 있어서,
    상기 전원전극들의 사이에 다수 형성되는 브리지 전극을 구비하며,
    상기 공통전극과 상기 전원전극간의 방전, 상기 주사/서스테인전극과 상기 공통전극간의 방전에 의해 상기 브리지 전극들에 순차적으로 전압이 인가되는 단계를 포함하는 자기 주사 플라즈마 디스플레이 패널의 구동방법.
  39. 화상이 비표시되는 비유효표시부 영역에서 주사방전을 일으키는 단계와,
    상기 화상이 표시되는 유효표시부 영역에서 상기 주사방전에 의해 선택된 주사/서스테인전극과 어드레스 방전을 일으키는 단계를 포함하는 자기 주사 플라즈마디스플레이 패널의 구동방법.
  40. 청구항 제 39 항에 있어서,
    상기 어드레스 방전에 의해 선택된 방전셀들에서 서스테인 방전을 일으키는 단계를 포함하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널의 구동방법.
  41. 청구항 제 40 항에 있어서,
    상기 방전셀들을 초기화하기 위하여 리셋방전을 일으키는 단계를 포함하는 것을 특징으로 하는 자기 주사 플라즈마 디스플레이 패널의 구동방법.
KR20010024242A 2001-05-04 2001-05-04 자기 주사 플라즈마 디스플레이 패널 및 그 구동방법 KR100397432B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20010024242A KR100397432B1 (ko) 2001-05-04 2001-05-04 자기 주사 플라즈마 디스플레이 패널 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20010024242A KR100397432B1 (ko) 2001-05-04 2001-05-04 자기 주사 플라즈마 디스플레이 패널 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20020085027A true KR20020085027A (ko) 2002-11-16
KR100397432B1 KR100397432B1 (ko) 2003-09-17

Family

ID=27703656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20010024242A KR100397432B1 (ko) 2001-05-04 2001-05-04 자기 주사 플라즈마 디스플레이 패널 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR100397432B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090124298A (ko) * 2008-05-29 2009-12-03 엘지전자 주식회사 플라즈마 디스플레이 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54117678A (en) * 1978-03-03 1979-09-12 Matsushita Electronics Corp Gas discharge-type display device
US4315259A (en) * 1980-10-24 1982-02-09 Burroughs Corporation System for operating a display panel having memory
US4510417A (en) * 1983-05-02 1985-04-09 Burroughs Corporation Self-scan gas discharge display panel

Also Published As

Publication number Publication date
KR100397432B1 (ko) 2003-09-17

Similar Documents

Publication Publication Date Title
KR100341313B1 (ko) 플라즈마 디스플레이 패널과 구동장치 및 방법
KR100472372B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US7514870B2 (en) Plasma display panel having first and second electrode groups
KR100321659B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
EP1755101A2 (en) Plasma display apparatus
US7692608B2 (en) Energy recovery circuit and energy recovering method using the same
KR100426190B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100330033B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100397432B1 (ko) 자기 주사 플라즈마 디스플레이 패널 및 그 구동방법
KR100389019B1 (ko) 플라즈마 디스플레이 패널의 리셋회로
KR100363675B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 방법
KR100488462B1 (ko) 에너지 회수장치 및 방법
KR100421671B1 (ko) 플라즈마 디스플레이 패널의 스캔 구동방법 및 그 장치
KR100467073B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100359016B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100421674B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100475157B1 (ko) 플라즈마 디스플레이 패널
KR20010073287A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100751930B1 (ko) 플라즈마 디스플레이 패널 및 그의 구동방법
KR100359570B1 (ko) 플라즈마 디스플레이 패널
KR100493436B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100472370B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100426188B1 (ko) 플라즈마 디스플레이 패널의 구동장치
EP1876580A2 (en) Apparatus for driving plasma display panel
KR100364398B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070718

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee