KR20020083360A - 박막 트랜지스터 기판의 제조 방법 - Google Patents
박막 트랜지스터 기판의 제조 방법 Download PDFInfo
- Publication number
- KR20020083360A KR20020083360A KR1020010022910A KR20010022910A KR20020083360A KR 20020083360 A KR20020083360 A KR 20020083360A KR 1020010022910 A KR1020010022910 A KR 1020010022910A KR 20010022910 A KR20010022910 A KR 20010022910A KR 20020083360 A KR20020083360 A KR 20020083360A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- pattern
- mask
- gate
- film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000010408 film Substances 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 39
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 238000002161 passivation Methods 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 8
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000007687 exposure technique Methods 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 150000001844 chromium Chemical class 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터 기판의 제조 방법에 관한 것으로, 스티치 등의 화질 불량을 방지하기 위하여, 다중 노광을 진행하되, 두 샷 영역의 경계면을 청색에 관한 데이터가 인가되는 데이터선과 이 데이터선에 연결되는 화소 전극 사이에 위치시킨다. 상세하게, 본 발명은 박막 트랜지스터 기판을 제조하기 위하여, 기판 위에 도전막을 증착한다. 이어, 도전막 위에 감광막을 도포한 다음, 감광막에 게이트 배선용 마스크를 사용하여 다중 샷을 진행하되, 다중 샷의 이음매 부분이 청색에 관한 신호가 인가되는 데이터선이 형성될 부분과 청색에 관한 신호가 인가되는 데이터선에 전기적으로 연결되어 있는 화소 전극이 형성될 부분 사이에 위치하도록 노광한 다음, 노광된 감광막을 현상하여 감광막 패턴을 형성하는 노광 기술을 진행한다. 이어, 이 감광막 패턴을 마스크로 도전막을 식각하여 도전 패턴을 형성한다.
Description
본 발명은 박막 트랜지스터 기판의 제조 방법에 관한 것으로 특히, 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
액정 표시 장치는 일반적으로 공통 전극과 색 필터 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극를 포함하는 다수개의 화소가 배열되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써, 전계를 형성하여 액정 분자들의 배열을 변경시키고 이를 통해빛의 투과율을 조절함으로써 화상을 표현하는 것이다. 여기서, 박막 트랜지스터가 형성되어 있는 액정 표시 장치의 하부 기판은 박막 트랜지스터 기판이라고도 한다.
이러한 박막 트랜지스터 기판에서는 절연 기판 위에 게이트 전극 및 게이트선을 포함하는 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있다. 게이트 절연막 위에는 게이트 전극에 중첩하는 반도체 패턴이 형성되어 있고, 게이트선에 교차하여 화소 영역을 정의하는 데이터선, 데이터선에 연장되어 반도체 패턴에 연결되는 소스 전극, 소스 전극에 대응하여 반도체 패턴에 연결되어 있는 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 그리고, 보호막이 데이터 배선을 덮고 있으며, 보호막에는 드레인 전극을 드러내는 접촉 구멍이 형성되어 있고, 화소 전극이 접촉 구멍을 통하여 드레인 전극에 연결되어 보호막 위에 형성되어 있다.
이러한 박막 트랜지스터 기판에서의 전극 패턴들은 도전막 증착, 감광막 도포, 감광막의 선택적 노광 및 현상으로 감광막 패턴 형성, 감광막 패턴을 마스크로하여 도전막을 식각하는 사진 식각 공정을 통하여 형성한다.
그런데, 박막 트랜지스터 기판은 대면적 기판을 사용하기 때문에 기판의 크기가 노광 작업에서 사용하는 마스크보다 더 크다. 그래서, 노광 공정시, 기판에 하나의 마스크로 여러번 노광하여 기판 전체를 노광한다. 이 때, 마스크로 한 번의 노광을 수행하는 것을 샷(shot)이라고 부른다.
통상의 노광 공정에서는 마스크가 기판보다 작기 때문에 2회 이상의 샷을 수행하여 기판 전체를 노광하는 기술을 이용한다. 이 때, 노광기의 광학계 및 마스크의 회전, 광의 회절 등에 의하여 두 샷 영역의 경계면에 형성되는 패턴의 위치에 오차가 발생한다. 그래서, 두 샷 영역의 경계면에 위치하는 데이터선과 화소 전극 간의 거리가 샷 영역 내부에 위치하는 데이터선과 화소 전극 간의 정상 거리와 비교하여 작거나 크게 된다. 이러한 데이터선과 화소 전극 간의 거리 변동은 화소 전극의 전위에 변동을 유발하게 되고, 그 결과, 화소 전극의 밝기에 변동이 일어난다. 그리고, 이러한 부분적인 화소 전극의 밝기 변동은 화면에 스티치(stitch) 불량을 일으킨다.
본 발명은 스티치 등의 화질 불량을 방지하는 박막 트랜지스터 기판의 제조 방법을 제공하고자 한다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1에 도시한 기판을 절단선 Ⅱ-Ⅱ'을 따라 나타낸 단면도이고,
도 3a는 본 발명의 제1 실시예에 따른 박막 트랜지터 기판의 제조에 있어서, 첫 번째 제조 단계에서의 기판의 배치도이고,
도 3b는 도 3a에 도시한 기판을 절단선 Ⅲb-Ⅲb'을 따라 도시한 단면도이고,
도 4 및 도 5는 도 3b에 도시한 패턴을 형성하기 위한 다중 노광 공정을 개략적으로 도시한 단면도이고,
도 6a는 본 발명의 제1 실시예에 따른 박막 트랜지터 기판의 제조에 있어서, 두 번째 제조 단계에서의 기판의 배치도이고,
도 6b는 도 6a에 도시한 기판을 절단선 Ⅵb-Ⅵb'을 따라 도시한 단면도이고,
도 7a는 본 발명의 제1 실시예에 따른 박막 트랜지터 기판의 제조에 있어서, 세 번째 제조 단계에서의 기판의 배치도이고,
도 7b는 도 7a에 도시한 기판을 절단선 Ⅶb-Ⅶb'을 따라 도시한 단면도이고,
도 8a는 본 발명의 제1 실시예에 따른 박막 트랜지터 기판의 제조에 있어서, 네 번째 제조 단계에서의 기판의 배치도이고,
도 8b는 도 8a에 도시한 기판을 절단선 Ⅷb-Ⅷb'을 따라 도시한 단면도이고,
도 9는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 있어서, 다중 노광 방법의 다른 예를 설명하기 위하여 샷 노광 부분을 개략적으로 도시한 것이고,
도 10은 도 9에 도시한 샷 노광 부분에서 샷 이음매 부분을 도시한 것이고,
도 11은 도 10에 도시한 샷 이음매 부분을 확대하여 도시한 것이다.
이러한 기술적 과제를 해결하기 위하여, 본 발명에서는 다중 노광을 진행하되, 두 샷 영역의 경계면을 청색에 관한 데이터가 인가되는 데이터선과 이 데이터선에 연결되는 화소 전극 사이에 위치시킨다.
상세하게, 본 발명은 박막 트랜지스터 기판을 제조하기 위하여, 기판 위에 도전막을 증착한다. 이어, 도전막 위에 감광막을 도포한 다음, 감광막에 게이트 배선용 마스크를 사용하여 다중 샷을 진행하되, 다중 샷의 이음매 부분이 청색에 관한 신호가 인가되는 데이터선이 형성될 부분과 청색에 관한 신호가 인가되는 데이터선에 전기적으로 연결되어 있는 화소 전극이 형성될 부분 사이에 위치하도록 노광한 다음, 노광된 감광막을 현상하여 감광막 패턴을 형성하는 노광 기술을 진행한다. 이어, 이 감광막 패턴을 마스크로 도전막을 식각하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성한 후, 게이트 배선을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막 위에 반도체 패턴을 형성한 후, 게이트 절연막 위에 게이트선에 교자하는 데이터선, 데이터선에 연결되어 반도체 패턴에 접촉되는 소스 전극, 소스 전극에 대응되어 반도체 패턴에 접촉되는 드레인 전극을 포함하는 데이터 배선을 형성한다. 이어, 데이터 배선 및 반도체 패턴을 덮는 보호막을 형성한 후, 보호막에 드레인 전극을 드러내는 접촉 구멍을 형성한 다음, 접촉 구멍을 통하여 드레인 전극에 연결되는 화소 전극을 형성한다.
여기서, 반도체 패턴을 형성하기 위하여, 게이트 절연막 위에 반도체층을 증착한 후, 반도체층 위에 반도체 패턴용 마스크를 사용하여 언급한 노광 기술을 진행하여 감광막 패턴을 형성한 다음, 감광막 패턴을 마스크로하여 반도체층을 식각한다. 또한, 데이터 배선을 형성하기 위하여, 게이트 절연막 및 반도체 패턴 위에 도전막을 증착한 후, 도전막 위에 데이터 배선용 마스크를 사용하여 언급한 노광 기술을 진행하여 감광막 패턴을 형성한 다음, 이 감광막 패턴을 마스크로하여 도전막을 식각한다. 또한, 화소 전극을 형성하기 위하여. 보호막에 투명 도전막을 증착한 후, 투명 도전막 위에 화소 전극 배선용 마스크를 사용하여 언급한 노광 기술을 진행하여 감광막 패턴을 형성한 다음, 이 감광막 패턴을 마스크로하여 투명 도전막을 식각한다.
이 때, 언급한 노광 기술에서, 이음매 부분은 기판 전체에 걸쳐 선형 패턴을 가질 수 있고, 비선형 패턴을 가질 수 있다. 또한, 이음매 부분은 기판 전체에 걸쳐 영역화되어 있는 다수개의 사각 형상을 가질 수 있다.
또한, 본 발명에 따른 박막 트랜지스터 기판을 제조하기 위하여, 기판 위에 도전막을 증착한다. 이어, 도전막 위에 감광막을 도포한 후, 감광막에 게이트 배선용 마스크를 사용하여 다중 샷을 진행하되, 다중 샷의 이음매 부분이 청색에 관한 신호가 인가되는 데이터선에 연결되는 화소 전극이 형성될 부분의 내부에 위치하도록 노광한 다음, 노광된 감광막을 현상하여 감광막 패턴을 형성하는 노광 기술을 진행한다. 이어, 이 감광막 패턴을 마스크로 도전막을 식각하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성한 다음, 게이트 배선을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막 위에 반도체 패턴을 형성한 후, 게이트 절연막 위에 게이트선에 교자하는 데이터선, 데이터선에 연결되어 반도체 패턴에 접촉되는 소스 전극, 소스 전극에 대응되어 반도체 패턴에 접촉되는 드레인 전극을 포함하는 데이터 배선을 형성한다. 이어, 데이터 배선 및 반도체 패턴을 덮는 보호막을 형성한 다음, 보호막에 드레인 전극을 드러내는 접촉 구멍을 형성한 후, 접촉 구멍을 통하여 드레인 전극에 연결되는 화소 전극을 형성한다.
여기서, 반도체 패턴을 형성하기 위하여, 게이트 절연막 위에 반도체층을 증착한 후, 반도체층 위에 반도체 패턴용 마스크를 사용하여 언급한 노광 기술을 진행하여 감광막 패턴을 형성한 다음, 감광막 패턴을 마스크로하여 반도체층을 식각한다. 또한, 데이터 배선을 형성하기 위하여, 게이트 절연막 및 반도체 패턴 위에 도전막을 증착한 후, 도전막 위에 데이터 배선용 마스크를 사용하여 언급한 노광 기술을 진행하여 감광막 패턴을 형성한 다음, 이 감광막 패턴을 마스크로하여 도전막을 식각한다. 또한, 화소 전극을 형성하기 위하여. 보호막에 투명 도전막을 증착한 후, 투명 도전막 위에 화소 전극 배선용 마스크를 사용하여 언급한 노광 기술을 진행하여 감광막 패턴을 형성한 다음, 이 감광막 패턴을 마스크로하여 투명 도전막을 식각한다.
이 때, 언급한 노광 기술에서, 이음매 부분은 기판 전체에 걸쳐 선형 패턴을 가질 수 있고, 비선형 패턴을 가질 수 있다. 또한, 이음매 부분은 기판 전체에 걸쳐 영역화되어 있는 다수개의 사각 형상을 가질 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.
도 1 및 도 2는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 있어서의 다중 노광 방법을 설명하기 위한 것으로, 도 1은 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1에 도시한 기판을 절단선 Ⅱ-Ⅱ' 을 따라 나타낸 단면도이다.
게이트선(22) 다수개와 적색, 녹색, 청색에 관한 데이터 신호가 인가되는 데이터선(62R, 62G, 62B) 다수개가 교차하여 다수개의 화소 영역을 배열하고 있다.
각각의 화소 영역에서 게이트선(22)과 데이터선(62R, 62G, 62B)이 교차하는 부분에는 게이트선(22)에서 돌출되는 게이트 전극(24), 데이터선(62)에서 돌출되는 소스 전극(65), 소스 전극(65)에 대응하는 드레인 전극(66) 및 반도체 패턴(42)을 포함하는 박막 트랜지스터가 형성되어 있고, 드레인 전극(66)에는 화소 전극(82R, 82G, 82B)이 연결되어 있다.
이하에서는 설명의 편의를 위하여, 적색에 관한 데이터 신호가 인가되는 데이터선을 적색 데이터선(62R)이라 하고, 적색 데이터선(62R)에 전기적으로 연결되는 화소 전극을 적색용 화소 전극(82R)이라 약칭한다. 마찬가지로, 녹색 및 청색에 관한 데이터 신호가 인가되는 데이터선을 각각 녹색 및 청색 데이터선(62G, 62B)라 하고, 녹색 및 청색 데이터선(62G, 62B)에 전기적으로 연결되는 화소 전극을 각각 녹색용 및 청색용 화소 전극(82G, 82B)라 약칭한다.
이러한 박막 트랜지스터 기판에 대향되어 있는 색 필터 기판(도면 메표시)에는 박막 트랜지스터 기판의 화소 영역에 일대일로 대응하는 다수개의 색 필터가 형성되어 있다. 색 필터 각각은 적색, 녹색, 청색 중 하나의 색을 가지고 있으며, 이에 대응하는 박막 트랜지스터 기판의 화소 영역을 통과하는 광을 필터링한다.
박막 트랜지스터 기판을 제조하는 과정에서, 박막 트랜지스터 및 화소 전극과 같은 도전 패턴은 도전막 증착, 감광막 도포, 감광막의 선택적 노광 및 현상하여 감광막 패턴 형성, 감광막 패턴을 마스크로하여 도전막을 식각하는 사진 식각 공정을 통하여 형성한다.
이 때, 각각의 도전 패턴을 형성하기 위하여 마련하는 감광막 패턴을 형성하기 위한 노광 작업에 사용하는 마스크가 박막 트랜지스터 기판보다 작기 때문에 하나의 마스크를 이동시켜 여러번 노광하는 다중 샷을 진행하여 기판 전체를 노광한다.
본 발명에서는 임의의 샷에 노출되는 영역과 그 다음 번째의 샷에 노출되는 영역이 중첩되는 부분(이하, 샷 이음매라 함)을 청색 데이터선(62B)과 정색용 화소 전극(82G)의 사이에 위치시키는 방법("L1" 참조)을 이용하여 다중 샷을 진행한다.
예를 들어, 절연 기판(10) 위에 처음 형성되는 도전 패턴인 게이트 전극(24)과 게이트선(22)을 포함하는 게이트 배선(22, 24)을 패터닝하기 위한 감광막 패턴을 형성하기 위한 노광 작업 진행시, 게이트 배선용 마스크를 사용하여 다중 샷을 진행하되, 이후에 형성될 청색 데이터선(62B)과 청색용 화소 전극(82B)의 사이에 해당하는 부분에 샷 이음매가 위치하도록 다중 샷을 진행한다.
이 때, 마스크의 가장자리 부분에서의 노광은 노광기의 광학계 편차, 마스크의 회전 및 광 회절, 확대경의 배율 오차에 의하여 패턴들의 위치에 편차를 준다. 그래서, 샷 내부에 노출되는 영역에서의 화소 전극과 데이터선의 간격에 비하여 마스크의 가장자리를 통과하는 샷 영역에 해당하는 샷 이음매 부분에서는 화소 전극과 데이터선의 간격이 좁거나 넓게 된다. 즉, 샷 이음매 부분에서는 화소 전극과 좌측 혹은 우측 데이터선의 간격이 다른 부분에 비하여 넓거나 좁게 된다.
화소 전극과 데이터선의 간격은 화소 전극의 전위에 변동을 주고 또, 그에 따라 화소 전극의 밝기에 영향을 주므로, 샷 이음매 부분에 위치하는 화소들은 다른 화소들과는 밝기가 다르게 되어 화면에 스티치를 발생시키는 등 화질 불량을 일으킨다.
언급한 바와 같이, 본 발명에서는 샷 이음매를 청색 데이터선(62B)과 청색용 화소 전극(82B) 사이에 위치하도록 다중 샷을 진행하기 때문에, 청색용 화소 전극은 적색용 및 녹색용의 화소 전극들과는 다른 밝기를 가지게 된다.
그러나, 인간의 눈은 적색 및 녹색의 밝기 변화에 비하여 청색 밝기의 변화에 훨씬 둔감하다. 통상적으로 인간의 눈은 청색의 밝기 변화에 대한 인지도가 적색 및 녹색의 그것의 1/3 정도가 된다.
따라서, 본 발명에서와 같이, 샷 이음매를 청색 데이터선과 청색용 화소 전극의 사이에 위치시키고 노광 작업을 진행할 경우, 청색용 화소 전극에서 밝기 변화가 일어나기 때문에 그 밝기 변동을 인지하기가 쉽지 않다. 특히, 박막 트랜지스터 기판의 구조상 청색 데이터선과 청색용 화소 전극의 거리 오차가 수 ㎛정도임을 고려할 경우, 그로 인하여 야기되는 청색용 화소 전극의 밝기 변화는 인간의 눈으로 거의 인지할 수 없다.
이 때, 샷 이음매를 청색 데이터선과 청색용 화소 전극 사이에 위치시킬 수 도 있지만, 청색용 화소 전극 내에 위치("L2" 참조)시킬 수 있다. 이 경우에는 마스크의 가장자리 부분 즉, 샷 이음매 부분에서 발생할 수 있는 광의 회절로 인한 노광 오차가 후에 형성될 화소 전극의 내부에서 일어나기 때문에 데이터선 및 화소 전극의 패턴 위치에 주는 영향을 줄일 수 있다.
그러면, 이러한 박막 트랜지스터 기판의 제조 방법을 도 3a 내지 도 6b 및 앞서의 도 1 및 도 2를 참조하면 다음과 같다.
우선, 도 3a 및 도 3b에 도시한 바와 같이, 기판(10) 위에 크롬 또는 크롬 계열, 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금과 같은 금속층을 증착한 후, 게이트 배선용 마스크를 이용한 사진 식각 공정으로 식각하여 기판(10) 위에 게이트선(22) 및 게이트 전극(26)을 포함하는 게이트 배선(22, 26)을 형성한다.
게이트 배선(22, 24)을 형성하기 위하여, 도 4에 도시한 바와 같이,기판(10) 위에 게이트 배선용 금속층(20)을 증착한 후, 금속층(20) 위에 감광막(100)을 도포한다. 이어, 게이트 배선용 마스크(M)를 사용하여 감광막을 선택적으로 노광한다. 이 때, 게이트 배선용 마스크(M)가 기판(10)보다 작으므로, 2회 이상의 다중 샷을 진행한다. 우선, 게이트 배선용 마스크(M)와 기판(10)을 정렬시킨 후, 첫 번째 샷을 진행한다. (101)은 첫 번째 샷에 의한 감광막(100)의 노광 부분을 나타낸다.
다음, 도 5에 도시한 바와 같이, 기판(10)을 이동시키고 게이트 배선용 마스크(M)와 다시 정렬시킨 후, 두 번째 샷을 진행한다. (102)는 두 번째 샷에 의한 노광 부분을 나타낸다. 이 때, 첫 번째 샷에 의한 노광 영역(101)과 두 번째 샷에 의한 노광 영역(102)의 중첩 부분 즉, 샷 이음매(L1)가 후술되는 청색 데이터선 및 청색 데이터선에 전기적으로 연결되는 화소 전극의 사이에 위치하도록 마스크를 배열하는 것이 중요하다. 이러한 방법으로 기판 전체에 걸쳐 마스크 노광 작업을 진행한다.
이와 같이, 청색 데이터선과 청색 데이터선에 전기적으로 연결되는 화소 전극 사이에 샷 이음매를 위치시켜 진행하는 다중 노광 기술은 후술되는 사진 식각 공정에 모두 적용된다.
이후, 도면에는 표시하지 않았지만, 이와 같은 방법에 의하여 게이트 배선용 마스크를 사용하여 선택적으로 노광된 감광막을 현상하여 게이트 배선용 감광막 패턴을 형성한 다음, 이 감광막 패턴을 마스크로 금속층을 식각하여 게이트 배선을 형성한다.
다음, 도 6a 및 도 6b에 도시한 바와 같이, 절연 물질 예를 들어, 질화 규소로 이루어진 게이트 절연막(30)을 증착한다.
이어, 게이트 절연막(30) 위에 반도체층, 불순물이 도핑된 반도체층을 순차적으로 적층한 후, 반도체 패턴용 마스크를 사용하되, 도 4 및 도 5에 보인 바와 같은 다중 샷 노광 기술을 이용한 사진 식각 공정으로 불순물이 도핑된 반도체층과 반도체층을 패터닝하여 반도체 패턴(42)과 저항성 접촉층(52)을 형성한다.
다음, 도 7a 및 도 7b에 도시한 바와 같이, 게이트 절연막(30) 전면에 크롬 또는 크롬 계열, 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금과 같은 금속층을 증착한 후, 데이터 배선용 마스크를 사용하되, 도 4 및 도 5에 보인 바와 같은 다중 샷 노광 기술을 이용한 사진 식각 공정으로 금속층을 패터닝하여 데이터 배선(62, 65, 66)을 형성한다. 데이터 배선(62, 65, 66)은 데이터선(62), 소스 전극(65) 및 드레인 전극(66)을 포함한다.
이어, 소스 전극(65)과 드레인 전극(66)을 마스크로 하여 일체형으로 있는 섬 모양의 저항성 접촉층(52)을 식각하여 소스 전극(65)에 접촉되는 저항성 접촉층(55) 및 드레인 전극(66)에 접촉되는 저항성 접촉층(56)으로 분리한다.
다음, 도 8a 및 도 8b에 도시한 바와 같이, 데이터 배선(62, 65, 66) 및 반도체 패턴(42)을 포함하는 전면을 덮는 보호막(70)을 무기 절연 물질 또는 유기 절연 물질을 증착하여 형성한다.
이어, 이 보호막(70)을접촉 구멍용 마스크를 사용하되, 도 4 및 도 5에 보인 바와 같은 다중 샷 노광 기술을 이용한 사진 식각 공정으로 패터닝하여 드레인 전극(66)을 드러내는 제1 접촉 구멍(72)을 형성한다.
다음, 다시, 도 1 및 도 2에 도시한 바와 같이, 보호막(70) 위에 ITO 또는 IZO와 같은 투명 도전 물질층을 증착한 후, 화소 전극용 마스크를 사용하되, 도 4 및 도 5에 보인 바와 같은 다중 샷 노광 기술을 이용한 사진 식각 공정으로 투명 도전 물질층을 식각하여 화소 전극(82)을 형성한다.
이후, 후속 공정을 진행하여 박막 트랜지스터 기판의 제작을 완료한다.
본 발명의 실시예에서 설명한 바와 같이, 샷 이음매를 청색 데이터선과 청색용 화소 전극 사이에 위치시킬 수 도 있지만, 청색용 화소 전극 내에 위치시켜 다중 노광을 진행할 수 있다. 이 경우에는 마스크의 가장자리 부분 즉, 샷 이음매 부분에서 발생할 수 있는 광의 회절로 인한 노광 오차가 데이터선 및 화소 전극의 패턴 위치에 주는 영향을 줄일 수 있어서 더욱 유리하다.
또한, 본 발명의 실시예에서 설명한 바와 같이, 샷 이음매를 기판에 대하여 선형으로 하여 노광 작업을 진행할 수 있지만, 도 9 및 도 10에 도시한 바와 같이, 샷 이음매를 영역화하여 비선형으로 하여 노광 작업을 진행할 수 있다.
도 9는 샷 이음매를 중심으로한 이웃한 두 노광 영역을 개략적으로 나타낸 것이고, 도 10은 도 9에 보인 샷 이음매의 일부를 확대한 도면이다.
110은 첫 번째 샷에 의하여 노광된 영역을 나타내고, 120은 두 번째 샷에 의하여 노광된 영역을 나타내며, 130은 두 샷에 노광된 영역 중 샷 이음매를 나타낸 것이다. 특히, 샷 이음매에서, 흰색 사각 영역은 첫 번째 샷에 의하여 노광된 부분을 나타내고, 검은색 사각 영역은 두 번째 샷에 의하여 노광된 부분을 나타낸다. 이 때의 사각영역은 도 11에 점선으로 표시된 바와 같이, 적색, 녹색, 청색의 화소 영역(R, G, B)을 하나의 그룹으로 하여 영역화할 수 있다.
이와 같이, 샷 이음매를 비선형으로 하여 노광 작업을 진행하는 경우에는, 샷 이음매를 선형으로 하여 노광 작업을 진행하는 데서 오는 화면의 스티치 현상을 없앨 수 있다는 장점이 있다.
상술한 바와 같이, 본 발명에서는 다중 샷을 노광하는 과정에서, 샷 이음매 부분에서 발생되는 패턴 위치의 변동으로 인하여 야기되는 스티치 등의 화질 불량을 방지할 수 있다.
Claims (13)
- 기판 위에 도전막을 증착하는 단계,상기 도전막 위에 감광막을 도포하는 제1 단계,상기 감광막에 게이트 배선용 마스크를 사용하여 다중 샷을 진행하되, 상기 다중 샷의 이음매 부분이 청색에 관한 신호가 인가되는 데이터선이 형성될 부분과 상기 데이터선에 전기적으로 연결되는 화소 전극이 형성될 부분 사이에 위치하도록 노광하는 제2 단계,상기 노광된 감광막을 현상하여 감광막 패턴을 형성하는 제3 단계,상기 감광막 패턴을 마스크로 상기 도전막을 식각하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,상기 게이트 절연막 위에 반도체 패턴을 형성하는 단계,상기 게이트 절연막 위에 상기 게이트선에 교차하는 데이터선, 상기 데이터선에 연결되어 상기 반도체 패턴에 접촉되는 소스 전극, 상기 소스 전극에 대응되어 상기 반도체 패턴에 접촉되는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,상기 데이터 배선 및 상기 반도체 패턴을 덮는 보호막을 형성하는 단계,상기 보호막에 상기 드레인 전극을 드러내는 접촉 구멍을 형성하는 단계,상기 접촉 구멍을 통하여 상기 드레인 전극에 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 반도체 패턴을 형성하는 단계는,상기 게이트 절연막 위에 반도체층을 증착하는 단계,상기 반도체층 위에 반도체 패턴용 마스크를 사용하여 상기 제1 단계부터 제3 단계를 진행하여 감광막 패턴을 형성하는 단계,상기 감광막 패턴을 마스크로하여 상기 반도체층을 식각하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 데이터 배선을 형성하는 단계는,상기 게이트 절연막 및 상기 반도체 패턴 위에 도전막을 증착하는 단계,상기 도전막 위에 데이터 배선용 마스크를 사용하여 상기 제1 단계부터 제3 단계를 진행하여 감광막 패턴을 형성하는 단계,상기 감광막 패턴을 마스크로하여 상기 도전막을 식각하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 화소 전극을 형성하는 단계는,상기 보호막에 투명 도전막을 증착하는 단계,상기 투명 도전막 위에 화소 전극 배선용 마스크를 사용하여 상기 제1 단계부터 제3 단계를 진행하여 감광막 패턴을 형성하는 단계,상기 감광막 패턴을 마스크로하여 상기 투명 도전막을 식각하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제1항 내지 제4항 중 어느 한 항에 있어서,상기 이음매 부분은 상기 기판 전체에 걸쳐 선형 패턴을 가지는 박막 트랜지스터 기판의 제조 방법.
- 제1항 내지 제4항 중 어느 한 항에 있어서,상기 이음매 부분은 상기 기판에 걸쳐 비선형 패턴을 가지는 박막 트랜지스터 기판.
- 제6항에서,상기 이음매 부분은 상기 기판 전체에 걸쳐 영역화되어 있는 다수개의 사각 형상을 가지는 박막 트랜지스터 기판의 제조 방법.
- 기판 위에 도전막을 증착하는 단계,상기 도전막 위에 감광막을 도포하는 제1 단계,상기 감광막에 게이트 배선용 마스크를 사용하여 다중 샷을 진행하되, 상기 다중 샷의 이음매 부분이 청색에 관한 신호가 인가되는 데이터선에 연결되는 화소 전극이 형성될 부분의 내부에 위치하도록 노광하는 제2 단계,상기 노광된 감광막을 현상하여 감광막 패턴을 형성하는 제3 단계,상기 감광막 패턴을 마스크로 상기 도전막을 식각하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,상기 게이트 절연막 위에 반도체 패턴을 형성하는 단계,상기 게이트 절연막 위에 상기 게이트선에 교자하는 데이터선, 상기 데이터선에 연결되어 상기 반도체 패턴에 접촉되는 소스 전극, 상기 소스 전극에 대응되어 상기 반도체 패턴에 접촉되는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,상기 데이터 배선 및 상기 반도체 패턴을 덮는 보호막을 형성하는 단계,상기 보호막에 상기 드레인 전극을 드러내는 접촉 구멍을 형성하는 단계,상기 접촉 구멍을 통하여 상기 드레인 전극에 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제8항에서,상기 반도체 패턴을 형성하는 단계는,상기 게이트 절연막 위에 반도체층을 증착하는 단계,상기 반도체층 위에 반도체 패턴용 마스크를 사용하여 상기 제1 단계부터 제3 단계를 진행하여 감광막 패턴을 형성하는 단계,상기 감광막 패턴을 마스크로하여 상기 반도체층을 식각하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제8항에서,상기 데이터 배선을 형성하는 단계는,상기 게이트 절연막 및 상기 반도체 패턴 위에 도전막을 증착하는 단계,상기 도전막 위에 데이터 배선용 마스크를 사용하여 상기 제1 단계부터 제3 단계를 진행하여 감광막 패턴을 형성하는 단계,상기 감광막 패턴을 마스크로하여 상기 도전막을 식각하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제8항에서,상기 화소 전극을 형성하는 단계는,상기 보호막에 투명 도전막을 증착하는 단계,상기 투명 도전막 위에 화소 전극 배선용 마스크를 사용하여 상기 제1 단계부터 제3 단계를 진행하여 감광막 패턴을 형성하는 단계,상기 감광막 패턴을 마스크로하여 상기 투명 도전막을 식각하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제8항 내지 제11항 중 어느 한 항에 있어서,상기 이음매 부분은 상기 기판 전체에 걸쳐 선형을 가지는 박막 트랜지스터 기판의 제조 방법.
- 제8항 내지 제11항 중 어느 한 항에 있어서,상기 이음매 부분은 상기 기판 전체에 걸쳐 영역화되어 있는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010022910A KR100740935B1 (ko) | 2001-04-27 | 2001-04-27 | 박막 트랜지스터 기판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010022910A KR100740935B1 (ko) | 2001-04-27 | 2001-04-27 | 박막 트랜지스터 기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020083360A true KR20020083360A (ko) | 2002-11-02 |
| KR100740935B1 KR100740935B1 (ko) | 2007-07-19 |
Family
ID=27702846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010022910A KR100740935B1 (ko) | 2001-04-27 | 2001-04-27 | 박막 트랜지스터 기판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100740935B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150058105A (ko) * | 2013-11-18 | 2015-05-28 | 주식회사 엘지화학 | 가공성이 우수한 올레핀계 중합체 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100560978B1 (ko) * | 1998-06-09 | 2006-06-20 | 삼성전자주식회사 | 노광 방법 및 이를 이용한 액정 표시 패널의 제조 방법 |
| JP3774570B2 (ja) * | 1998-08-20 | 2006-05-17 | 三菱電機株式会社 | 液晶表示装置およびその製造方法 |
| JP3577625B2 (ja) * | 1998-11-26 | 2004-10-13 | 株式会社アドバンスト・ディスプレイ | 液晶表示装置の製造方法 |
| KR100312758B1 (ko) * | 1999-01-15 | 2001-11-03 | 윤종용 | 액정 표시 장치의 제조 방법 |
-
2001
- 2001-04-27 KR KR1020010022910A patent/KR100740935B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150058105A (ko) * | 2013-11-18 | 2015-05-28 | 주식회사 엘지화학 | 가공성이 우수한 올레핀계 중합체 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100740935B1 (ko) | 2007-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100816333B1 (ko) | 액정 표시 장치용 색 필터 기판 및 박막 트랜지스터 기판및 이들의 제조 방법 | |
| JP3375966B2 (ja) | 表示素子及びその製造方法 | |
| KR101264722B1 (ko) | 액정표시장치의 제조방법 | |
| KR101450803B1 (ko) | 어레이 기판 및 어레이 기판의 제조방법 | |
| JP2009218604A (ja) | 薄膜トランジスタ表示板の製造方法 | |
| KR100679516B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| KR100271706B1 (ko) | 액티브 매트릭스형 액정표시소자 및 그 제조방법 | |
| KR100324913B1 (ko) | 표시장치용 어레이 기판 및 그 제조방법 | |
| KR100345959B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2005515496A (ja) | パターンを形成する方法及びこれを利用した液晶表示装置用基板の製造方法 | |
| KR100740935B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR100650400B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR100960686B1 (ko) | 멀티도메인 구조 액정표시장치 및 그의 제조 방법 | |
| KR100560978B1 (ko) | 노광 방법 및 이를 이용한 액정 표시 패널의 제조 방법 | |
| KR100796802B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20030051142A (ko) | 액정 표시 장치의 패널 제조 방법 | |
| KR20010066174A (ko) | 광차단막을 가지고 있는 액정 표시 장치 및 그 제조 방법 | |
| KR20050009039A (ko) | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 | |
| KR100777691B1 (ko) | 액정 표시 장치 | |
| KR20020056111A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR100968562B1 (ko) | 액정표시장치 | |
| KR101006475B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR100646791B1 (ko) | 반도체 소자의 제조 방법 및 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP2000147549A (ja) | 液晶表示装置 | |
| KR101419224B1 (ko) | 액정표시장치용 박막 트랜지스터 어레이 기판 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |